JPH02210565A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPH02210565A JPH02210565A JP1029906A JP2990689A JPH02210565A JP H02210565 A JPH02210565 A JP H02210565A JP 1029906 A JP1029906 A JP 1029906A JP 2990689 A JP2990689 A JP 2990689A JP H02210565 A JPH02210565 A JP H02210565A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- processing device
- trouble
- output processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は主記憶装置と周辺装置との間のデータ伝送動
作を制御する入出力処理装置に関し、特に障害情報等を
主記憶装置に直接出力することができる入出力処理装置
に関する。
作を制御する入出力処理装置に関し、特に障害情報等を
主記憶装置に直接出力することができる入出力処理装置
に関する。
従来、この種の入出力処理装置は中央処理装置に主記憶
装置のアクセスを依頼し、中央処理装置内の主記憶アク
セス制御機構および主記憶アドレス絶対化用アドレス変
換機構を使用して主記憶装置と周辺装置との間のデータ
転送動作を制御していた。
装置のアクセスを依頼し、中央処理装置内の主記憶アク
セス制御機構および主記憶アドレス絶対化用アドレス変
換機構を使用して主記憶装置と周辺装置との間のデータ
転送動作を制御していた。
上述した従来の入出力処理装置、特に主記憶装置のアク
セスは、中央処理装置内の主記憶アクセス制御機構およ
び絶対化用アドレス変換機構を使用しているため、入出
力動作とは関係なしに中央処理装置内に障害が発生また
はそれに起因する動作不能状態に陥ると、その時の入出
力処理装置に関する情報並びに障害情報を主記憶装置上
の障害情報領域に全く出力できないという欠点がある。
セスは、中央処理装置内の主記憶アクセス制御機構およ
び絶対化用アドレス変換機構を使用しているため、入出
力動作とは関係なしに中央処理装置内に障害が発生また
はそれに起因する動作不能状態に陥ると、その時の入出
力処理装置に関する情報並びに障害情報を主記憶装置上
の障害情報領域に全く出力できないという欠点がある。
との発明に係る入出力処理装置は、マイクロプログラム
制御部、データ転送制御部および障害情報出力機構を設
け、入出力処理装置に関する障害情報を、主記憶アクセ
スおよびデータ転送動作とは別に主記憶装置上の障害情
報領域へ出力できるようにしたものである。
制御部、データ転送制御部および障害情報出力機構を設
け、入出力処理装置に関する障害情報を、主記憶アクセ
スおよびデータ転送動作とは別に主記憶装置上の障害情
報領域へ出力できるようにしたものである。
この発明は入出力処理装置に関する有効な障害情報を確
実に主記憶装置上に出力することができる０ 〔実施例〕 図はこの発明に係る入出力処理装置の一実施例を備えた
情報処理装置を示すブロック図である。
実に主記憶装置上に出力することができる０ 〔実施例〕 図はこの発明に係る入出力処理装置の一実施例を備えた
情報処理装置を示すブロック図である。
同図において、１は主記憶アクセス制御部２およびアド
レス変換機構３を備えた中央処理装置、４は主記憶制御
部、５は主記憶装置、６はマイクロプログラム制御部７
．データ転送制御部８および障害情報出力機構９を備え
た入出力処理装置、１０は磁気テープ装置や磁気ディス
ク装置などの周辺装置、１１．１２および１３は入出力
処理装置６から見た主記憶装置５とのパスであり、それ
ぞれマイクロプログラム制御部７で使用する主記憶アク
セスパス、主記憶装置と直結されデータ転送に使用する
データ転送パスおよび入出力関連障害情報出力パスであ
る。
レス変換機構３を備えた中央処理装置、４は主記憶制御
部、５は主記憶装置、６はマイクロプログラム制御部７
．データ転送制御部８および障害情報出力機構９を備え
た入出力処理装置、１０は磁気テープ装置や磁気ディス
ク装置などの周辺装置、１１．１２および１３は入出力
処理装置６から見た主記憶装置５とのパスであり、それ
ぞれマイクロプログラム制御部７で使用する主記憶アク
セスパス、主記憶装置と直結されデータ転送に使用する
データ転送パスおよび入出力関連障害情報出力パスであ
る。
なお、前記入出力処理装置６の障害情報出力機構９は、
その詳細な構成を図示しないがデータ転送パス１２上の
データ転送と障害情報出力との競合を制御するデータ転
送競合制御回路と、そのデータ転送パス１２および主記
憶装置５に対する動作を示すコマンドレジスタと、主記
憶装置５上のアドレスを示すアドレスレジスタと、主記
憶装置５上へ出力される情報を格納する書き込みバッフ
ァレジスタとを備えている。
その詳細な構成を図示しないがデータ転送パス１２上の
データ転送と障害情報出力との競合を制御するデータ転
送競合制御回路と、そのデータ転送パス１２および主記
憶装置５に対する動作を示すコマンドレジスタと、主記
憶装置５上のアドレスを示すアドレスレジスタと、主記
憶装置５上へ出力される情報を格納する書き込みバッフ
ァレジスタとを備えている。
次に、上記構成による入出力処理装置の動作、特に中央
処理装置で動作不能の障害が発生したときの動作につい
て説明する。いま、障害が発生し、中央処理装置１が動
作不能に陥ったことが入出力処理装置６に通知されると
、直ちにこの入出力処理装置６は障害処理を実行し、そ
の有効な情報を編集作成する。その後、この入出力処理
装置６の障害情報出力機構の図示せぬアドレスレジスタ
へ予め決められた障害情報領域のアドレスをセットする
一方、図示せぬバッファレジスタへ障害情報をセットし
、起動をかけることにより主記憶装置５上に障害情報を
出力することができる。このとき、障害情報出力機構９
により、障害発生時の中央処理装置からの影響を最小限
に止めるため、主記憶装置５に直結したデータ転送パス
１２を使用して障害情報出力パス１３を確保することが
できる０ 〔発明の効果〕 以上詳細に説明したように、この発明に係る入出力処理
装置によれば、入出力処理装置に関する有効な障害情報
を確実に主記憶装置上に出力できるため、その後の障害
解析を容易にするだけでなく、障害箇所の的中率アップ
および障害対応時間を短縮できるなどの効果がちる０
処理装置で動作不能の障害が発生したときの動作につい
て説明する。いま、障害が発生し、中央処理装置１が動
作不能に陥ったことが入出力処理装置６に通知されると
、直ちにこの入出力処理装置６は障害処理を実行し、そ
の有効な情報を編集作成する。その後、この入出力処理
装置６の障害情報出力機構の図示せぬアドレスレジスタ
へ予め決められた障害情報領域のアドレスをセットする
一方、図示せぬバッファレジスタへ障害情報をセットし
、起動をかけることにより主記憶装置５上に障害情報を
出力することができる。このとき、障害情報出力機構９
により、障害発生時の中央処理装置からの影響を最小限
に止めるため、主記憶装置５に直結したデータ転送パス
１２を使用して障害情報出力パス１３を確保することが
できる０ 〔発明の効果〕 以上詳細に説明したように、この発明に係る入出力処理
装置によれば、入出力処理装置に関する有効な障害情報
を確実に主記憶装置上に出力できるため、その後の障害
解析を容易にするだけでなく、障害箇所の的中率アップ
および障害対応時間を短縮できるなどの効果がちる０
図はこの発明に係る入出力処理装置の一実施例を備えた
情報処理装置を示すブロック図である。 １・・・・中央処理装置、２・・・・主記憶アクセス制
御部、３・拳・・アドレス変換機構、４・・・・主記憶
制御部、５・・譬・主記憶装置、６・・・・入出力処理
装置、７−・・・マイクロプログラム制御部、８・・・
・データ転送制御部、９・・・・障害情報出力機構、１
０・・・・周辺装置、１１・・・・主記憶アクセスパス
、１２・・・・データ転送パス、１３・・・・入出力関
連障害情報出力パス。
情報処理装置を示すブロック図である。 １・・・・中央処理装置、２・・・・主記憶アクセス制
御部、３・拳・・アドレス変換機構、４・・・・主記憶
制御部、５・・譬・主記憶装置、６・・・・入出力処理
装置、７−・・・マイクロプログラム制御部、８・・・
・データ転送制御部、９・・・・障害情報出力機構、１
０・・・・周辺装置、１１・・・・主記憶アクセスパス
、１２・・・・データ転送パス、１３・・・・入出力関
連障害情報出力パス。
Claims (1)
- 中央処理装置に主記憶アクセスを依頼し、主記憶装置と
周辺装置との間のデータ転送動作制御する入出力処理装
置において、入出力処理装置に関する障害情報を主記憶
装置上の障害情報領域へ出力する障害情報出力手段を備
えたことを特徴とする入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029906A JPH02210565A (ja) | 1989-02-10 | 1989-02-10 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029906A JPH02210565A (ja) | 1989-02-10 | 1989-02-10 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02210565A true JPH02210565A (ja) | 1990-08-21 |
Family
ID=12289029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029906A Pending JPH02210565A (ja) | 1989-02-10 | 1989-02-10 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02210565A (ja) |
-
1989
- 1989-02-10 JP JP1029906A patent/JPH02210565A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02210565A (ja) | 入出力処理装置 | |
| KR920002830B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPH0157376B2 (ja) | ||
| JP3012402B2 (ja) | 情報処理システム | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JPH0287253A (ja) | 機器アドレス設定方式 | |
| JP2710483B2 (ja) | 半導体集積回路 | |
| KR930007468B1 (ko) | 대용량 저장장치 입출력 정합방법 | |
| JPH0370816B2 (ja) | ||
| JP3373535B2 (ja) | 電子計算機におけるアドレス変換方式 | |
| JPS60254362A (ja) | デ−タ処理装置における状態情報の退避方法 | |
| JPH0370055A (ja) | 半導体集積回路装置 | |
| JPH10171670A (ja) | タスク切り替え装置及びタスク切り替えプログラムを記録した媒体 | |
| JPH05181567A (ja) | 情報処理装置における電源停止制御方式 | |
| JPH0122656B2 (ja) | ||
| JPH0258648B2 (ja) | ||
| JPH03100844A (ja) | キャッシュメモリコントローラ | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPS6398052A (ja) | 記憶装置 | |
| JPS5854421B2 (ja) | 情報処理装置 | |
| JPH04367955A (ja) | メモリ保護方式 | |
| JPH04338859A (ja) | コンピュータ装置 | |
| JPH07281917A (ja) | Ｃｐｕ切替回路 |