JPS59201110A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS59201110A JPS59201110A JP58073773A JP7377383A JPS59201110A JP S59201110 A JPS59201110 A JP S59201110A JP 58073773 A JP58073773 A JP 58073773A JP 7377383 A JP7377383 A JP 7377383A JP S59201110 A JPS59201110 A JP S59201110A
- Authority
- JP
- Japan
- Prior art keywords
- error
- information
- programmable controller
- errors
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はプログラマブルコントローラ（１係９、特（二
・保（ｆ件及び１ｄ穎１生を向上したグログシマプルコ
ントローラ（−関する。
・保（ｆ件及び１ｄ穎１生を向上したグログシマプルコ
ントローラ（−関する。
プログラマブルコントローラ （以下単じコントローラ
と記す）はプロセス入出力点数、演算機能有びシステム
構成規侯等（二よｐ簡易形から高機能形まで多４Ｍ ’
ＪＡ Ｌ二分頌される。特に高機能形は大規模プラント
制御（１応用される例が多く、機能面のみならず尚信頼
性が要求される。尚信頼性を実現するためには自己診断
１幾能の光災をはかり、エラー発生時には、エラーの種
別と要因（二よシ、再試行を行ない、なるだけ運転を継
続させ・２励率を向上させる必要がある。
と記す）はプロセス入出力点数、演算機能有びシステム
構成規侯等（二よｐ簡易形から高機能形まで多４Ｍ ’
ＪＡ Ｌ二分頌される。特に高機能形は大規模プラント
制御（１応用される例が多く、機能面のみならず尚信頼
性が要求される。尚信頼性を実現するためには自己診断
１幾能の光災をはかり、エラー発生時には、エラーの種
別と要因（二よシ、再試行を行ない、なるだけ運転を継
続させ・２励率を向上させる必要がある。
一方、エラー等によシ運転停止に至った場合、その原因
を正確（＝且つ、１−みやか（１判足し、不具合個所を
復旧し、運転を再開する必要がめる。すなわぢ保守性も
高信頼性実現の要因となる。
を正確（＝且つ、１−みやか（１判足し、不具合個所を
復旧し、運転を再開する必要がめる。すなわぢ保守性も
高信頼性実現の要因となる。
保守性を容易にするため（二は、そのコントローラのプ
ログラム実行状態及びエラー発生状況をつぶさに履歴と
して記１：ばし、そのＶ３谷全プログラムローダ等（二
よシ解読する方法が取らＩｔている。
ログラム実行状態及びエラー発生状況をつぶさに履歴と
して記１：ばし、そのＶ３谷全プログラムローダ等（二
よシ解読する方法が取らＩｔている。
この履歴は通常、エラートレースメモリに記憶されるが
、エラーのオ重類と亥因（二よっては、このエラーを無
視し、運転継続が町ＮＱな場合がある。
、エラーのオ重類と亥因（二よっては、このエラーを無
視し、運転継続が町ＮＱな場合がある。
すなわちこのエラーはシステム上間ｄｉいと判断された
とき、運転を継続する。しかしながらこのエラー発生状
況は、信頼性、保守性からは当然履歴として記憶する必
要がある。
とき、運転を継続する。しかしながらこのエラー発生状
況は、信頼性、保守性からは当然履歴として記憶する必
要がある。
この様な場合、エラーが潜伏した状態で運転しているた
めエラートレースメモリは満杯になり、リスト構造（メ
モリが満杯（二なった時、古いエラー情報を削除し、ぞ
こ（二最新のエラー情報を書き込む）の場合、古いエラ
ー情報が削減してし甘うといった問題が必る。
めエラートレースメモリは満杯になり、リスト構造（メ
モリが満杯（二なった時、古いエラー情報を削除し、ぞ
こ（二最新のエラー情報を書き込む）の場合、古いエラ
ー情報が削減してし甘うといった問題が必る。
又、プログラムローダ−から入出力部のデータモニター
、データ設定を行なう場合、オペレータが誤って実装さ
スｔていない入出力アドレス（二対して行ない、そのエ
ラー（二よりコントローラが運転停止（１陥いってしま
うといった問題がある。
、データ設定を行なう場合、オペレータが誤って実装さ
スｔていない入出力アドレス（二対して行ない、そのエ
ラー（二よりコントローラが運転停止（１陥いってしま
うといった問題がある。
〔発明の目的」
一ステープルを設はコントローラが運転停止、又はエラ
ー状況（１陥いった時の保守性を容易（二するグラマプ
ルコントローラを提供することを目的とする。
ー状況（１陥いった時の保守性を容易（二するグラマプ
ルコントローラを提供することを目的とする。
本発明はシーケンスプログラムを記憶するプログラムメ
モリと、演算の途中結果及びデータ等を記憶するデータ
メモリと、外部から入力される情報を取込む入力部と、
前記入力部あるいはｕＴＪ ｉｉｅデータメモリからの
情報を用いて演算を行なう演算１ｔｉｌＪ御部と、前記
演算制御部の演算結果を出力する出力部と、プログラム
及びデータ等の人力あるいは表示を行なうプログラムロ
ーダとの間で情報交換を行うインターフェイス部を具備
して成るプログラマブルコントローラに於いて、各種の
エラーを倹ｉする複数のエラー検出手段ケ備え、前記値
数のエラー検出手段（二よシ検知された各種のエラー情
報を基（＝エラーの種別を判定し１８試行ＬｉＪ′能な
エラーのときは再試行してそのエラー情報を所尼の場所
に転送するエラー判別トレーヌ手段と、前記エラー判別
トレース手段により伝送さＡもた谷遣のエラー情報をエ
ラーの種別毎（二発生時刻９元生アドレス、再試行回数
等のエラー１４１ 歴”＋δ報として格納する複数のエ
ラートレーステーブルをｅｌｒｆ工〔発明の実施例〕 第１図は、本発明のプログラマブルコントローラのブロ
ック図ある。
モリと、演算の途中結果及びデータ等を記憶するデータ
メモリと、外部から入力される情報を取込む入力部と、
前記入力部あるいはｕＴＪ ｉｉｅデータメモリからの
情報を用いて演算を行なう演算１ｔｉｌＪ御部と、前記
演算制御部の演算結果を出力する出力部と、プログラム
及びデータ等の人力あるいは表示を行なうプログラムロ
ーダとの間で情報交換を行うインターフェイス部を具備
して成るプログラマブルコントローラに於いて、各種の
エラーを倹ｉする複数のエラー検出手段ケ備え、前記値
数のエラー検出手段（二よシ検知された各種のエラー情
報を基（＝エラーの種別を判定し１８試行ＬｉＪ′能な
エラーのときは再試行してそのエラー情報を所尼の場所
に転送するエラー判別トレーヌ手段と、前記エラー判別
トレース手段により伝送さＡもた谷遣のエラー情報をエ
ラーの種別毎（二発生時刻９元生アドレス、再試行回数
等のエラー１４１ 歴”＋δ報として格納する複数のエ
ラートレーステーブルをｅｌｒｆ工〔発明の実施例〕 第１図は、本発明のプログラマブルコントローラのブロ
ック図ある。
１は演算制側ｊ部（以下ＣＰＵと称ず）で、コントロー
ラ特有のシーケンス演算命令処理、及び両機能形（二付
加される算術演算の実行、コントローラの制御を行なう
の（＝必要な命令を実行する。又〕くリテイーエラー、
イリガールエラー、応答エラー等のハードウェアエラー
検出を行なう。
ラ特有のシーケンス演算命令処理、及び両機能形（二付
加される算術演算の実行、コントローラの制御を行なう
の（＝必要な命令を実行する。又〕くリテイーエラー、
イリガールエラー、応答エラー等のハードウェアエラー
検出を行なう。
２はプロセス入出カモジュールで、外部プロセスからＶ
）信号り入力及び外部プロセスへの信号を出力する。
）信号り入力及び外部プロセスへの信号を出力する。
３はＲｄＭでコントローラの運転モード制御機能。
プログラムの実行盲埋俊能、−ヘードウエアエラー処理
機１毛、プログシムローダ来行機面、データ伝送磯ｆｉ
目、エラー判別トレース機能の各プログラムが格納され
ている。
機１毛、プログシムローダ来行機面、データ伝送磯ｆｉ
目、エラー判別トレース機能の各プログラムが格納され
ている。
４はＲＡＭで、後述するエラートレーステーブル。
エラー情報データ等が格納される。このＲＡＭ４は、通
常不］軍発性になっておシ、電源がＯＦＦ してもそ５
はプログラムローダのインターフェイスでプログラムの
ローディング、プログラム実行状態のモニター、ＲＡＭ
４のデータモニター、入出カモジュール２のデータモニ
ター等（１伴なうデータの伝送を行なう。。
常不］軍発性になっておシ、電源がＯＦＦ してもそ５
はプログラムローダのインターフェイスでプログラムの
ローディング、プログラム実行状態のモニター、ＲＡＭ
４のデータモニター、入出カモジュール２のデータモニ
ター等（１伴なうデータの伝送を行なう。。
６はプログラムローダである。プログラムローダはＣＲ
Ｔディスプレイ、専用キーボード、外部記憶装置等から
構成される。
Ｔディスプレイ、専用キーボード、外部記憶装置等から
構成される。
第２図は、本発明のプログラマブルコントローラのＲＯ
Ｍ ３の４幾能をブロック図に示した図で、制御プログ
ラムの構成を示したものである。
Ｍ ３の４幾能をブロック図に示した図で、制御プログ
ラムの構成を示したものである。
３−１はプログラム実行機能でシーケンスプログラムの
起動、及び実行状態を監視する。通常高機能形のコント
ローラは、シーケンスプログラムを階層化していくつか
のモジュールプログラムに分割シ、それぞれのモジュー
ルプログラムが優先度に従って実行される。すなわち、
計算機ご云うマルチタスキングである。プログラム実行
１幾能３−１はこれらのモジュール化されたシーケンス
プログラムの定期的起動、事象発生時の起動を行なうと
同時（二実行状悪を監視する。
起動、及び実行状態を監視する。通常高機能形のコント
ローラは、シーケンスプログラムを階層化していくつか
のモジュールプログラムに分割シ、それぞれのモジュー
ルプログラムが優先度に従って実行される。すなわち、
計算機ご云うマルチタスキングである。プログラム実行
１幾能３−１はこれらのモジュール化されたシーケンス
プログラムの定期的起動、事象発生時の起動を行なうと
同時（二実行状悪を監視する。
１−２はハードウェアエラー検出機能でＣＰＵ １の機
能として包含される。
能として包含される。
３−２はプログラムローダサービス機能でプログラムロ
ーダ６の要求を処理する。サービス機能として、シーケ
ンスプログラムのＲＡＭ ４へのローディング、逆にＲ
ＡＭ ４からプログラムローダ６への記録、コントロー
ラの実行制御（実行モードとして運転、停止、 ＲＡＭ
４のクリヤー等）、プロセス入出カモジュー）Ｌ／２の
データモニター、シーケンスプログラム自身が一時的に
使用するＲＡＭ４のデータモニター及び設定、エラート
レーステーブル４−２ （後述）のエラー履歴モニター
等がおる。
ーダ６の要求を処理する。サービス機能として、シーケ
ンスプログラムのＲＡＭ ４へのローディング、逆にＲ
ＡＭ ４からプログラムローダ６への記録、コントロー
ラの実行制御（実行モードとして運転、停止、 ＲＡＭ
４のクリヤー等）、プロセス入出カモジュー）Ｌ／２の
データモニター、シーケンスプログラム自身が一時的に
使用するＲＡＭ４のデータモニター及び設定、エラート
レーステーブル４−２ （後述）のエラー履歴モニター
等がおる。
３−３は伝送実何機能でコントローラと計算機（図には
特に示さｌい）又はコントローラ間でのデータ伝送をツ
ー−ビスする。
特に示さｌい）又はコントローラ間でのデータ伝送をツ
ー−ビスする。
３−４はエラー判別トレース機能でエラーの種別判定、
再試行、エラートレーステーブル４−２（後述）へのエ
ラー同各登録などの処理を行なう。
再試行、エラートレーステーブル４−２（後述）へのエ
ラー同各登録などの処理を行なう。
前述した各機能でエラーが発見又は発生した場会、ただ
ちにエラー判別トレース機能３−４に実行が移る。（３
−４−１で示す）エラー判別トレース機能３−４では、
３−１．１−２．３−２．３−３ の谷機能から渡され
るエラー情＠４−１ （ＲＡＭ ４０１部（二位置す
る）を基にエラーの種別ｋ （４Ｊ定する。
ちにエラー判別トレース機能３−４に実行が移る。（３
−４−１で示す）エラー判別トレース機能３−４では、
３−１．１−２．３−２．３−３ の谷機能から渡され
るエラー情＠４−１ （ＲＡＭ ４０１部（二位置す
る）を基にエラーの種別ｋ （４Ｊ定する。
４−２はエラートレーステーブル（ＲＡＭ４の１都に位
置する）でエラーの発生時刻、発生状況（発生アドレス
、再試行回数１発生時の命令）等が登録される。
置する）でエラーの発生時刻、発生状況（発生アドレス
、再試行回数１発生時の命令）等が登録される。
４−１はエラー情報で、プログラム実行機能３−１ 、
／％−ドウエアエラー検出ｆＡｍ １ ２ ＊プログ
ラムローダ実行機能３−２．伝送実行機能３−３がエラ
ー判別トレース機能３−４へ渡す情報が設定さ才しる。
／％−ドウエアエラー検出ｆＡｍ １ ２ ＊プログ
ラムローダ実行機能３−２．伝送実行機能３−３がエラ
ー判別トレース機能３−４へ渡す情報が設定さ才しる。
第３図はエラートレーステーブル４−２の詳、１１１で
、エラーの種別ごとにメモリエリアが分けられている。
、エラーの種別ごとにメモリエリアが分けられている。
４−２０はＣＰＵのエラートレースエリア、４−２１は
ＲＯｊ！、’Ｉ３ 、 ＲＡＭ ４のメモリに関する（
パリティニジ−）エラートレースエリア、４−２２は入
出力モジュール２に関する（リードバックエラー、応答
エラ、パリティエラー）エラートレースエリア。
ＲＯｊ！、’Ｉ３ 、 ＲＡＭ ４のメモリに関する（
パリティニジ−）エラートレースエリア、４−２２は入
出力モジュール２に関する（リードバックエラー、応答
エラ、パリティエラー）エラートレースエリア。
４−２３はシーケンスプログラムに関スる（シーケンス
プログラムの実行異常）エラートレースエリア、４−２
４は伝送実行（−関する（伝送部の応答エラー。
プログラムの実行異常）エラートレースエリア、４−２
４は伝送実行（−関する（伝送部の応答エラー。
屯ｔｊ、０Ｎ１０ＦＦ変化、異常）エラートレースエリ
アを示す。
アを示す。
第４図はエラートレーステーブル４−２の一種別のエラ
ー情報を登録するエラートレーステーブル４−２０の詳
細を示したものである。４−２０−０はアドレス指冗エ
リアで、エラートレーステーブル４−２０（二現在管録
している最新のエラー情報が誉き込まれているアドレス
を示す。４−２０−１〜４−２０−２０はエラー情報エ
リアでそれぞれ発生時刻４−２Ｏ−１ａ 、発生アドレ
ス４−加−１ｂ 、再試行回数４−加−ｌｃ等を登録す
る・情報エリアから構成される。
ー情報を登録するエラートレーステーブル４−２０の詳
細を示したものである。４−２０−０はアドレス指冗エ
リアで、エラートレーステーブル４−２０（二現在管録
している最新のエラー情報が誉き込まれているアドレス
を示す。４−２０−１〜４−２０−２０はエラー情報エ
リアでそれぞれ発生時刻４−２Ｏ−１ａ 、発生アドレ
ス４−加−１ｂ 、再試行回数４−加−ｌｃ等を登録す
る・情報エリアから構成される。
エラートレースデープル４−２に登録できるエラーの数
は、この芙施例では２０個までとなる。
は、この芙施例では２０個までとなる。
エラー１１」別トレース様能３−４は登録すべきエラー
トレーステーブル４−２の種別を判別しその判別したエ
ラートレーステーブルのアドレス４１１定エリアから次
に登録すべきアドレスｆ ４Ｔｉｌ出し、そのアドレス
のエラー情報エリアにエラー情報を簀き込み、アドレス
指定エリアを更新゛ｆる。もし、アドレス指定エリア４
−２０−０の指定アドレスが最終のエラー情報エリア４
−２ｉＪ−２０を示している時は最上位のエラー情報エ
リア４−２０−１に舊き込み、一番古いエラー情・服を
消去し最新のエラー１′ｉｉｒ様を登・緑する。
トレーステーブル４−２の種別を判別しその判別したエ
ラートレーステーブルのアドレス４１１定エリアから次
に登録すべきアドレスｆ ４Ｔｉｌ出し、そのアドレス
のエラー情報エリアにエラー情報を簀き込み、アドレス
指定エリアを更新゛ｆる。もし、アドレス指定エリア４
−２０−０の指定アドレスが最終のエラー情報エリア４
−２ｉＪ−２０を示している時は最上位のエラー情報エ
リア４−２０−１に舊き込み、一番古いエラー情・服を
消去し最新のエラー１′ｉｉｒ様を登・緑する。
エラー判別トレース模能３−４のフローチャートを第５
図に示す。
図に示す。
第６図は第５図に示す゛エラートレーステーブルへの登
録パの詳細のフローチャートを示す。
録パの詳細のフローチャートを示す。
第７図は、ＣＰＵ １のハードウェアエラーα出都１−
２のロジック図を示す。１−ｉｏ−１はメモリパリティ
エラー信号、１−１１−１はメモリ応答エラー信号、１
−１２−１は入出カモジュール応答エラー信号を示す。
２のロジック図を示す。１−ｉｏ−１はメモリパリティ
エラー信号、１−１１−１はメモリ応答エラー信号、１
−１２−１は入出カモジュール応答エラー信号を示す。
これらの各エラー信号は図示しないハードウェアで検出
されフリッグ７０ツブ１−１０．１−１１、１−１２ｉ
ｎ記憶される。１−１３はＯＲ回路でｈａ憶されたエラ
ー信号の、５ａ理オｌをと９いずれかの信号が発生した
時（ニエンー４Ｍ号１−１３−１を出力しＣＰＵ１（二
知らぜる。ＣＰＵ Ｉ Ｃはエラー・Ｌ号１−１３−１
が入ると、ただち１二１−ｉ７−ｉのゲート信号をＯＮ
にして、エラー原因１−１７−２を読み取９、エラー情
報４−１にエラ一原因９発生アドレス、発生時刻等のパ
ラメータ？セットし、エラー判別トレース機１己３−４
へ実行を移す。
されフリッグ７０ツブ１−１０．１−１１、１−１２ｉ
ｎ記憶される。１−１３はＯＲ回路でｈａ憶されたエラ
ー信号の、５ａ理オｌをと９いずれかの信号が発生した
時（ニエンー４Ｍ号１−１３−１を出力しＣＰＵ１（二
知らぜる。ＣＰＵ Ｉ Ｃはエラー・Ｌ号１−１３−１
が入ると、ただち１二１−ｉ７−ｉのゲート信号をＯＮ
にして、エラー原因１−１７−２を読み取９、エラー情
報４−１にエラ一原因９発生アドレス、発生時刻等のパ
ラメータ？セットし、エラー判別トレース機１己３−４
へ実行を移す。
第８図は入出力モジュール２０ロジツク図を示す。１−
１−１はアドレスバス信号、１−１−２はデータリード
コマンド信号、２−１はアドレス一致回路で、人出カモ
／ニールのアドレスと一致すると一致信号２−１−１を
出力する。２−３はデータバスゲート回路Ｃアドレス一
致信号２−１−１によりロジックレベルイー号２−４−
２をデータバス１−１−４に出力する。２−２は遅延回
路でアドレス一致信号２−ｉ−１からｆ］ｒ足の遅延時
間後１ｎＩＯ応答個号１−１−３を出力する。２−４は
レベル変換回路で外部入力信号２−４−１をロジックレ
ベル信号２−４−２に変換する。
１−１はアドレスバス信号、１−１−２はデータリード
コマンド信号、２−１はアドレス一致回路で、人出カモ
／ニールのアドレスと一致すると一致信号２−１−１を
出力する。２−３はデータバスゲート回路Ｃアドレス一
致信号２−１−１によりロジックレベルイー号２−４−
２をデータバス１−１−４に出力する。２−２は遅延回
路でアドレス一致信号２−ｉ−１からｆ］ｒ足の遅延時
間後１ｎＩＯ応答個号１−１−３を出力する。２−４は
レベル変換回路で外部入力信号２−４−１をロジックレ
ベル信号２−４−２に変換する。
第９図はタイムチャートで第８図の各信号のタイミング
を示す。
を示す。
第１０図はＩＯ応答エラーの検出回路を示゛Ｊ３．応答
エラーとはＣＰＵ １がアクセスした（二もかかわらず
、一定時間内に応答がなかったことを云う。データリー
ドコマンド信号１−１−２によりタイマーが動作し、タ
イムアツプ以内に工６応答信号１−１−３があれば、タ
イマーはリセットされ、ＩＯ応答エラー信号１−１１−
１は発生しない。
エラーとはＣＰＵ １がアクセスした（二もかかわらず
、一定時間内に応答がなかったことを云う。データリー
ドコマンド信号１−１−２によりタイマーが動作し、タ
イムアツプ以内に工６応答信号１−１−３があれば、タ
イマーはリセットされ、ＩＯ応答エラー信号１−１１−
１は発生しない。
第１１図ｊＨｌは第１０図（二示す信号の異常時（二お
けるタイムチャート、同図（１〕）は正常時におけるタ
イムチャートを示す。
けるタイムチャート、同図（１〕）は正常時におけるタ
イムチャートを示す。
以上のべたよう（二本発明のプログラマブルコントロー
ラによればエラーの種別と要因が容易（二判別でき、種
別ごとにエラーの履歴が記憶されその内容からすみやか
（二不具合力所を先見し保守性を向上させることができ
る。又オペレータの慄作ミスによるシステムダウンを防
ぎ高（ｉ軸性を壱するプログラマブルコントローラを提
供することができる。
ラによればエラーの種別と要因が容易（二判別でき、種
別ごとにエラーの履歴が記憶されその内容からすみやか
（二不具合力所を先見し保守性を向上させることができ
る。又オペレータの慄作ミスによるシステムダウンを防
ぎ高（ｉ軸性を壱するプログラマブルコントローラを提
供することができる。
第１図は不う自明のプログラマブルコントローラのブロ
ック図、第２図はＲＯＭ ３及びＣＰＵ １の機能ブロ
ック図、第３図はＲＡＭ ４のエラートレーステーブル
、第４図はエラートレーステーブル４−１５Ｊの詳細図
を示す、第５図はエラートレース機能のフローチャート
、第６図はエラートレーステーブルへの登録を詳；ｌ’
４１１ ＋１示すフローチャート、第７図はハードウェ
アエラー検出のロジック図、第８図は入出カモジュール
２の一〜−ドウエアブロツク図、第９図は第８区［（二
示すブロック図のタイムチャー、ト、第１０図は■６応
答エラー検出回路図、第１１図は第１０図のエラー発生
時及び正常時におけるタイムチャート全示す。 （７３’−７）、１！、、シ卦゛、〕′１゛理士 則
近 憲佑 （ばか１名）第１図 第２図 第３図 第４図 第５図 第６図 第７図 ／−７３ 第８図
ック図、第２図はＲＯＭ ３及びＣＰＵ １の機能ブロ
ック図、第３図はＲＡＭ ４のエラートレーステーブル
、第４図はエラートレーステーブル４−１５Ｊの詳細図
を示す、第５図はエラートレース機能のフローチャート
、第６図はエラートレーステーブルへの登録を詳；ｌ’
４１１ ＋１示すフローチャート、第７図はハードウェ
アエラー検出のロジック図、第８図は入出カモジュール
２の一〜−ドウエアブロツク図、第９図は第８区［（二
示すブロック図のタイムチャー、ト、第１０図は■６応
答エラー検出回路図、第１１図は第１０図のエラー発生
時及び正常時におけるタイムチャート全示す。 （７３’−７）、１！、、シ卦゛、〕′１゛理士 則
近 憲佑 （ばか１名）第１図 第２図 第３図 第４図 第５図 第６図 第７図 ／−７３ 第８図
Claims (2)
- （１） シーケンスプログラムを記憶するプログラム
メモリと、演算の途中結果及びデータ等ｆ：記臆するデ
ータメモリと、外部から入力される情報を取込む入力部
と、前記入力部あるいは前記データメモリからの情報を
用いて演算を行なう演算制御部と、前記演算制御部の演
算結果を出力する出力部と、プログラム及びデータ等の
入力あるいは表示を行なうプログラムローダとの間で情
報交換を行うインターフェイス部を具備して成るプログ
ラマブルコントローラに於いて、各種のエラーを検出す
る複式のエラー検出手段を備え、前６己複数のエラー検
出手段（二より検知された各種のエラー情報を基（−エ
ラーの種別を判定し再試行可能なエラーのときは再試行
し−Ｃそのエラー情報を所定の場所に転送するエラー判
別トレース手段と、前記エラー判別トレース手段により
転送された各種のエラー情報をエラーの種別毎に発生時
刻９発生アドレス、再試行回数等のエラー履歴情￥にと
して格稍する複数のエラートレーステーブルを設けたこ
とを特徴とするプログラマブルコントローラ。 - （２） シーケンスプログラムを６己を意するフ゛ロ
グラムメモリと、演算の途中結果及びデータ等を記憶す
るデータメモリと、外部から入力される１’＃ 報を取
込む入力部と、前記入力部あるいは１ｊｊＪ Ｂ（２デ
ータメモリからの情報を用いて演算を行なう演昇利御部
と、前記演算制御部の演算結果を出力する出力部と、プ
ログラム及びデータ等の人力めるいは表示を行なうプロ
グラムローダとの間で１に報交換金行うインターフェイ
ス部を具備して成るプログラマブルコントローラに於い
て、各種のエラーを検出する複数のエラー検出手段を備
え、前記複数のエラー検出手段により検知された各種の
エラー情報を基にエラーの種別を判ボし再試行１５工能
なエラーのときは再試行してそのエラー＋Ａ報を所定の
場所に転送するエラー判別トレース手段と、前記エラー
判別トレース手段（二よｐ転送さ２ｔた各４’ｌｘの工
ラー情報をエラーの種別毎に発生時刻１発生アドレス、
再試行回数等のエラー履歴情報として格納する複数のエ
ラートレーステーブルと、前記各種のエラー情報から運
転を停止すべきかそれともエラー情報を無視して運転を
継続すべきかを判断する運転継続判断つ・炙能を設けた
ことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073773A JPS59201110A (ja) | 1983-04-28 | 1983-04-28 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073773A JPS59201110A (ja) | 1983-04-28 | 1983-04-28 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201110A true JPS59201110A (ja) | 1984-11-14 |
Family
ID=13527859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073773A Pending JPS59201110A (ja) | 1983-04-28 | 1983-04-28 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201110A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987003110A1 (fr) * | 1985-11-19 | 1987-05-21 | Fanuc Ltd | Appareil pour commander un robot possedant une fonction d'affichage d'alarme |
| JPH01320508A (ja) * | 1988-06-22 | 1989-12-26 | Fuji Electric Co Ltd | 状態発生頻度表示機能付操作パネル |
| WO1990001734A1 (fr) * | 1988-08-03 | 1990-02-22 | Fanuc Ltd | Procede de commande d'analyse de parcours pour unite de commande programmable |
-
1983
- 1983-04-28 JP JP58073773A patent/JPS59201110A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987003110A1 (fr) * | 1985-11-19 | 1987-05-21 | Fanuc Ltd | Appareil pour commander un robot possedant une fonction d'affichage d'alarme |
| JPH01320508A (ja) * | 1988-06-22 | 1989-12-26 | Fuji Electric Co Ltd | 状態発生頻度表示機能付操作パネル |
| WO1990001734A1 (fr) * | 1988-08-03 | 1990-02-22 | Fanuc Ltd | Procede de commande d'analyse de parcours pour unite de commande programmable |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02202638A (ja) | 多重プロセッサを備えたフォールトトレラントなコンピュータシステム | |
| JPS59201110A (ja) | プログラマブルコントロ−ラ | |
| JPS6119061B2 (ja) | ||
| JP2846760B2 (ja) | プログラマブルコントローラ | |
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| EP0655686B1 (en) | Retry control method and device for control processor | |
| JP5227653B2 (ja) | 多重化計算機システム、及びその処理方法 | |
| JPS6112580B2 (ja) | ||
| CN117743008B (zh) | 多核处理器故障诊断与异常处理方法、主控板卡及设备 | |
| JP3068713B2 (ja) | 拡張記憶装置の保守制御装置 | |
| JPS6119060B2 (ja) | ||
| JPS6095663A (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JPH08179994A (ja) | コンピュータシステム | |
| JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JPS6230464B2 (ja) | ||
| JPH0113577B2 (ja) | ||
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPS6057609B2 (ja) | 電子機器の停電処理制御方式 | |
| JPS6111867A (ja) | インタフエ−ス制御における異常処理方式 | |
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JPS5822469A (ja) | 中央監視制御装置 | |
| JPH06161797A (ja) | データ処理装置 | |
| JPH0334012A (ja) | ディスクコントローラの自己診断装置 | |
| JPH0431947A (ja) | インタフェース制御装置 |