JPS6057609B2 - 電子機器の停電処理制御方式 - Google Patents
電子機器の停電処理制御方式Info
- Publication number
- JPS6057609B2 JPS6057609B2 JP55009190A JP919080A JPS6057609B2 JP S6057609 B2 JPS6057609 B2 JP S6057609B2 JP 55009190 A JP55009190 A JP 55009190A JP 919080 A JP919080 A JP 919080A JP S6057609 B2 JPS6057609 B2 JP S6057609B2
- Authority
- JP
- Japan
- Prior art keywords
- power outage
- cpu
- processing
- slave
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
本発明は電子式キャッシュレジスタ、現金出納機等の電
子機器における停電処理の制御に関し、特にスレーブＣ
ＰＵが中央演算処理装置（マスターＣＰＵ）からの指示
に従つて停電処理を行う電子機器の停電処理制御方式に
関するものである。
子機器における停電処理の制御に関し、特にスレーブＣ
ＰＵが中央演算処理装置（マスターＣＰＵ）からの指示
に従つて停電処理を行う電子機器の停電処理制御方式に
関するものである。
本発明の特徴とするのは機器全体の演算制御を司るとこ
ろの中央演算処理装置（マスターＣＰＵ）とは別に、例
えばプリンターの制御回路部（プリンター制御部）を制
御するためのプログラムを備えてＩ／０ディバイスに応
じた演算処理を行うスレーブＣＰＵを備え、前記両ＣＰ
Ｕ間でデータ・命令のやりとりを行わせつまりスレーブ
ＣＰＵからの指示によつてスレーブＣＰＵが停電処理を
制御する、所謂マルチＣＰＵによる停電処理制御方式と
した点にある。
ろの中央演算処理装置（マスターＣＰＵ）とは別に、例
えばプリンターの制御回路部（プリンター制御部）を制
御するためのプログラムを備えてＩ／０ディバイスに応
じた演算処理を行うスレーブＣＰＵを備え、前記両ＣＰ
Ｕ間でデータ・命令のやりとりを行わせつまりスレーブ
ＣＰＵからの指示によつてスレーブＣＰＵが停電処理を
制御する、所謂マルチＣＰＵによる停電処理制御方式と
した点にある。
本発明はマルチＣＰＵ制御（マスターＣＰＵからの指示
を受けてスレーブＣＰＵが停電処理の制御プログラム実
行）とすることで停電処理時におけるシステムのトラブ
ルを解消したものである。
を受けてスレーブＣＰＵが停電処理の制御プログラム実
行）とすることで停電処理時におけるシステムのトラブ
ルを解消したものである。
ここで前記したスレーブＣＰＵは単にプログラマブルＩ
／０インターフェースのような形でＬＳＩ化されている
ものを指すのではなく、上記マスターＣＰＵと同様によ
り複雑な論理的処理を行い得るシングルチップＣＰＵで
あり、従つてそのＣＰＵの使用によつてスレーブＣＰＵ
と呼ばれるだけで機能的にはマスターＣＰＵと同等のも
のである。従来、マスターＣＰＵとスレーブＣＰＵとの
間でデータ・命令のやりとりを行わせる形式の電子機器
にあつてはマスターＣＰＵ及びスレーブＣＰＵ共に処理
能力を有しているので、停電発生時上記両ＣＰＵに同時
に停電信号（Ｐ−ＯＦＦ）を入力し、その停電信号を検
知した上記両ＣＰＵはほぼ同時’にそれぞれ独立して停
電処理を行うものとなつている。しかしながら、上記従
来のようにマスターＣＰＵとスレーブＣＰＵがそれぞれ
別個に停電処理を行う方式のものは次のような欠点を有
してい・る。
／０インターフェースのような形でＬＳＩ化されている
ものを指すのではなく、上記マスターＣＰＵと同様によ
り複雑な論理的処理を行い得るシングルチップＣＰＵで
あり、従つてそのＣＰＵの使用によつてスレーブＣＰＵ
と呼ばれるだけで機能的にはマスターＣＰＵと同等のも
のである。従来、マスターＣＰＵとスレーブＣＰＵとの
間でデータ・命令のやりとりを行わせる形式の電子機器
にあつてはマスターＣＰＵ及びスレーブＣＰＵ共に処理
能力を有しているので、停電発生時上記両ＣＰＵに同時
に停電信号（Ｐ−ＯＦＦ）を入力し、その停電信号を検
知した上記両ＣＰＵはほぼ同時’にそれぞれ独立して停
電処理を行うものとなつている。しかしながら、上記従
来のようにマスターＣＰＵとスレーブＣＰＵがそれぞれ
別個に停電処理を行う方式のものは次のような欠点を有
してい・る。
即ち、ノイズその他の理由によりマスターＣＰＵとスレ
ーブＣＰＵに同時に停電信号が入力されない場合があり
、この場合マスターＣＰＵとスレーブＣＰＵがある時間
的ズレをもつて停電処理を行うことになる。
ーブＣＰＵに同時に停電信号が入力されない場合があり
、この場合マスターＣＰＵとスレーブＣＰＵがある時間
的ズレをもつて停電処理を行うことになる。
したがつて、前記両ＣＰＵが関連して動作している関係
上機器のシステムに矛盾が生じこのため正しい動作がで
きないと云うことである。本発明は上述の様な従来のマ
ルチＣＰＵにおける停電処理制御の有する問題を解決し
たものであつて、冒頭に述べた如くマスターＣＰＵから
の指示を受けてスレーブＣＰＵが機器の停電処理を制御
する方式としたものである。
上機器のシステムに矛盾が生じこのため正しい動作がで
きないと云うことである。本発明は上述の様な従来のマ
ルチＣＰＵにおける停電処理制御の有する問題を解決し
たものであつて、冒頭に述べた如くマスターＣＰＵから
の指示を受けてスレーブＣＰＵが機器の停電処理を制御
する方式としたものである。
以下本発明の停電処理の制御方式について説明する。
第１図は本発明方式の構成を示すブロック図であり、１
は機器全体の演算制御を司るところの中央演算処理装置
（マスターＣＰＵ）であつて、停電時に停電信号（Ｐ−
ＯＦＦ）が導入されるものとなつている。
は機器全体の演算制御を司るところの中央演算処理装置
（マスターＣＰＵ）であつて、停電時に停電信号（Ｐ−
ＯＦＦ）が導入されるものとなつている。
２は例えばプリンターを制御するためのプログラムを備
えそのプリンターをコントロールするスレーブＣＰＵで
あり、該スレーブＣＰＵ２にはデータバス３を介してプ
リンターコントロールのためのデータ●命令が前記マス
ターＣＰＵｌより導入されるようになつており、スレー
ブＣＰＵ２はこのデータ・命令に基づいてプリンター制
御部を制御する。
えそのプリンターをコントロールするスレーブＣＰＵで
あり、該スレーブＣＰＵ２にはデータバス３を介してプ
リンターコントロールのためのデータ●命令が前記マス
ターＣＰＵｌより導入されるようになつており、スレー
ブＣＰＵ２はこのデータ・命令に基づいてプリンター制
御部を制御する。
前記マスターＣＰＵｌとスレーブＣＰＵ２との間には各
種コマンドが予め決められており、その内の１つにＰ−
ＯＦＦコマンドがある。
種コマンドが予め決められており、その内の１つにＰ−
ＯＦＦコマンドがある。
即ち、停電時マスターＣＰＵｌに停電信号（Ｐ−ＯＦＦ
）が導入されて停電が検知されると、マスターＣＰＵｌ
はデータバス３を介してスレーブＣＰＵ２に直ちにＰ−
ＯＦＦコマンドを導入するものとなつている。次に上記
構成に基づく停電処理の制御動作について第２図のフロ
ーチャートと共に説明する。
）が導入されて停電が検知されると、マスターＣＰＵｌ
はデータバス３を介してスレーブＣＰＵ２に直ちにＰ−
ＯＦＦコマンドを導入するものとなつている。次に上記
構成に基づく停電処理の制御動作について第２図のフロ
ーチャートと共に説明する。
先ずマスターＣＰＵｌに停電信号（Ｐ−ＯＦＦ）が導入
されて機器の停電状態が検知されると、マスタＣＰＵｌ
は即Ｐ−ＯＦＦコマンドをスレーブＣＰＵ２へ送る。ス
レーブＣＰＵ２はコマンドが送られてくると内部インタ
ーラプトがかかり、第２図に示すコマンドのチェックル
ーチンに入る。即ちマスターＣＰＵｌよりスレーブＣＰ
Ｕ２にコマンドが送られてくるとスレーブＣＰＵ２はま
ずプリンターをコントロールしている最中であるか否か
の判定処理（Ｎ１ステップ）を実行する。そしてその結
果がＮＯｌすなわちプリンターをコントロールしていな
ければ前記マスターＣＰＵｌから送られてきたコマンド
をチェック（Ｎ２ステップ）し、そのコマンドに応じた
処理ルーチンの処理（Ｎ３ステップ）を実行する。一方
、マスターＣＰＵｌよりコマンドが送られてきたときに
プリンターをコントロールしている最中であれば、その
送られて来たコマンドがＰ一為ＯＦＦコマンドか否かの
チェック処理（Ｎ４ステップ）が実行される。
されて機器の停電状態が検知されると、マスタＣＰＵｌ
は即Ｐ−ＯＦＦコマンドをスレーブＣＰＵ２へ送る。ス
レーブＣＰＵ２はコマンドが送られてくると内部インタ
ーラプトがかかり、第２図に示すコマンドのチェックル
ーチンに入る。即ちマスターＣＰＵｌよりスレーブＣＰ
Ｕ２にコマンドが送られてくるとスレーブＣＰＵ２はま
ずプリンターをコントロールしている最中であるか否か
の判定処理（Ｎ１ステップ）を実行する。そしてその結
果がＮＯｌすなわちプリンターをコントロールしていな
ければ前記マスターＣＰＵｌから送られてきたコマンド
をチェック（Ｎ２ステップ）し、そのコマンドに応じた
処理ルーチンの処理（Ｎ３ステップ）を実行する。一方
、マスターＣＰＵｌよりコマンドが送られてきたときに
プリンターをコントロールしている最中であれば、その
送られて来たコマンドがＰ一為ＯＦＦコマンドか否かの
チェック処理（Ｎ４ステップ）が実行される。
そして処理の結果そのコマンドがＰ−ＯＦＦコマンドで
なければ該コマンドを無視し、元のルーチンへのリター
ン処理（Ｎ５ステップ）を実行し、また前記チェック処
理（Ｎ４ステップ）の結果、Ｐ−ＯＦＦコマンドであれ
ばスレーブＣＰＵ２はＰ−ＯＦＦ処理（Ｎ６ステップ）
を実行しプリンターのソレノイド類をリセットしてその
動作を停止制御するようになつている。なお上記実施例
ではマスターＣＰＵに対して１”個のスレーブＣＰＵを
接続した場合の停電処理制御方式について述べたが、ス
レーブＣＰＵを複数個接続し、停電時マスターＣＰＵよ
り各スレーブＣＰＵに対しＰ−ＯＦＦコマンドを送り、
各スレーブＣＰＵに於いてそれぞれの停電処理制御を行
うようにすることもできる。以上のように本発明の停電
処理制御は機器全体の演算制御を司るところの１つの中
央演算処理装置（マスターＣＰＵ）と、機器を制御する
ためのプログラムを備えて前記マスターＣＰＵからの指
示に応じた処理を行うスレーブＣＰＵと、前記スレーブ
ＣＰＵの処理に基づいて制御されるところの機器の各制
御部とから成り、停電時に停電信号を前記マスターＣＰ
Ｕへ導入させ、前記マスターＣＰＵからスレーブＣＰＵ
に対し停電処理命令を行わせると共に、前記マスターＣ
ＰＵからの停電処理命令に応答してスレーブＣＰＵに停
電処理に関するプログラム処理を通常のプログラム処理
と同様に実行させるように構成したことにより、マスタ
ーＣＰＵが停電を検知し、マスターＣＰＵからの指示に
従つてスレーブＣＰＵが停電処理を通常のプログラム処
理と同様に実行する制御方式としているので、機器のシ
ステムに矛盾を起さずに常に，正しい動作をさせること
ができる。
なければ該コマンドを無視し、元のルーチンへのリター
ン処理（Ｎ５ステップ）を実行し、また前記チェック処
理（Ｎ４ステップ）の結果、Ｐ−ＯＦＦコマンドであれ
ばスレーブＣＰＵ２はＰ−ＯＦＦ処理（Ｎ６ステップ）
を実行しプリンターのソレノイド類をリセットしてその
動作を停止制御するようになつている。なお上記実施例
ではマスターＣＰＵに対して１”個のスレーブＣＰＵを
接続した場合の停電処理制御方式について述べたが、ス
レーブＣＰＵを複数個接続し、停電時マスターＣＰＵよ
り各スレーブＣＰＵに対しＰ−ＯＦＦコマンドを送り、
各スレーブＣＰＵに於いてそれぞれの停電処理制御を行
うようにすることもできる。以上のように本発明の停電
処理制御は機器全体の演算制御を司るところの１つの中
央演算処理装置（マスターＣＰＵ）と、機器を制御する
ためのプログラムを備えて前記マスターＣＰＵからの指
示に応じた処理を行うスレーブＣＰＵと、前記スレーブ
ＣＰＵの処理に基づいて制御されるところの機器の各制
御部とから成り、停電時に停電信号を前記マスターＣＰ
Ｕへ導入させ、前記マスターＣＰＵからスレーブＣＰＵ
に対し停電処理命令を行わせると共に、前記マスターＣ
ＰＵからの停電処理命令に応答してスレーブＣＰＵに停
電処理に関するプログラム処理を通常のプログラム処理
と同様に実行させるように構成したことにより、マスタ
ーＣＰＵが停電を検知し、マスターＣＰＵからの指示に
従つてスレーブＣＰＵが停電処理を通常のプログラム処
理と同様に実行する制御方式としているので、機器のシ
ステムに矛盾を起さずに常に，正しい動作をさせること
ができる。
第１図は本発明の構成を示すブロック図、第２図は本発
明の制御動作を示すフローチャートである。 １はマスターＣＰＵｌ２はスレーブＣＰＵｌ３はデータ
バス。
明の制御動作を示すフローチャートである。 １はマスターＣＰＵｌ２はスレーブＣＰＵｌ３はデータ
バス。
Claims (1)
- １ 機器全体の演算制御を司るところの１つの中央演算
処理装置（マスターＣＰＵ）と、機器を制御するための
プログラムを備えて前記マスターＣＰＵからの指示に応
じた処理を行うスレーブＣＰＵと前記スレーブＣＰＵの
処理に基づいて制御されるところの機器の各制御部とか
ら成り、停電時に停電信号を前記マスターＣＰＵへ導入
させ、前記マスターＣＰＵからスレーブＣＰＵに対し停
電処理命令を行わせると共に、前記マスターＣＰＵから
の停電処理命令に応答してスレーブＣＰＵに停電処理に
関するプログラム処理を通常のプログラム処理と同様に
実行させるようにしたことを特徴とする電子機器の停電
処理制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55009190A JPS6057609B2 (ja) | 1980-01-28 | 1980-01-28 | 電子機器の停電処理制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55009190A JPS6057609B2 (ja) | 1980-01-28 | 1980-01-28 | 電子機器の停電処理制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56105551A JPS56105551A (en) | 1981-08-22 |
| JPS6057609B2 true JPS6057609B2 (ja) | 1985-12-16 |
Family
ID=11713600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55009190A Expired JPS6057609B2 (ja) | 1980-01-28 | 1980-01-28 | 電子機器の停電処理制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057609B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628067A (ja) * | 1993-05-26 | 1994-02-04 | Seiko Epson Corp | 情報機器 |
-
1980
- 1980-01-28 JP JP55009190A patent/JPS6057609B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56105551A (en) | 1981-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPH01280843A (ja) | 状態マシンチェッカー | |
| JPS6057609B2 (ja) | 電子機器の停電処理制御方式 | |
| JPH06242979A (ja) | 二重化コンピュータ装置 | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JPH0147818B2 (ja) | ||
| JP2003242193A (ja) | 協調シミュレーションの再現実行を行う論理検証装置 | |
| JPH08328885A (ja) | マイクロコンピュータの故障検出方法 | |
| JP3087481B2 (ja) | イン・サーキット・エミュレータ | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPS59201110A (ja) | プログラマブルコントロ−ラ | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JP2507789B2 (ja) | 仮想計算機の論理シミュレ―ション処理方式 | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JP2568535B2 (ja) | マイクロプロセツサ制御回路 | |
| JP2648029B2 (ja) | インサーキット・エミュレータ | |
| JPS60220448A (ja) | マルチｃｐｕシステムの相互チエツク方法 | |
| JPS584365B2 (ja) | リセツト制御システム | |
| JPH071500B2 (ja) | シングルチップマイクロコンピュータ | |
| JPS63168738A (ja) | 論理回路シミユレ−シヨン装置 | |
| JPH0214331A (ja) | 二重化システム診断方式 | |
| JPH05233576A (ja) | 二重システム | |
| JPH10247185A (ja) | プロセッサの故障診断方式 | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 |