JPH01280843A - 状態マシンチェッカー - Google Patents
状態マシンチェッカーInfo
- Publication number
- JPH01280843A JPH01280843A JP63300463A JP30046388A JPH01280843A JP H01280843 A JPH01280843 A JP H01280843A JP 63300463 A JP63300463 A JP 63300463A JP 30046388 A JP30046388 A JP 30046388A JP H01280843 A JPH01280843 A JP H01280843A
- Authority
- JP
- Japan
- Prior art keywords
- state machine
- state
- signal
- emulator
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000004044 response Effects 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims description 43
- 238000012545 processing Methods 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000007704 transition Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は全体的にはデータ処理システムに関し、そして
更に詳細には、データ処理システムの他の部分の種々の
動作を制御するための制御信号を生成する、多数の所定
の状態によって生ずるように動作可能である型式の状態
マシン（ｓｔａｔｅ ｍａｃｈｉｎｅ）の正しい動作を
モニタする方法及びその方法を実施する装置に関する。
更に詳細には、データ処理システムの他の部分の種々の
動作を制御するための制御信号を生成する、多数の所定
の状態によって生ずるように動作可能である型式の状態
マシン（ｓｔａｔｅ ｍａｃｈｉｎｅ）の正しい動作を
モニタする方法及びその方法を実施する装置に関する。
従来の技術
多くの今日のデータ処理システムでは、システムのいく
つかの部分、又はサブシステムに自主的に動作を許す必
要性がある。この必要性を満たす１つの技法は、例えば
マイクロプロセッサ及びこれに関連したサポート構造（
例えば、メモリ）の形のプログラム可能な制御をサブシ
ステムに設けることである。例えば、データを１方から
他方に伝えるときのように互に連絡するには、しばしば
、２つのそのようなサブシステムが必要である。しばし
ば「握手（ｈａｎｄ ｓｈａｋｉｎｇ ）Ｊと呼ばれる
そのような通信は、握手信号により、サブシステムの１
方又は他方の動作を指図する。
つかの部分、又はサブシステムに自主的に動作を許す必
要性がある。この必要性を満たす１つの技法は、例えば
マイクロプロセッサ及びこれに関連したサポート構造（
例えば、メモリ）の形のプログラム可能な制御をサブシ
ステムに設けることである。例えば、データを１方から
他方に伝えるときのように互に連絡するには、しばしば
、２つのそのようなサブシステムが必要である。しばし
ば「握手（ｈａｎｄ ｓｈａｋｉｎｇ ）Ｊと呼ばれる
そのような通信は、握手信号により、サブシステムの１
方又は他方の動作を指図する。
データ処理システムの入力／出力（Ｉｌｏ）システムに
その１例を見出すことができる。この場合に、インテリ
ジェント与ブシステムが、Ｉ１０システムの種々のユニ
ット間のデータ転送（ｄａ ｔａｔｒａｎｓｆｅｒ ）
を制御するのにしばしば使用される。
その１例を見出すことができる。この場合に、インテリ
ジェント与ブシステムが、Ｉ１０システムの種々のユニ
ット間のデータ転送（ｄａ ｔａｔｒａｎｓｆｅｒ ）
を制御するのにしばしば使用される。
例えば、典型的なＩ１０システムは、中央処理装置（Ｃ
Ｐ Ｕ）と周辺装置の選択された装置との間のデータ転
送を開始し、且つ制御するために、データ処理システム
の中央処理装置（ＣＰ Ｕ）からの指令に応答する装置
コントローラによって制御される１又はそれ以上の周辺
装置を有している。
Ｐ Ｕ）と周辺装置の選択された装置との間のデータ転
送を開始し、且つ制御するために、データ処理システム
の中央処理装置（ＣＰ Ｕ）からの指令に応答する装置
コントローラによって制御される１又はそれ以上の周辺
装置を有している。
データは、そのような転送（ｔｒａｎｓｆｅｒ ）中、
周辺装置と装置コントローラとの間にビット並列、バイ
ト（又はワード）直列型で通常移される。この転送は、
装置コントローラと、それに関連した周辺装置との間の
握手によって制御される。そのよ、うな握手は、マイク
ロプロセッサシステムによって発生することができる。
周辺装置と装置コントローラとの間にビット並列、バイ
ト（又はワード）直列型で通常移される。この転送は、
装置コントローラと、それに関連した周辺装置との間の
握手によって制御される。そのよ、うな握手は、マイク
ロプロセッサシステムによって発生することができる。
発明が解決しようとする課題
しかし、速度が考慮すべき問題であるとき、マイクロプ
ロセッサシステムは、この要求を満すことができない。
ロセッサシステムは、この要求を満すことができない。
他の方法が利用できる：必要な速度で、必要な握手発生
動作を行なうために、特定の状態マシンが設計されるこ
とができる。
動作を行なうために、特定の状態マシンが設計されるこ
とができる。
本発明の説明の目的のために、多数の現在知られている
相対的配置のいくつかの１つで実施されることができる
状態マシンは、多数の２の所定のディジタル状態の各々
に対して動作可能である型式である。各々のディジタル
状態の仮定（ａｓｓｕｍｐ ｔ １ｏｎ）は、すぐ前の
ディジタル状態及び状態マシンの直接動作に加えられる
ことができる任意のイベント（ｅｖｅｎｔ）信号の状態
によって指令される。メモリコマンドを生ずるためのデ
ィジタル処理システムの状態マシンの使用の実例は米国
特許第４、６７２．６０９号に見出すことができる。
相対的配置のいくつかの１つで実施されることができる
状態マシンは、多数の２の所定のディジタル状態の各々
に対して動作可能である型式である。各々のディジタル
状態の仮定（ａｓｓｕｍｐ ｔ １ｏｎ）は、すぐ前の
ディジタル状態及び状態マシンの直接動作に加えられる
ことができる任意のイベント（ｅｖｅｎｔ）信号の状態
によって指令される。メモリコマンドを生ずるためのデ
ィジタル処理システムの状態マシンの使用の実例は米国
特許第４、６７２．６０９号に見出すことができる。
課題を解決するための手段
本発明は、状態マシンが正しい順序で、正しい状態をと
り、且つ正しい信号を発生すること保証するように状態
マシンの正しい動作をチエツクする方法を提供し、且つ
その方法を実施する装置を開示している。本発明によっ
てチエツクされる状態マシンは、種々の動作を行なうと
き、制御信号を発生し、更に応答信号゛（上記に示した
握手作動を形成する制御及び応答）を受取る型式である
。
り、且つ正しい信号を発生すること保証するように状態
マシンの正しい動作をチエツクする方法を提供し、且つ
その方法を実施する装置を開示している。本発明によっ
てチエツクされる状態マシンは、種々の動作を行なうと
き、制御信号を発生し、更に応答信号゛（上記に示した
握手作動を形成する制御及び応答）を受取る型式である
。
本発明の説明の目的のために、チエツクされる状態マシ
ンは、「親（ｍａｓｔｅｒ ）Ｊ又は「チエツクした」
状態マシンと言われる。親状態マシンによって生成され
た制御信号に応答して動作する状態マシンは、［子（５
ｌａｖｅ ） Ｊ状態マシンと呼ばれる。
ンは、「親（ｍａｓｔｅｒ ）Ｊ又は「チエツクした」
状態マシンと言われる。親状態マシンによって生成され
た制御信号に応答して動作する状態マシンは、［子（５
ｌａｖｅ ） Ｊ状態マシンと呼ばれる。
概略的には、本発明の方法は、親状態マシンによって発
生された制御信号に応答して種々の状態を生ずるために
子状態マシンをエミュレータで書き換える（ ｅｍｕｌ
ａｔｉｎｇ ）ステップと、エミュレータで書き換えた
状態が正しいかどうかを決定するために各々の仮定した
エミュレータで書き換えた状態をチエツクするステップ
と、間違った動作の場合にエラー信号を発生するステッ
プとを含んでいる。更に、親状態マシンによって仮定さ
れた各々の状態は、その正しさを保証するためにチエツ
クされる。
生された制御信号に応答して種々の状態を生ずるために
子状態マシンをエミュレータで書き換える（ ｅｍｕｌ
ａｔｉｎｇ ）ステップと、エミュレータで書き換えた
状態が正しいかどうかを決定するために各々の仮定した
エミュレータで書き換えた状態をチエツクするステップ
と、間違った動作の場合にエラー信号を発生するステッ
プとを含んでいる。更に、親状態マシンによって仮定さ
れた各々の状態は、その正しさを保証するためにチエツ
クされる。
各々の親状態マシンと関連して、チエッカ−状態マシン
が、親状態マシンに連絡している子状態マシンをエミュ
レータにより書き換えるために構成されている。チエッ
カ−状態マシンは、モニタされた親状態マシンによって
発生された制御信号を受取り、且つ親状態マシンに連絡
している子状態マシンと同じ状態を生ずることによって
応答する。親及びチッソカー状態マシンによって仮定さ
れた状態を表わしている信号は、親状態マシン及びエミ
ュレータで書き換えた子状態マシンの両方の次の仮定し
た（ｔｈｅｎ−ａｓｕｍｅｄ ）状態が正しいかどうか
に関しての決定が行なわれる比較回路に結合される。正
しくなければ、エラー信号が発生される。
が、親状態マシンに連絡している子状態マシンをエミュ
レータにより書き換えるために構成されている。チエッ
カ−状態マシンは、モニタされた親状態マシンによって
発生された制御信号を受取り、且つ親状態マシンに連絡
している子状態マシンと同じ状態を生ずることによって
応答する。親及びチッソカー状態マシンによって仮定さ
れた状態を表わしている信号は、親状態マシン及びエミ
ュレータで書き換えた子状態マシンの両方の次の仮定し
た（ｔｈｅｎ−ａｓｕｍｅｄ ）状態が正しいかどうか
に関しての決定が行なわれる比較回路に結合される。正
しくなければ、エラー信号が発生される。
多くの利点が本発明によって達成される。第１に、この
方法、及びその方法を実施する装置は、状態マシン及び
それに関連した回路の正しい動作を保証するためのチエ
ツクを提供する。
方法、及びその方法を実施する装置は、状態マシン及び
それに関連した回路の正しい動作を保証するためのチエ
ツクを提供する。
更に、エミュレータ状態マシンは、親状態マシンに連絡
しているマシンと同一となるように形成されることがで
き、且つ両方ともモジュラ−形状に作られるので、親状
態マシンとしても（親状態マシンによって発生された′
親制御信号を使用することによって）又は子状態マシン
としても（この場合、子信号が使用される）モジュール
を使用できる。そして、使用方法に関係なく、親状態マ
シンのチエツクを更に行なうことができる。
しているマシンと同一となるように形成されることがで
き、且つ両方ともモジュラ−形状に作られるので、親状
態マシンとしても（親状態マシンによって発生された′
親制御信号を使用することによって）又は子状態マシン
としても（この場合、子信号が使用される）モジュール
を使用できる。そして、使用方法に関係なく、親状態マ
シンのチエツクを更に行なうことができる。
本発明のこれ等の及び他の利点は、添付図面と共に理解
されるべき以下の詳細な説明を読むとき、当業者によっ
て明らかとなるであろう。
されるべき以下の詳細な説明を読むとき、当業者によっ
て明らかとなるであろう。
実施例
上述の如（、本発明は、種々の動作を協働して行なうた
めに互に連絡するように「カップル」の状態マシンとし
て形成された１方、又は他方、あるいは両方の状態マシ
ンと共に使用される。そのような動作の実施例は、周辺
装置とデータ処理システムの中央処理装置（ＣＰ Ｕ）
との間のデータの転送（ｔｒａｎｓｆｅｒ ）の協働制
御である。それは本発明のための環境を形成する２つの
状態マシン（１つは、子状態マシンによって応答される
制御信号を生成する親）の間の相互作用によって行なわ
れるこの型式の協働制御である。
めに互に連絡するように「カップル」の状態マシンとし
て形成された１方、又は他方、あるいは両方の状態マシ
ンと共に使用される。そのような動作の実施例は、周辺
装置とデータ処理システムの中央処理装置（ＣＰ Ｕ）
との間のデータの転送（ｔｒａｎｓｆｅｒ ）の協働制
御である。それは本発明のための環境を形成する２つの
状態マシン（１つは、子状態マシンによって応答される
制御信号を生成する親）の間の相互作用によって行なわ
れるこの型式の協働制御である。
さて第１図を参照すると、データ処理システムの入力／
出力（Ｉｌｏ）部分の１部分が図示されている。全体的
に参照番号１０で示されている１１０部分は、ＣＰＵ
（図示せず）を装置コントローラ１４を経て周辺装置１
２に接続するように構成されているＩ１０バスを含む。
出力（Ｉｌｏ）部分の１部分が図示されている。全体的
に参照番号１０で示されている１１０部分は、ＣＰＵ
（図示せず）を装置コントローラ１４を経て周辺装置１
２に接続するように構成されているＩ１０バスを含む。
動作を説明すると、装置コントローラ１４は、例えば、
周辺装置１２の状態情報、あるいは周辺装置へ又は周辺
装置からのいづれかのデータ転送を要求しているＣＰＵ
（図示せず）からのＩ１０バス上を伝えられる指令を
受取るように配置されている。この装置コントローラ１
４は、更に、装置信号によって周辺装置１２が応答する
制御信号を発することによって周辺装置１２に連絡する
。この制御信号−装置信号交換（典型的には「握手（ｈ
ａｎｄ ｓｈａｋｉｎｇ） Ｊと言われる）は、それが
データ転送であれ、あるいは単に周辺装置１２の状態の
チエツクであれ、装置コントローラ１４によって始めら
れた動作が終るまで続く。装置コントローラ１４と周辺
装置１２との間にデータを伝えるために、装置コントロ
ーラ１４を周辺装置１２１こ接続するバス構造は、明確
化の理由のために図示しない。
周辺装置１２の状態情報、あるいは周辺装置へ又は周辺
装置からのいづれかのデータ転送を要求しているＣＰＵ
（図示せず）からのＩ１０バス上を伝えられる指令を
受取るように配置されている。この装置コントローラ１
４は、更に、装置信号によって周辺装置１２が応答する
制御信号を発することによって周辺装置１２に連絡する
。この制御信号−装置信号交換（典型的には「握手（ｈ
ａｎｄ ｓｈａｋｉｎｇ） Ｊと言われる）は、それが
データ転送であれ、あるいは単に周辺装置１２の状態の
チエツクであれ、装置コントローラ１４によって始めら
れた動作が終るまで続く。装置コントローラ１４と周辺
装置１２との間にデータを伝えるために、装置コントロ
ーラ１４を周辺装置１２１こ接続するバス構造は、明確
化の理由のために図示しない。
装置コントローラ１４と周辺装置１２との間のシグナリ
ングは、行なわれるべき特定の動作により、いづれかの
ユニットによって開始されることができる。この信号は
、それぞれ、装置コントローラ１４及び周辺装置１２に
含まれている制御ユニット２０．２２によって発生され
る。コントロールユニット２０は、セレクトアウト （
ＳＥＬＥＣＴＯＵＴ 、親アウト（ＭＡＳＴＥＲ０ＵＴ
）、及びシンクアウト５ＹＮＣ０ＵＴ）として、第２図
に図示された３つの制御信号（Ｃ０ＮＴＲ０Ｌ ５ＩＧ
ＮＡＬＳ ）を発生するように動作し、そして子（５ｌ
ａｖｅ ）制御ユニット２２は、第２図に仮想線で示さ
れているように、子イン（ＳＬＡＶＥ ＩＮ）及びシン
クイア（ＳＹＮＣＩＮ）信号を含む装置信号（ＤＥＶＩ
ＣＥ ５ＩＧＮＡＬＳ） ニよッテコントロール信号（
ＣＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）に応答する。
ングは、行なわれるべき特定の動作により、いづれかの
ユニットによって開始されることができる。この信号は
、それぞれ、装置コントローラ１４及び周辺装置１２に
含まれている制御ユニット２０．２２によって発生され
る。コントロールユニット２０は、セレクトアウト （
ＳＥＬＥＣＴＯＵＴ 、親アウト（ＭＡＳＴＥＲ０ＵＴ
）、及びシンクアウト５ＹＮＣ０ＵＴ）として、第２図
に図示された３つの制御信号（Ｃ０ＮＴＲ０Ｌ ５ＩＧ
ＮＡＬＳ ）を発生するように動作し、そして子（５ｌ
ａｖｅ ）制御ユニット２２は、第２図に仮想線で示さ
れているように、子イン（ＳＬＡＶＥ ＩＮ）及びシン
クイア（ＳＹＮＣＩＮ）信号を含む装置信号（ＤＥＶＩ
ＣＥ ５ＩＧＮＡＬＳ） ニよッテコントロール信号（
ＣＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）に応答する。
状態マシン２０．２２の間の典型的な対話（Ｃｏ１１ｏ
ｑｕｙ ）は、周辺装置１２から装置コントローラ１４
を通りＩ１０バスへのデータの転送を制御することがで
きる。周辺装置１２が、第１に、第２図のセレクトアウ
ト（ＳＥＬＥＣＴ ０ＵＴ）信号のアサーションによっ
て選択される（即ち、ハイ（ＨＩＧＨ）となる）。周辺
装置１２、又は更に正確には、周辺装置１２に含まれて
いる子制御ユニット２２は、子イン（ＳＬＡＶＥ ＩＮ
）信号をアサートすることによる選択の認識を意味して
いる。
ｑｕｙ ）は、周辺装置１２から装置コントローラ１４
を通りＩ１０バスへのデータの転送を制御することがで
きる。周辺装置１２が、第１に、第２図のセレクトアウ
ト（ＳＥＬＥＣＴ ０ＵＴ）信号のアサーションによっ
て選択される（即ち、ハイ（ＨＩＧＨ）となる）。周辺
装置１２、又は更に正確には、周辺装置１２に含まれて
いる子制御ユニット２２は、子イン（ＳＬＡＶＥ ＩＮ
）信号をアサートすることによる選択の認識を意味して
いる。
指令は、装置コントローラ１４を周辺装置１２及びアサ
ートされたシンクアウト（ＳＹＮＣ０ＵＴ）信号に接続
しているデータバス（図示せず）上に置かれる。子制御
ユニット２２は、指令の受取を信号で知らす、５ＹＮＣ
ＩＮ信号を瞬間的にアサートすることによって応答する
。その指令が、周辺装置からの１つのリクエストデータ
であれば、指令は、その後視アウト（ＭＡＳＴＥＲ０Ｕ
Ｔ）信号のアサーションによって追従される。その後、
データは装置コントローラ１４及び周辺装置１２に接続
しているバス（図示せず）上に置かれ、そして５ＹＮＣ
ＩＮ信号が、データがそのとき存在し、且つ安定してい
ることを示すために子制御ユニット２２によってアサー
トされる。親制御ｉニット２０は、データが受は入れら
れたことを信号で知らせる５ＹＮＣＩＮの各アサーショ
ンに応答して５ＹＮＣＯＵＴを瞬間的にアサートするこ
とによって応答する。
ートされたシンクアウト（ＳＹＮＣ０ＵＴ）信号に接続
しているデータバス（図示せず）上に置かれる。子制御
ユニット２２は、指令の受取を信号で知らす、５ＹＮＣ
ＩＮ信号を瞬間的にアサートすることによって応答する
。その指令が、周辺装置からの１つのリクエストデータ
であれば、指令は、その後視アウト（ＭＡＳＴＥＲ０Ｕ
Ｔ）信号のアサーションによって追従される。その後、
データは装置コントローラ１４及び周辺装置１２に接続
しているバス（図示せず）上に置かれ、そして５ＹＮＣ
ＩＮ信号が、データがそのとき存在し、且つ安定してい
ることを示すために子制御ユニット２２によってアサー
トされる。親制御ｉニット２０は、データが受は入れら
れたことを信号で知らせる５ＹＮＣＩＮの各アサーショ
ンに応答して５ＹＮＣＯＵＴを瞬間的にアサートするこ
とによって応答する。
５ＹＮＣＩＮ、５ＹＮＣＯＵＴ握手は、転送されたデー
タの各部分に対して続けられる。すべてのデータが転送
されたとき、子制御ユニット２２が、子イン（ＳＬＡＶ
Ｅ ＩＮ）信号をドロップ（デアサート）することによ
ってこれを信号で知らす。
タの各部分に対して続けられる。すべてのデータが転送
されたとき、子制御ユニット２２が、子イン（ＳＬＡＶ
Ｅ ＩＮ）信号をドロップ（デアサート）することによ
ってこれを信号で知らす。
親制御ユニット２０は、子制御ユニットが子イン（ＳＬ
ＡＶＥ ＩＮ）信号をアサートすることによって承認す
る親アウト（ＭＡＳＴＯＲ０ＵＴ）信号をドロップする
ことによって応答する。更に、親制御ユニット２０は、
セレクトアウト（ＳＥＬＥＣＴ ０ＵＴ）をドロップす
ることによって応答し、そして子制御ユニットは、子イ
ン（ＳＬＡＶＥ ＩＮ）によって応答する。
ＡＶＥ ＩＮ）信号をアサートすることによって承認す
る親アウト（ＭＡＳＴＯＲ０ＵＴ）信号をドロップする
ことによって応答する。更に、親制御ユニット２０は、
セレクトアウト（ＳＥＬＥＣＴ ０ＵＴ）をドロップす
ることによって応答し、そして子制御ユニットは、子イ
ン（ＳＬＡＶＥ ＩＮ）によって応答する。
装置コントローラ１４と周辺装置１２との間にデータを
転送するのに使用される特定のプロトコルは重要ではな
い。任意のプロトコルが使用できる。しかし、第２図が
示そうとしていることは、装置コントローラ１４及び周
辺装置１２に含まれるそれぞれの制御ユニット２０及び
２２が、他の装置によって生成された信号に協働的に応
答して、カップルとして機能するということである。
転送するのに使用される特定のプロトコルは重要ではな
い。任意のプロトコルが使用できる。しかし、第２図が
示そうとしていることは、装置コントローラ１４及び周
辺装置１２に含まれるそれぞれの制御ユニット２０及び
２２が、他の装置によって生成された信号に協働的に応
答して、カップルとして機能するということである。
第３図を参照すると、コントローラ信号（ＣＯＮ−ＴＲ
ＯＬ ５ＩＧＮＡＬ）を発生するために装置コントロー
ラ１４ （第１図）に使用される制御ユニット２０が図
示されている。第３図に示されている如く、制御ユニッ
ト２０は、親制御信号論理回路３２に伝えられる状態信
号を発生するように動作可能である親状態マシン３０を
含んでおり、親制御信号論理回路３２は、状態信号から
、周辺装置１２に伝えられる制御信号（ＣＯＮＴＲＯＬ
５ＩＧＮＡＬ）を生成する。
ＯＬ ５ＩＧＮＡＬ）を発生するために装置コントロー
ラ１４ （第１図）に使用される制御ユニット２０が図
示されている。第３図に示されている如く、制御ユニッ
ト２０は、親制御信号論理回路３２に伝えられる状態信
号を発生するように動作可能である親状態マシン３０を
含んでおり、親制御信号論理回路３２は、状態信号から
、周辺装置１２に伝えられる制御信号（ＣＯＮＴＲＯＬ
５ＩＧＮＡＬ）を生成する。
コシトロール信号（ＣＯＮＴＲＯＬ ５ＩＧＮＡＬ）は
再び結合され、そして状態デコーダ３４に加えられ、こ
の状態デコーダ３４はまた周辺装置１２によって生成さ
れた装置信号（ＤＥＶＩＣＥ ５ＩＧＮＡＬＳ）を受取
る。制御信号（ＣＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）はま
た、遷移（ｔｒａｎｓ ｉ ｔｉｏｎ）検出器３６に加
えられ、そして装置信号（ＤＥＶＩＣＥＳＩＧＮＡＬＳ
）がまた、遷移検出器３８に加えられ、遷移検出器３６
．３８の両方がシステムクロック（ＣＬ Ｋ）信号を受
取る。
再び結合され、そして状態デコーダ３４に加えられ、こ
の状態デコーダ３４はまた周辺装置１２によって生成さ
れた装置信号（ＤＥＶＩＣＥ ５ＩＧＮＡＬＳ）を受取
る。制御信号（ＣＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）はま
た、遷移（ｔｒａｎｓ ｉ ｔｉｏｎ）検出器３６に加
えられ、そして装置信号（ＤＥＶＩＣＥＳＩＧＮＡＬＳ
）がまた、遷移検出器３８に加えられ、遷移検出器３６
．３８の両方がシステムクロック（ＣＬ Ｋ）信号を受
取る。
上記の如く、状態デコーダ３４によって受取られた装置
信号（ＤＥＶＩＣＥ ５ＩＧＮＡＬＳ）が、子状態マシ
ン及び装置コントローラ１４によって制御される装置に
含まれた関連する回路によって生成される。
信号（ＤＥＶＩＣＥ ５ＩＧＮＡＬＳ）が、子状態マシ
ン及び装置コントローラ１４によって制御される装置に
含まれた関連する回路によって生成される。
実質的に同一のく子）状態マシン４０は、周辺装置１２
の子制御ユニット２２の心藏部を形成する子状態マシン
をエミュレータで書き換えるように実際に動作する（親
）状態マシン３０に関連づけられるように構成されてい
る。エミュレータで書き換える子状態マシン４０が、子
制御ユニット２２の状態マシンによって仮定されると同
じこれ等の状態を仮定させる状態デコーダ３４からの信
号を受取る。子状態マシン４０の出力は、親状態マシン
３０の出力と同様に、状態シーケンスチエッカ−ユニッ
トに加えられる。状態シーケンスチエッカ−４２が、２
つの状態マシン３０及び４０によって仮定された各々の
個々の状態が、正しいか否かを決定するような方法でチ
エ７りする；正しくなければ、状態シーケンスチエッカ
−４２が、問題を指示するエラー（ＥＲＲＯＲ）信号を
発する。
の子制御ユニット２２の心藏部を形成する子状態マシン
をエミュレータで書き換えるように実際に動作する（親
）状態マシン３０に関連づけられるように構成されてい
る。エミュレータで書き換える子状態マシン４０が、子
制御ユニット２２の状態マシンによって仮定されると同
じこれ等の状態を仮定させる状態デコーダ３４からの信
号を受取る。子状態マシン４０の出力は、親状態マシン
３０の出力と同様に、状態シーケンスチエッカ−ユニッ
トに加えられる。状態シーケンスチエッカ−４２が、２
つの状態マシン３０及び４０によって仮定された各々の
個々の状態が、正しいか否かを決定するような方法でチ
エ７りする；正しくなければ、状態シーケンスチエッカ
−４２が、問題を指示するエラー（ＥＲＲＯＲ）信号を
発する。
第３図に図示された回路の動作の論述を始める前に、本
発明に関連して使用されている状態マシンの構造を、読
者に知り、且つ理解させるのが有利である。従って、第
４図を参照して説明すると、親状態マシン３０の構造が
図示されている。（子）状態マシン４０の構造は実質的
に同一であり、従って第４図の線図の論述は、状態マシ
ン３０．４０のいづれにも適用できることは理解される
であろう。
発明に関連して使用されている状態マシンの構造を、読
者に知り、且つ理解させるのが有利である。従って、第
４図を参照して説明すると、親状態マシン３０の構造が
図示されている。（子）状態マシン４０の構造は実質的
に同一であり、従って第４図の線図の論述は、状態マシ
ン３０．４０のいづれにも適用できることは理解される
であろう。
第４図に図示されている如く、状態マシン３０は、状態
レジスタ５０の個々の状態（５０ａ、・・・・・・、５
０ｎ）のデータ入力の各々において、組合せ論理ユニッ
ト５２によって形成される出力信号を受取る８段階状態
レジスタ５０を含む。状態レジスタ５０の７のみの段階
（５０ａ、・・・・・・５０ｇ）からの出力が、親制御
信号ユニット３２（第３図）及び状態シーケンスチエッ
カ−ユニット４２に加えられる状態信号を形成するのに
使用される。すべての８段階５０ａ、・・・・・・、５
０ｎの出力Ｓφ。
レジスタ５０の個々の状態（５０ａ、・・・・・・、５
０ｎ）のデータ入力の各々において、組合せ論理ユニッ
ト５２によって形成される出力信号を受取る８段階状態
レジスタ５０を含む。状態レジスタ５０の７のみの段階
（５０ａ、・・・・・・５０ｇ）からの出力が、親制御
信号ユニット３２（第３図）及び状態シーケンスチエッ
カ−ユニット４２に加えられる状態信号を形成するのに
使用される。すべての８段階５０ａ、・・・・・・、５
０ｎの出力Ｓφ。
・・・・・・、Ｓ７は再結合され、そして５−ｔｏ−Ｎ
状態デコーダによって生成された５つの出力信号と同様
に、組合せ論理ユニット５２の入力に加えられる。組合
せ論理ユニット５２は、そこから、親状態マシン３０に
よって仮定されるべき次の状態を示す出力ライン５４上
に信号を形成するように動作する。それは、遷移（ｔｒ
ａｎｓｉｔｉｏｎ ）検出器３８（第３図）によって生
成されるシステムＭＣＬＫ信号（子状態マシンが５ＣＬ
Ｋを受取る）によって状態レジスタ５０内にクロックさ
れる。
状態デコーダによって生成された５つの出力信号と同様
に、組合せ論理ユニット５２の入力に加えられる。組合
せ論理ユニット５２は、そこから、親状態マシン３０に
よって仮定されるべき次の状態を示す出力ライン５４上
に信号を形成するように動作する。それは、遷移（ｔｒ
ａｎｓｉｔｉｏｎ ）検出器３８（第３図）によって生
成されるシステムＭＣＬＫ信号（子状態マシンが５ＣＬ
Ｋを受取る）によって状態レジスタ５０内にクロックさ
れる。
親状態マシン３０ （又は、子状態マシン）のいづれか
によって仮定可能である８つの状態がある。
によって仮定可能である８つの状態がある。
各々の状態は、レジスタセル５０ａ、・・・・・・、５
０ｈの１つ及び１つのみの１ （ＯＮＥ）又はハイ（
ＨＩＧＨ）によって表わされ、他のセルは、ゼロ（ＺＥ
ＲＯ）又はロー（ＬＯＷ）を含んでいる。
０ｈの１つ及び１つのみの１ （ＯＮＥ）又はハイ（
ＨＩＧＨ）によって表わされ、他のセルは、ゼロ（ＺＥ
ＲＯ）又はロー（ＬＯＷ）を含んでいる。
従って動作時間の任意の瞬間に、出力Ｓφ、・・・・・
・。
・。
Ｓ６に現われる状態信号の１つのみが、１ （ＯＮＥ
）を有する。８つの状態、ウェイ）（ＷＡＩＴ）状態は
、状態５０の５０番目の状態の１ （ＯＮＥ）によっ
て表わされる。
）を有する。８つの状態、ウェイ）（ＷＡＩＴ）状態は
、状態５０の５０番目の状態の１ （ＯＮＥ）によっ
て表わされる。
動作において、親状態マシンは、行なわれるべき動作に
よって、種々のその８つの合法的に（ｌｅｇａｌｌｙ
）仮定できる状態に亘リサイクルする、そしてそれが各
々の個々の状態をとるとき、出力ラインＳφ、・・・・
・・、Ｓ６が、親制御信号ユニット３２に加えられ、制
御信号（ＣＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）を生成する
組合せ論理フォーメーションが周辺装置１２（第１図）
に伝えられる。親状態マシン３０が仮定する（ ａｓｓ
ｕｍｅ ）特定の状態及び状態のシーケンスによって、
°それは現在の状態を仮定するために横切り、周辺装置
１２の制御ユニット２２もまた、装置コントローラ１４
に再結合され、且つ状態デコーダユニット３４に加えら
れる装置信号（ＤＥＶＩＣＥ ５ＩＧＮＡＬＳ）を生成
するために種々の状態を通すシーケンスする。装置信号
（ＤＥＶ［：Ｅ ５ＩＧＮＡＬＳ）の状態変化が、一方
の状態から他の状態えの各々の遷移にＭＣＬＫパルスを
生成する従来の設計の遷移検出器３８によって検出され
る。ＭＣＬＫパルスは、第４図に示されているように、
状態レジスタ５０に加えられる。
よって、種々のその８つの合法的に（ｌｅｇａｌｌｙ
）仮定できる状態に亘リサイクルする、そしてそれが各
々の個々の状態をとるとき、出力ラインＳφ、・・・・
・・、Ｓ６が、親制御信号ユニット３２に加えられ、制
御信号（ＣＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）を生成する
組合せ論理フォーメーションが周辺装置１２（第１図）
に伝えられる。親状態マシン３０が仮定する（ ａｓｓ
ｕｍｅ ）特定の状態及び状態のシーケンスによって、
°それは現在の状態を仮定するために横切り、周辺装置
１２の制御ユニット２２もまた、装置コントローラ１４
に再結合され、且つ状態デコーダユニット３４に加えら
れる装置信号（ＤＥＶＩＣＥ ５ＩＧＮＡＬＳ）を生成
するために種々の状態を通すシーケンスする。装置信号
（ＤＥＶ［：Ｅ ５ＩＧＮＡＬＳ）の状態変化が、一方
の状態から他の状態えの各々の遷移にＭＣＬＫパルスを
生成する従来の設計の遷移検出器３８によって検出され
る。ＭＣＬＫパルスは、第４図に示されているように、
状態レジスタ５０に加えられる。
子状態マシン４０の動作は、それが制御信号（ＣＯＮＴ
ＲＯＬ ５ＩＧＮＡＬＳ） （状態変化があれば、状
態変化を行なうために５ＣＬＫ信号を生成する遷移検出
器３６によって検出される）の各変化により状態を変化
することを除き、本質的には同じである。
ＲＯＬ ５ＩＧＮＡＬＳ） （状態変化があれば、状
態変化を行なうために５ＣＬＫ信号を生成する遷移検出
器３６によって検出される）の各変化により状態を変化
することを除き、本質的には同じである。
従って、親状態マシン３０によって仮定（ａｓｓｕｍｅ
）されるべき次の状態は、上記の如く、状態デコーダ３
４によって開発される。しかし、親状態マシンは、周辺
装置２０が親状態マシン３０によって生成された最も新
しい制御信号（ＣＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）に応
答するときのみ、次の状態に置かれる。従って、周辺装
置１２が応答すると、装置信号（ＤＥＶＩＣＥＳＩＧＮ
ＡＬＳ）の状態変化によって示され、この変化は、新し
く生じた状態によって状態５０をロードするＭＣＬＫパ
ルスを生ずる遷移検出器３２によって検出される。この
協働作用及び応答動作は、どの動作がスタートされても
終るまで必要な間続けられる。
）されるべき次の状態は、上記の如く、状態デコーダ３
４によって開発される。しかし、親状態マシンは、周辺
装置２０が親状態マシン３０によって生成された最も新
しい制御信号（ＣＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）に応
答するときのみ、次の状態に置かれる。従って、周辺装
置１２が応答すると、装置信号（ＤＥＶＩＣＥＳＩＧＮ
ＡＬＳ）の状態変化によって示され、この変化は、新し
く生じた状態によって状態５０をロードするＭＣＬＫパ
ルスを生ずる遷移検出器３２によって検出される。この
協働作用及び応答動作は、どの動作がスタートされても
終るまで必要な間続けられる。
上記の如く、子状態マシン４０は、実際に、周辺装置１
２の制御ユニソｌ−２２に含まれている状態マシンを「
エミュレータにより書き換える（ ｅｍｕｌａｔｅ ）
Ｊ ｅ従って、親状態マシン３０によって行なわれた
各々の状態変化に対して、周辺装置１２を動作する状態
マシンの応答状態変化であればよい、そして子状態マシ
ン４０もまた変化する。子状態マシン４０に含まれてい
る状態レジスタ５０からの出力は、周辺装置１２内の制
御ユニット２２を形成している状態マシンの出力に等し
い。
２の制御ユニソｌ−２２に含まれている状態マシンを「
エミュレータにより書き換える（ ｅｍｕｌａｔｅ ）
Ｊ ｅ従って、親状態マシン３０によって行なわれた
各々の状態変化に対して、周辺装置１２を動作する状態
マシンの応答状態変化であればよい、そして子状態マシ
ン４０もまた変化する。子状態マシン４０に含まれてい
る状態レジスタ５０からの出力は、周辺装置１２内の制
御ユニット２２を形成している状態マシンの出力に等し
い。
上記の如く、親又は子状態マシン３０．４０の任意の１
つの状態は、出力ラインＳφ、・・・・・・、 Ｓ６の
１つにアサートされた単一の１ （ＯＮＥ）によって
表わされる。親又は子状態マシンが、誤らた状態（ｉｌ
ｌｅｇａｌ ５ｔａｔｅ ） （即ち、単一の１ （
ＯＮＥ）以外のもの）を仮定したかどうかのチエツクが
容易となる。これが、状態シーケンスチエッカ−ユニッ
ト４２が構成されている原理である。
つの状態は、出力ラインＳφ、・・・・・・、 Ｓ６の
１つにアサートされた単一の１ （ＯＮＥ）によって
表わされる。親又は子状態マシンが、誤らた状態（ｉｌ
ｌｅｇａｌ ５ｔａｔｅ ） （即ち、単一の１ （
ＯＮＥ）以外のもの）を仮定したかどうかのチエツクが
容易となる。これが、状態シーケンスチエッカ−ユニッ
ト４２が構成されている原理である。
これが第５図に図示されており、これは状態シーケンス
チエッカ−４２の構造を示している。親及びエミュレー
タにより書き換えられる子状態マシンによって生成され
た親及びエミュレータによって書き換えられた状態信号
は、それぞれパリティチエツク回路４２に加えられる。
チエッカ−４２の構造を示している。親及びエミュレー
タにより書き換えられる子状態マシンによって生成され
た親及びエミュレータによって書き換えられた状態信号
は、それぞれパリティチエツク回路４２に加えられる。
パリティチエツク回路の各々は、奇数のパリティをチエ
ツクするように構成されている；任意の示されたパリテ
ィエラーは、ＯＲゲートによって、システムクロックＣ
ＬＫによってクロックされるＪ／にフリップ−フロップ
６８のＪ入力に伝えられる。Ｊ／にフリップ−゛フロッ
プ６８のに入力は、アースＧに接続しており、Ｊ／にフ
リップ−フロップをランチとして形成している。
ツクするように構成されている；任意の示されたパリテ
ィエラーは、ＯＲゲートによって、システムクロックＣ
ＬＫによってクロックされるＪ／にフリップ−フロップ
６８のＪ入力に伝えられる。Ｊ／にフリップ−゛フロッ
プ６８のに入力は、アースＧに接続しており、Ｊ／にフ
リップ−フロップをランチとして形成している。
親及びエミュレータで書き換えた子フリップーフロップ
３０．４０が各々の状態を仮定する（ ａｓｓｕｍｅ
）と、その状態はパリティチエッカ−６２，６１によっ
てチエツクされる。従って、親状態マシン３０に関して
は、仮定した各々の状態の正否（ｌｅｇａｌｉｔｙ ）
がチエツクされるばかりでなく、親状態マシンに関連し
た回路が、エミュレータで書き換えられた状態マシン４
０を経てチエツクされ、そしてチエツクはその状態マシ
ン上で行なわれる。
３０．４０が各々の状態を仮定する（ ａｓｓｕｍｅ
）と、その状態はパリティチエッカ−６２，６１によっ
てチエツクされる。従って、親状態マシン３０に関して
は、仮定した各々の状態の正否（ｌｅｇａｌｉｔｙ ）
がチエツクされるばかりでなく、親状態マシンに関連し
た回路が、エミュレータで書き換えられた状態マシン４
０を経てチエツクされ、そしてチエツクはその状態マシ
ン上で行なわれる。
第３図に図示されて回路がモジュールの形で生ずれば、
本発明の更に他の利点が得られる。子状態マシン４０に
よって生成される状態信号から装置信号（ＤＥＶＩＣＥ
５ＩＧＮＡＬＳ）を生ずる装置制御信号ユニット４４
（第３図の仮想線で示した）が回路に含まれている。そ
のように構成されると、制御ユニット２０は、装置コン
トローラに使用されるか、この場合には、制御信号（Ｃ
ＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）は、図示の如く接続さ
れる、又はそれは周辺装置内に置かれる、この場合には
、装置信号（ＤＥＶＩＣＥＳＩＧＮＡＬＳ）は、装置コ
ントローラ１４に接続され、そして伝えられる。
本発明の更に他の利点が得られる。子状態マシン４０に
よって生成される状態信号から装置信号（ＤＥＶＩＣＥ
５ＩＧＮＡＬＳ）を生ずる装置制御信号ユニット４４
（第３図の仮想線で示した）が回路に含まれている。そ
のように構成されると、制御ユニット２０は、装置コン
トローラに使用されるか、この場合には、制御信号（Ｃ
ＯＮＴＲＯＬ ５ＩＧＮＡＬＳ）は、図示の如く接続さ
れる、又はそれは周辺装置内に置かれる、この場合には
、装置信号（ＤＥＶＩＣＥＳＩＧＮＡＬＳ）は、装置コ
ントローラ１４に接続され、そして伝えられる。
状態デコーダユニットは、それに加えられる５つの別々
の信号がある（制御信号（ＣＯＮＴＲＯＬＳＩＧＮＡＬ
Ｓ）を形成している３つの信号と、装置信号（ＤＥＶＩ
ＣＥ ５ＩＧＮＡＬＳ）を形成しティる２つの信号）と
いう事実からみて、そこから３２の別々の状態識別信号
を生成することができる。しかし１０のみが実際に使用
される。従って残りの信号は誤り状態（ＩＬＬＥＧＡＬ
５ＴＡＴＥ）信号を生成ために排他的０Ｒ（ＥＸＣＬ
ＵＳＩＶＢ−ＯＲ）回路配置４４に加えられ、これによ
って状態デコーダユニット３４をチエツクする。
の信号がある（制御信号（ＣＯＮＴＲＯＬＳＩＧＮＡＬ
Ｓ）を形成している３つの信号と、装置信号（ＤＥＶＩ
ＣＥ ５ＩＧＮＡＬＳ）を形成しティる２つの信号）と
いう事実からみて、そこから３２の別々の状態識別信号
を生成することができる。しかし１０のみが実際に使用
される。従って残りの信号は誤り状態（ＩＬＬＥＧＡＬ
５ＴＡＴＥ）信号を生成ために排他的０Ｒ（ＥＸＣＬ
ＵＳＩＶＢ−ＯＲ）回路配置４４に加えられ、これによ
って状態デコーダユニット３４をチエツクする。
第１図は、データ処理システムの部分を形成している、
装置コントローラ及び関連した周辺装置における親−子
状態マシンの使用を図示しているブロック線図である； 第２図は、それぞれ、第１図の装置コントローラ及び周
辺装置に含まれた状態マシンによって生成される制御信
号及び応答装置信号を図示している代表的タイミング線
図である； 第３図は、第１図の装置コントローラに使用されるとき
、チエツクされる親状態マシンを含んでおり、且つ親状
態マシンの正しい動作をモニタするために子状態マシン
の関連したエミュレーションを示している制御ユニット
のブロック線図である； 第４図は、親状態マシンとして、又は子（チエッカ−）
状態マシンのいづれかに使用される状態機械の構造のブ
ロック線図である； 第５図は、親状態マシン及びエミュレータで書き換えた
子状態マシンによって仮定された状態をチエツクするた
めに、第３図に使用された状態シーケンスチエッカ−の
線図である。 １２・・・・・・周辺装置 １４・・・・・・装置コントローラ ２０・・・・・・親制御ユニット ２２・・・・・・子制御ユニット ３０・・・・・・親状態マシン ３２・・・・・・親制御信号論理回路 ３６．３８・・・・・・遷移検出器 ３４・・・・・・状態デコーダ ４０・・・・・・子状態マシン ４２・・・・・・状態シーケンスチエッカ−５０・・・
・・・状態レジスタ ５２・・・・・・組合せ論理ユニット ５４・・・・・・出力ライン 図面のｆ ’４’ ｊｉ（ト ’ｉ容に変更なし） ０々 １ト 卯） 平成元年 月 日 特許庁長官 吉 １）文 毅 殿 ４１
、事件の表示 昭和６３年特許願第３００４６３号２
、発明の名称 扶植マシンチエッカ−３、補正を
する者 事件との関係 出願人 ４、代理人 ６、補正の対象 全 図 面
装置コントローラ及び関連した周辺装置における親−子
状態マシンの使用を図示しているブロック線図である； 第２図は、それぞれ、第１図の装置コントローラ及び周
辺装置に含まれた状態マシンによって生成される制御信
号及び応答装置信号を図示している代表的タイミング線
図である； 第３図は、第１図の装置コントローラに使用されるとき
、チエツクされる親状態マシンを含んでおり、且つ親状
態マシンの正しい動作をモニタするために子状態マシン
の関連したエミュレーションを示している制御ユニット
のブロック線図である； 第４図は、親状態マシンとして、又は子（チエッカ−）
状態マシンのいづれかに使用される状態機械の構造のブ
ロック線図である； 第５図は、親状態マシン及びエミュレータで書き換えた
子状態マシンによって仮定された状態をチエツクするた
めに、第３図に使用された状態シーケンスチエッカ−の
線図である。 １２・・・・・・周辺装置 １４・・・・・・装置コントローラ ２０・・・・・・親制御ユニット ２２・・・・・・子制御ユニット ３０・・・・・・親状態マシン ３２・・・・・・親制御信号論理回路 ３６．３８・・・・・・遷移検出器 ３４・・・・・・状態デコーダ ４０・・・・・・子状態マシン ４２・・・・・・状態シーケンスチエッカ−５０・・・
・・・状態レジスタ ５２・・・・・・組合せ論理ユニット ５４・・・・・・出力ライン 図面のｆ ’４’ ｊｉ（ト ’ｉ容に変更なし） ０々 １ト 卯） 平成元年 月 日 特許庁長官 吉 １）文 毅 殿 ４１
、事件の表示 昭和６３年特許願第３００４６３号２
、発明の名称 扶植マシンチエッカ−３、補正を
する者 事件との関係 出願人 ４、代理人 ６、補正の対象 全 図 面
Claims (1)
- 【特許請求の範囲】 １、各々の仮定したディジタル状態がすぐ前の仮定した
ディジタルを示し、且つディジタル手段によって生成さ
れた入力信号の受取りを示しており、状態マシン手段が
、ディジタル手段の動作を制御（案内）するための制御
信号を発生する、多数のディジタル状態の１つを仮定す
るように動作可能である型式の状態マシンの正しい動作
をモニタする方法において、 制御信号を受取ることによって、それから、入力信号を
表わすエミュレータで書き換えた入力信号を生成するた
めにディジタル手段をエミュレータで書き換えること； 現在の制御信号が正しいかどうかを決定する方法で、エ
ミュレータで書き換えた入力信号と制御信号を比較する
こと； 比較ステップが制御信号を比較し、そのときの外観が正
しくない場合にエラー信号を生成すること のステップを具備することを特徴とする方法。 ２、周辺装置とデータ処理システムの間のデータ転送を
制御するように動作可能である、周辺装置と装置コント
ローラ手段とを有しており、装置コントローラ手段及び
周辺装置の各々が、他の握手信号に応答して握手信号を
発生するための状態マシンを有している型式のデータ処
理システムにおいて、装置コントロール手段状態マシン
手段の正しい動作をモニタする装置が、エミュレータで
書き換えた周辺装置握手信号を発生するために、周辺装
置状態マシン手段をエミュレータで書き換えるための装
置コントローラ手段握手信号を受取るように結合された
子状態マシン手段と、 現在の装置コントローラ手段握手信号が正しいことを決
定するための、装置コントローラ手段及び周辺装置握手
信号を受取るように結合されており、装置コントローラ
手段握手信号が正しくないことが前記比較から判ったと
きエラー信号を発生する手段を含んでいる比較手段とを
具備することを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/126,525 US4845712A (en) | 1987-11-30 | 1987-11-30 | State machine checker |
| US126525 | 1998-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01280843A true JPH01280843A (ja) | 1989-11-13 |
Family
ID=22425291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63300463A Pending JPH01280843A (ja) | 1987-11-30 | 1988-11-28 | 状態マシンチェッカー |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4845712A (ja) |
| EP (1) | EP0319185B1 (ja) |
| JP (1) | JPH01280843A (ja) |
| AU (1) | AU615688B2 (ja) |
| CA (1) | CA1311305C (ja) |
| DE (1) | DE3851514T2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426767A (en) * | 1987-08-03 | 1995-06-20 | Compaq Computer Corporation | Method for distinguishing between a 286-type central processing unit and a 386-type central processing unit |
| US5640585A (en) * | 1988-02-09 | 1997-06-17 | Ast Research, Inc. | State machine bus controller |
| US5063536A (en) * | 1988-03-11 | 1991-11-05 | Washington State University Research Foundation, Inc. | Microprogrammable asynchronous controllers for digital electronic systems |
| GB9021859D0 (en) * | 1990-10-08 | 1990-11-21 | D2B Systems Co Ltd | Test apparatus and method |
| IT1246467B (it) * | 1990-10-22 | 1994-11-19 | St Microelectronics Srl | Macchina a stati finiti per sistemi affidabili di computazione e regolazione |
| US5546561A (en) * | 1991-02-11 | 1996-08-13 | Intel Corporation | Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory |
| US5369647A (en) * | 1991-12-16 | 1994-11-29 | Intel Corporation | Circuitry and method for testing a write state machine |
| JP3424262B2 (ja) * | 1993-04-21 | 2003-07-07 | ヤマハ株式会社 | オンライン型カラオケシステム |
| US6756965B2 (en) | 1994-03-18 | 2004-06-29 | International Business Machines Corporation | Input device having two joysticks and touchpad with default template |
| US5909369A (en) * | 1996-07-24 | 1999-06-01 | Network Machines, Inc. | Coordinating the states of a distributed finite state machine |
| US5805793A (en) * | 1996-10-18 | 1998-09-08 | Mcdonnell Douglas Corporation | Stand-alone test device for testing command-response remote terminals |
| US6293801B1 (en) | 1998-01-23 | 2001-09-25 | Scientific Learning Corp. | Adaptive motivation for computer-assisted training system |
| US6120298A (en) * | 1998-01-23 | 2000-09-19 | Scientific Learning Corp. | Uniform motivation for multiple computer-assisted training systems |
| US6067638A (en) * | 1998-04-22 | 2000-05-23 | Scientific Learning Corp. | Simulated play of interactive multimedia applications for error detection |
| US6113645A (en) * | 1998-04-22 | 2000-09-05 | Scientific Learning Corp. | Simulated play of interactive multimedia applications for error detection |
| US7072818B1 (en) | 1999-11-30 | 2006-07-04 | Synplicity, Inc. | Method and system for debugging an electronic system |
| US7356786B2 (en) * | 1999-11-30 | 2008-04-08 | Synplicity, Inc. | Method and user interface for debugging an electronic system |
| US6931572B1 (en) | 1999-11-30 | 2005-08-16 | Synplicity, Inc. | Design instrumentation circuitry |
| US6823497B2 (en) | 1999-11-30 | 2004-11-23 | Synplicity, Inc. | Method and user interface for debugging an electronic system |
| US7065481B2 (en) | 1999-11-30 | 2006-06-20 | Synplicity, Inc. | Method and system for debugging an electronic system using instrumentation circuitry and a logic analyzer |
| US6581191B1 (en) * | 1999-11-30 | 2003-06-17 | Synplicity, Inc. | Hardware debugging in a hardware description language |
| US7222315B2 (en) * | 2000-11-28 | 2007-05-22 | Synplicity, Inc. | Hardware-based HDL code coverage and design analysis |
| JP4451712B2 (ja) * | 2004-05-18 | 2010-04-14 | 富士通マイクロエレクトロニクス株式会社 | データ転送装置、および転送異常状態検出方法。 |
| US10601642B2 (en) | 2015-05-28 | 2020-03-24 | Cisco Technology, Inc. | Virtual network health checker |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081234A (ja) * | 1973-11-16 | 1975-07-01 | ||
| JPS61165159A (ja) * | 1984-12-19 | 1986-07-25 | Fujitsu Ltd | 遷移状態チエツク回路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3457550A (en) * | 1967-07-11 | 1969-07-22 | Bell Telephone Labor Inc | Automatic handshaking method and apparatus for data transmission systems |
| US4055801A (en) * | 1970-08-18 | 1977-10-25 | Pike Harold L | Automatic electronic test equipment and method |
| DE2121330C3 (de) * | 1971-04-30 | 1974-10-17 | Ludwig 6369 Dortelweil Illian | Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile |
| US4071704A (en) * | 1977-01-26 | 1978-01-31 | Trw, Inc. | Service generator checking apparatus |
| US4125763A (en) * | 1977-07-15 | 1978-11-14 | Fluke Trendar Corporation | Automatic tester for microprocessor board |
| US4122995A (en) * | 1977-08-02 | 1978-10-31 | Burroughs Corporation | Asynchronous digital circuit testing system |
| US4176780A (en) * | 1977-12-06 | 1979-12-04 | Ncr Corporation | Method and apparatus for testing printed circuit boards |
| US4161276A (en) * | 1978-03-01 | 1979-07-17 | Ncr Corporation | Complex logical fault detection apparatus and method |
| US4317200A (en) * | 1978-10-20 | 1982-02-23 | Vlsi Technology Research Association | Method and device for testing a sequential circuit divided into a plurality of partitions |
| FR2466144B1 (fr) * | 1979-09-18 | 1986-11-07 | Lignes Telegraph Telephon | Procede de test d'une ligne de transmission de donnees numeriques entre deux modems et dispositif mettant en oeuvre ce procede |
| US4556976A (en) * | 1982-08-14 | 1985-12-03 | International Computers Limited | Checking sequential logic circuits |
| GB2125591B (en) * | 1982-08-14 | 1986-01-22 | Int Computers Ltd | Checking sequent logic circuits |
| US4674089A (en) * | 1985-04-16 | 1987-06-16 | Intel Corporation | In-circuit emulator |
| US4718064A (en) * | 1986-02-28 | 1988-01-05 | Western Digital Corporation | Automatic test system |
-
1987
- 1987-11-30 US US07/126,525 patent/US4845712A/en not_active Expired - Lifetime
-
1988
- 1988-11-16 AU AU25194/88A patent/AU615688B2/en not_active Ceased
- 1988-11-21 EP EP88310991A patent/EP0319185B1/en not_active Expired - Lifetime
- 1988-11-21 DE DE3851514T patent/DE3851514T2/de not_active Expired - Fee Related
- 1988-11-28 JP JP63300463A patent/JPH01280843A/ja active Pending
- 1988-11-29 CA CA000584468A patent/CA1311305C/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081234A (ja) * | 1973-11-16 | 1975-07-01 | ||
| JPS61165159A (ja) * | 1984-12-19 | 1986-07-25 | Fujitsu Ltd | 遷移状態チエツク回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0319185A3 (en) | 1990-11-28 |
| CA1311305C (en) | 1992-12-08 |
| DE3851514D1 (de) | 1994-10-20 |
| AU615688B2 (en) | 1991-10-10 |
| US4845712A (en) | 1989-07-04 |
| EP0319185B1 (en) | 1994-09-14 |
| AU2519488A (en) | 1989-06-01 |
| EP0319185A2 (en) | 1989-06-07 |
| DE3851514T2 (de) | 1995-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01280843A (ja) | 状態マシンチェッカー | |
| EP0510241A2 (en) | Upgradeable/downgradeable computer | |
| US6260162B1 (en) | Test mode programmable reset for a watchdog timer | |
| JPS5832416B2 (ja) | 計算機インタフエ−ス | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| JPS60198667A (ja) | プロセツサとメモリを内蔵する集積回路 | |
| JPS5971527A (ja) | コンピユ−タ・システム | |
| US5313621A (en) | Programmable wait states generator for a microprocessor and computer system utilizing it | |
| JPH09507938A (ja) | 処理装置からクロックへのインターフェース | |
| EP0416732B1 (en) | Targeted resets in a data processor | |
| JPS603227B2 (ja) | 共通母線の制御装置 | |
| JP3504572B2 (ja) | 論理回路のエミュレータ | |
| JPS60178561A (ja) | 標準デイジタル・インタ−フエイス装置 | |
| US4630194A (en) | Apparatus for expediting sub-unit and memory communications in a microprocessor implemented data processing system having a multibyte system bus that utilizes a bus command byte | |
| JPH10198524A (ja) | ハードディスク制御装置 | |
| JPH0562384B2 (ja) | ||
| Pogra et al. | Design and Performance Analysis of Application Specific Integrated Circuit for Internet of Things Applications | |
| JPH01121965A (ja) | マイクロプロセッサ | |
| JPH05334460A (ja) | シングルチップマイクロコンピュータ | |
| JPH067379B2 (ja) | ダイレクト・メモリ・アクセス・コントロ−ル回路 | |
| CN116880327A (zh) | 主备平台级联方法、装置、设备及介质 | |
| JPS6159565A (ja) | マルチコンピユ−タシステムの割込入力装置 | |
| JPS6057609B2 (ja) | 電子機器の停電処理制御方式 | |
| JP2924232B2 (ja) | コマンドチェック装置 | |
| EP0550358A2 (en) | Fault tolerant multiprocessor cluster |