JPS6341088B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は中央処理装置と外部メモリとの間の
データ転送や中央処理装置の制御のもとに外部メ
モリ間のデータ転送を行う情報処理装置に関し、
特にその情報処理装置に対する停止指令の処理を
行う部分に関する。

この種の情報処理装置においては第１図に示す
ように中央処理装置１１はバス１２を通じて主メ
モリ１３や磁気デイスクのような外部メモリ１４
が接続され、中央処理装置１１の制御により中央
処理装置とメモリ間のデータの転送や、メモリ間
のデータの転送が行われ、又メモリ１３より外部
メモリ１４に対し直接メモリアクセス方式、いわ
ゆるDMA方式によつて外部メモリ１４に対する
データの書込みを行つている。この情報処理装置
に対するコンソール１５には一般に中央処理装置
１１の停止スイツチ１６が設けられ、この停止ス
イツチ１６をオンにすると中央処理装置１１は直
ちに停止する。このスイツチ１６は非常に便利な
面があるが、これが押されると困る場合もある。

即ち今例えば外部メモリ１４に対しDMA方式
で書込みが行われているときに、中央処理装置１
１を停止するとその時のデータブロツクの区切り
まで例えば256ワードの終りまで、そのスイツチ
１６が押されてから或る決められた特定のデータ
が書込まれる。このようにして書込まれた外部メ
モリ１４を後で読出す場合に、或る意味のあるデ
ータブロツクの途中からはそのデータに無関係な
特定のデータが読出されることになる。このよう
なことが無いようにするためにはDMA方式での
データ転送の状態を考慮してその転送が行われて
いない時にスイツチ１６を制御する必要があつ
た。

このようにハードウエア的な処理動作を意識す
る必要がある場合のみならず、更にソフトウエア
的にも例えば数回の磁気デイスクよりのデータ転
送により或るフアイルの内容を更新する場合、そ
のデータの転送中に中央処理装置が停止されてし
まうとそのフアイルとデイスク装置との整合性が
悪くなるという欠点も生じる。このためソフトウ
エア的にもその動作を意識して停止動作をする必
要があつた。

この発明の目的はハードウエアの振舞いやソフ
トウエアの振舞いに注意することなく停止操作を
してもデータ転送のブロツクが終つてから停止動
作が行われ、フアイルの整合不良などが生じない
情報処理装置を提供するものである。

この発明によれば停止指令が与えられるとその
時転送中のデータのブロツクが少なくとも終つた
ことが検出され、その検出によつて中央処理装置
に対する停止処理が行われる。従つてデータを転
送中にその停止指令が発生してもそのデータブロ
ツクの途中で他のデータに変つてしまつたりする
ことがなく、例えば転送フアイルとの整合性がい
つもとれた状態で停止されることになる。ソフト
ウエアやハードウエアの動作がどのような状態で
あるかを考慮することなく停止制御することがで
きる。

例えば第２図に示すようにコンソール１５に従
来設けられた停止スイツチ１６の一端は選択スイ
ツチ１７の可動子に接続される。その選択スイツ
チ１７の固定接点１８，１９，２０のうちの一つ
１８はソフトウエア的に安全停止を判定する回路
２１の入力側に接続され、もう一つの固定接点１
９はハードウエア的に安全停止を判定する回路２
２の入力側に接続され、残りの固定接点２０はオ
ア回路２３の入力側に接続される。判定回路２
１，２２の出力側はそれぞれオア回路２３の入力
側に接続される。スイツチ１６の他端及びオア回
路２３の出力側は、従来の停止スイツチ１６の両
端が中央処理装置に接続される個所と同一個所に
接続される。

ソフトウエア的安全停止判定回路２１はこれに
対して停止指令が入力されると、そのときの中央
処理装置１１においてソフトウエア的に安全な状
態が確認されたときに停止処理が行われるように
停止信号を中央処理装置１１へ供給するものであ
る。例えば第３図に示すように入力端子２４より
停止指令が与えられると、即ち停止スイツチ１６
がオンにされたことを示す信号が与えられると、
割込発生回路２５より割込信号が発生し、これは
中央処理装置１１内に割込動作を行い割込処理ル
ーチン２６のプログラムを実行することになる。
この割込処理ルーチン２６は例えば読出し専用メ
モリにプログラムとして記憶される。割込処理ル
ーチン２６においてステツプ２７で定周期タイマ
ーが停止させられる。定周期タイマーが停止させ
られると図に示してないがオペレーシヨンモニタ
ーによりこれが検出されることになる。

即ち情報処理装置においては正規なタスク（仕
事）ではなく、その装置が勝手に動いてしまうこ
とがありそのようなことを検出してそれを停止さ
せるために一つのタスクが始まるごとにタイマー
を駆動し、そのタスクが終るごとに前記タイマー
をリセツトする。そのタイマーがｎ秒経過したと
きオペレーシヨンモニターよりモニター出力を出
力させるようにしている。そのタイマーのｎ秒は
最も長いタスクよりも更に長い時間に選ばれてい
る。従つてオペレーシヨンモニターより出力が発
生するということは正規のタスク以外の動作が行
われていることを示し、つまり装置が異常である
ことを示していることになる。

前述のように定周期タイマーの停止を行わせる
と、その停止からｎ秒するとオペレーシヨンモニ
ターより出力が発生することになる。その出力に
よりスイツチ２８をオンにし端子２４はスイツチ
２８を通じて判定回路２１の出力端子２９に接続
される。これにより中央処理装置１１に対して停
止信号が与えられることになる。

割込処理ルーチン２６においてこのように定周
期タイマーの停止の後に、故意にオペレーシヨン
モニターを動作させたため、オペレーシヨンモニ
ター作動予告をステツプ３１で行い、このことを
表示させることができる。又次のステツプ３２に
おいてタスクの停止要求フラグをセツトする。つ
まり先のようにオペレーシヨンモニターから出力
が得られ、つまり最も長いタスクが終つた後に中
央処理装置の停止処理を行わせるとともに、新し
いタスクの起動を行わせないためにタスク起動要
求停止フラグを立てる。このことはシステムプロ
グラムに通知される。このようにして停止指令が
発生するとｎ秒後にオペレーシヨンモニターより
出力が得られてスイツチ２８が動作して停止信号
が中央処理装置に与えられて停止処理が行われ、
しかも新たなタスクが発生しないようにしてソフ
トウエア的に安全な状態が確保される。

次に第２図におけるハード的安全停止判定回路
２２の例を第４図に示す。この例においては
DMA転送が途中で遮断されるようなことがない
ようにした場合、DMA転送動作が開始される
と、端子３４よりフリツプフロツプ３５がセツト
され、DMA転送が終了すると端子３６よりフリ
ツプフロツプ３５がリセツトされる。そのフリツ
プフロツプ３５の出力がアンドゲート３７に与
えられ、このアンドゲート３７に端子３８より、
つまりハードウエア的安全停止判定回路２２の入
力端子より停止指令が与えられるようにされる。
アンドゲート３７の出力は判定回路２２の出力端
子３９へ停止信号として出力される。

従つてDMA転送中においてはゲート３７が閉
じられており、その状態でスイツチ１６がオンと
なつて端子３８より停止指令が与えられても停止
信号は端子３９に発生しない。しかしDMA転送
が終つてフリツプフロツプ３５がリセツトされる
と、そのときゲート３７を通じて停止信号が端子
３９に与えられ中央処理装置１１にこれが供給さ
れ、これより直ちに停止処理に移ることになる。

例えば第５図に示すように第３図或は第４図に
示した判定回路２１，２２及びオア回路２３を搭
載したシステム停止アダプタ４１を設け、そのア
ダプタ４１はコンソール１５の停止スイツチ１６
の両端に接続されるとともに、コネクタ４２を通
じてスイツチ１７及び停止スイツチ１６に対応し
たアダプタ用停止スイツチ１６′をこれにより離
れた位置に引出し、更に必要に応じて中央処理装
置１１と配線基板４１との接続も行われ、つまり
第３図及び第４図の判定回路とともに第２図に示
した回路の全部が構成されてスイツチ１７，１
６′を遠隔地で制御することもできるようにされ
る。

以上述べたようにこの発明による情報処理装置
によれば例えばDMA転送がなされていないこと
などを考慮する必要がなく、又ソフトウエア的に
も何ら考えることなく必要に応じて任意の時にア
ダプタ用停止スイツチ１６′を制御しても、デー
タブロツクの途中で中央処理装置１１が停止する
ようなことはなく、プログラム上で意味の持つた
データブロツクの転送が必らず終了した後で中央
処理装置１１の停止が行われる。よつてその後に
おいて再び情報処理装置を起動すると停止直前の
状態を完全に継承して再び動作させることができ
る。又第５図より理解されるように従来の装置に
対して外部より僅かの構成を付加するだけで簡単
に現用装置に対してこのような停止動作を行わせ
ることができる。またこの発明によれば、選択ス
イツチ１７により停止指令の処理に関する３通り
の方法の１つをシステムに応じて選択することが
でき、はなはだ便利である。

【図面の簡単な説明】

第１図は従来の情報処理装置を示すブロツク
図、第２図はこの発明による情報処理装置の要部
を示すブロツク図、第３図は第２図のソフトウエ
ア的安全停止判定回路２１の具体例を示すブロツ
ク図、第４図は第２図におけるハードウエア的安
全停止判定回路２２の例を示すブロツク図、第５
図はこの発明による情報処理装置の一例を示すブ
ロツク図である。 １１：中央処理装置、１２：バス、１３：主メ
モリ、１４：外部メモリ、１５：コンソール、１
６：停止スイツチ、１６′：アダプタ用停止スイ
ツチ、１７：選択スイツチ、２１：ソフトウエア
的安全停止判定回路、２２：ハードウエア的安全
停止判定回路、２３：オア回路、４１：システム
停止アダプタ。

Claims (1)

1. 【特許請求の範囲】 １ 中央処理装置と、外部メモリとの間のデータ
   転送、或は中央処理装置の制御のもとに行われる
   外部メモリ間のデータ転送を行う情報処理装置に
   おいて、 停止指令が入力されると、プログラムの解読実
   行により新しいタスクの起動要求を停止し、かつ
   現に実行しているタスクの終了後に停止信号を出
   力するソフトウエア的安全停止判定回路と、 入力された停止指令と、装置が動作していない
   ことを示す信号との論理積をとつて停止信号を出
   力するハードウエア的安全停止判定回路と、 アダプタ用停止スイツチと、 そのアダプタ用停止スイツチの一端を上記ソフ
   トウエア的安全停止判定回路の入力側と、ハード
   ウエア的安全停止判定回路の入力側と、第３の端
   子とに切換え接続する選択スイツチと、 ソフトウエア的安全停止判定回路の出力側と、
   ハードウエア的安全停止判定回路の出力側と、上
   記第３の端子とが入力側に接続されたオア回路
   と、 上記ソフトウエア的安全停止判定回路、ハード
   ウエア的安全停止判定回路及びオア回路が実装さ
   れ、上記アダプタ用停止スイツチの他端と上記オ
   ア回路の出力側とがコンソールにおける上記中央
   処理装置に対する停止スイツチの両端に接続され
   たシステム停止アダプタと、 を具備する情報処理装置。