JPH07287660A - プログラマブルコントローラの割り込み処理方法 - Google Patents

Abstract

(57)【要約】 【目的】 プログラマブルコントローラでの割り込み処
理の開始時間を早める。 【構成】 演算ＬＳＩ２０は複数のシーケンス命令で構
成される一つの処理を実行しているときはステータスレ
ジスタ２１をオンに設定し、この処理が終了するとオフ
に設定する。汎用ＣＰＵ１０側では割り込み要求を受け
ると、このステータスレジスタ２１を調べ、ステータス
レジスタ２１がオフになるのを待ってから割り込み処理
を開始する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器を制御するプ
ログラマブルコントローラにおいてシーケンスプログラ
ムを中断して所定の割り込み処理を実行するためのプロ
グラマブルコントローラの割り込み処理方法に関する。

【０００２】

【従来の技術】従来、プログラマブルコントローラは、
シーケンスプログラムを内蔵の汎用ＣＰＵおよびシーケ
ンス演算専用ＬＳＩ（以下演算ＬＳＩ）により実行し、
制御対象の電子機器の制御内容を決定する。このシーケ
ンスプログラムはローダと呼ばれるプログラミング装置
により作成され、システムの運転に先立って、ローダか
らプログラマブルコントローラ内のシーケンスプログラ
ム用メモリに転送される。このシーケンスプログラムを
実行する場合、汎用ＣＰＵが演算ＬＳＩに対してマスタ
ーとなる。演算ＬＳＩはシーケンスプログラム内の論理
演算等の予め割り当てた種類のシーケンス命令の演算処
理を実行する。汎用ＣＰＵは演算ＬＳＩが実行するシー
ケンス命令以外の一般的なシーケンス命令を実行する。

【０００３】より具体的なシーケンスプログラムの汎用
ＣＰＵの処理手順を図５に演算ＬＳＩの処理手順を図６
に示す。

【０００４】プログラマブルコントローラに対してシー
ケンスプログラムの実行命令が入力されると、汎用ＣＰ
Ｕは演算ＬＳＩ内のレジスタ、たとえば、プログラムカ
ウンタなどに初期値を設定し、演算ＬＳＩを起動する
（図５のＳ１０→Ｓ１１）。

【０００５】この起動により演算ＬＳＩはメモリからシ
ーケンス命令コードを読み込み、読み込んだシーケンス
命令コードが自己に割り当てられた種類のシーケンス命
令コード、すなわち、実行可能な命令コードか否かの判
定を行う（図６のＳ２１→Ｓ２２）。この判定結果はス
テータス信号により汎用ＣＰＵに伝えられる。実行可の
判定が得られた場合、演算ＬＳＩは読み込んだシーケン
ス命令を実行し、その次に汎用ＣＰＵからの停止命令が
ないことを確認して、ステップＳ２１に戻る（図６のＳ
２３→Ｓ２４）。メモリに格納されたシーケンス命令が
演算ＬＳＩ側で実行する命令である間は図６のＳ２１〜
Ｓ２４の手順が繰り返し実行される。一方、読み込みの
シーケンス命令が実行不可の場合や汎用ＣＰＵから停止
命令が出された場合には演算ＬＳＩは動作を自動停止さ
せる（図６のＳ２５）。

【０００６】汎用ＣＰＵ側では上記ステータス信号によ
り演算ＬＳＩが読み込んだ命令が実行不可命令であるこ
とを検出すると（図５のＳ１２）、汎用ＣＰＵ側でその
シーケンス命令を読み込み、演算実行する（図５のＳ１
２→Ｓ１３）。この後、現在、停止している演算ＬＳＩ
を起動して図６のＳ２１以降の処理手順を実行させる
（Ｓ１４→Ｓ１１）。演算ＬＳＩが実行可のステータス
信号を受け取った場合、汎用ＣＰＵは、以降のシーケン
ス命令についての演算処理不可のステータス信号が演算
ＬＳＩから出力されるのを待つ（図５のＳ１２のループ
処理）。

【０００７】このような処理手順によりシーケンスプロ
グラムを実行しているときに汎用ＣＰＵが外部から割り
込み要求を受けると、図７の処理手順に従ってシーケン
スプログラムの演算処理を中断し、予め規定された割り
込み処理を実行する。すなわち、汎用ＣＰＵは、割り込
み発生時に演算ＬＳＩが起動しているか停止しているか
の判別を行う（Ｓ３１）．演算ＬＳＩが起動していない
ことを確認した場合には直ちに割り込み処理を実行する
（図７のＳ３１→Ｓ３４）。一方、演算ＬＳＩが起動し
ている場合には汎用ＣＰＵから演算ＬＳＩに停止要求を
出す（図７のＳ３２）。この停止要求により演算ＬＳＩ
は、現在行っているシーケンス命令の処理が完了して停
止を行う（図６のＳ２４→Ｓ２５）。この間、汎用ＣＰ
Ｕでは待機処理を繰り返す（図７のＳ３３のループ処
理）。演算ＬＳＩが停止したことが汎用ＣＰＵ側では図
７のＳ３３で確認され、汎用割り込み処理が実行される
（図７のＳ３３→Ｓ３４）。

【０００８】

【発明が解決しようとする課題】シーケンスプログラム
の中には複数のシーケンス命令で一つの情報処理を実行
するものがある。例えば、ＳＦＣ移行処理と呼ばれる処
理は移行開始命令、移行元読み出し命令、トランジショ
ン読み出し命令、移行先読み出し命令および移行終了命
令の一連の命令群で構成され、順次に実行される。この
ような処理の実行中に上述の割り込み処理が発生する
と、演算ＬＳＩは動作の停止に先立って、停止時の命令
に関連するデータ例えば、次に処理する命令や次の処理
に必要なデータをメモリまたは、演算ＬＳＩ内のレジス
タなどに退避させ、割り込み処理の終了後通常処理に戻
るときに、退避データを復旧させなければならない。

【０００９】以上説明したように従来のプログラマブル
コントローラでは割り込み処理の実行に関連してデータ
の退避、復旧処理が発生するので、割り込み処理の処理
開始時間が遅くなるという改善すべき点が未だ残ってい
た。

【００１０】そこで、本発明の目的は、上述の点に鑑み
て、割り込み処理時間の短縮に寄与することが可能なプ
ログラマブルコントローラの割り込み処理方法を提供す
ることにある。

【００１１】

【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は、汎用ＣＰＵ側で実行する
シーケンス命令と演算ＬＳＩ側で実行するシーケンス命
令の種類を分けておき、前記汎用ＣＰＵ対して割り込処
理の要求が外部から入力された場合に、前記演算ＬＳＩ
は現在実行しているシーケンス命令に関連する他のシー
ケンス命令を実行した後に停止し、前記汎用ＣＰＵは当
該演算ＬＳＩの停止後に前記割り込み処理を実行するこ
とを特徴とする。

【００１２】

【作用】請求項１の発明ではプログラマブルコントロー
ラにおいては退避、復旧処理に要する処理ステップ数よ
りも、１つの処理を実行するための処理ステップ数の方
が少ないことに本願の発明者が気が付きこの１つの処理
を構成する複数のシーケンス命令を終了させてから割り
込み処理を実行させる。これにより、従来は必要であっ
た退避処理および復旧処理が不必要になる。

【００１３】

【実施例】以下、図面を使用して、本発明の実施例を詳
細に説明する。

【００１４】本発明を適用したプログラマブルコントロ
ーラシステムについて説明する。プログラマブルコント
ローラシステムはプログラマブルコントローラおよびプ
ログラマブルコントローラに脱着可能なローダ（本発明
のプログラミング装置）および制御対象の電子機器に対
して情報信号を入出力する入出力ユニットから主に構成
される。これらのシステム構成は従来から周知の装置を
使用できるので詳細な説明を省略する。

【００１５】上記プログラマブルコントローラのシーケ
ンスプログラムを演算処理する演算部分のシステム構成
を図１に示す。

【００１６】図１において符号１０は汎用ＣＰＵであ
り、符号２０は演算ＬＳＩである。汎用ＣＰＵ１０およ
び演算ＬＳＩ２０の回路自体は従来と同様のものを使用
できるが、汎用ＣＰＵ１０、演算ＬＳＩ２０の実行する
処理手順が異なる点および後述の本発明に関わるステー
タスレジスタ２１を演算ＬＳＩ内に割り当てた点が従来
と異なる。

【００１７】以下、汎用ＣＰＵ１０および演算ＬＳＩ２
０の動作を図２および図３を用いて説明する。図２は演
算ＬＳＩ２０がシーケンス命令を実行するためのシステ
ム処理手順を示す。図３は割り込み処理に関する汎用Ｃ
ＰＵ１０および演算ＬＳＩ２０のシステム処理手順を示
す。

【００１８】シーケンスプログラムを実行する際に、汎
用ＣＰＵ１０側では従来と同様、図５の処理手順を実行
する。一方、演算ＬＳＩ２０では汎用ＣＰＵ１０の起動
指示に応じて図２の処理手順を開始する。すなわち、メ
モリからシーケンス命令を読み込み、この命令が自己に
おいて実行可能であることを確認した（図２のＳ５１→
Ｓ５２）演算ＬＳＩ２０は、複数のシーケンス命令で構
成される処理（複合命令処理と称す）を実行する事を確
認すべく、読み取り命令がその処理の先頭に位置してい
るシーケンス命令であるか否かを判定する（図２のＳ５
４）。規定命令コードと読み取り命令コードとの比較に
より読み取りのシーケンス命令コードが上記先頭位置の
命令コードであることを確認すると、演算ＬＳＩ２０は
ステータスレジスタ２１をオンにセットする（図２のＳ
５４→Ｓ５５）。

【００１９】また、読み取り命令が複合命令処理の終了
部に位置する命令であることが図２のＳ５６で確認され
ると、Ｓ５７でステータスレジスタ２１のオンがオフに
リセットされる。このようにして複合命令処理の先頭、
最終位置の命令を識別することにより複合命令処理が実
行中であることがステータスレジスタのオン／オフによ
り判別される。

【００２０】本実施例ではステータスレジスタ２１がオ
ンの時に割り込み処理が発生するとステータスレジスタ
２１がオフになるまで、すなわち、複合命令処理が終了
するまで割り込み処理の実行を待機することに特徴があ
る。

【００２１】このために、汎用ＣＰＵ１０側では割り込
み要求を受けると、図３のＳ１０１で演算ＬＳＩ２０が
起動中であることを確認した後、Ｓ１０２において、ス
テータスレジスタ２１の内容を確認し、記憶内容がオ
ン、すなわち複合命令処理を演算ＬＳＩ２０が実行中で
あることを確認する。汎用ＣＰＵ１０はＳ１０２でルー
プ処理を繰り返し、複合命令処理が終了するのを待機す
る。複合処理の終了を確認すると、汎用ＣＰＵ１０は従
来と同様、演算ＬＳＩ２０を停止させ、割り込み処理を
実行する（図３のＳ１０３→Ｓ１０４→Ｓ１０５）。

【００２２】一方、演算ＬＳＩ２０では汎用ＣＰＵ１０
から停止命令を受けると、図３のＳ２０１→Ｓ２０２→
Ｓ２０４の手順でステータスレジスタ２１がオフである
ことを確認して自動停止する。

【００２３】なお、汎用ＣＰＵ１０がステータスレジス
タ２１のオフを確認した時点と停止要求を出力する時点
の間に演算ＬＳＩ２０が新たな複合処理命令を読み込ん
でも、このことが図３のＳ２０２で演算ＬＳＩ２０側で
確認され、新たな複合命令処理が図３のＳ２０１〜Ｓ２
０３ループ処理で実行される。この間、汎用ＣＰＵ１０
では演算ＬＳＩ２０の停止がＳ１０４で確認されないの
で、割り込み処理の実行に移行することはない。

【００２４】また割り込み処理が発生したときに演算Ｌ
ＳＩ２０が単独処理のシーケンス命令を実行している場
合はステータスレジスタ２１はオフであり、演算ＬＳＩ
２０ではＳ２０１、Ｓ２０３の判定処理で単独のシーケ
ンス命令の終了を確認して自動停止する。

【００２５】さらに、割り込み処理の発生時に演算ＬＳ
Ｉ２０側が起動していない場合には汎用ＣＰＵ１０が直
ちに割り込み処理を実行する（図３のＳ１０１→Ｓ１０
５）点は従来と同様である。

【００２６】プログラマブルコントローラのシーケンス
プログラムで用いられる移行命令に対して本発明を実行
した場合の処理内容を参考のために図４に示しておく。
この例では、汎用ＣＰＵ１０は演算ＬＳＩ２０の停止に
応じてプログラムカウンタの値のみを退避させることに
なる。

【００２７】本実施例では割り込み処理要求の発生時に
は汎用ＣＰＵ１０、演算ＬＳＩ２０の双方で複合命令処
理の終了を確認する例であったがさらに割り込み開始時
間を早めたい場合には次の処理手順を用いるとよい。第
１には汎用ＣＰＵ１０では図３のＳ１０１〜Ｓ１０５の
処理手順を使用し、演算ＬＳＩ２０は図２の処理手順に
代わり図６の処理手順を使用する。この場合は汎用ＣＰ
Ｕ１０のみが複合命令処理の終了を確認する。

【００２８】第２には汎用ＣＰＵ１０が図３の処理手順
に代わり図５の処理手順を使用する。この例では汎用Ｃ
ＰＵ１０から停止命令が出力された後、演算ＬＳＩ２０
側で複合命令処理の終了を確認して自動停止する。上記
第１および第２の例では従来の処理手順を用いることが
できるので本発明の適用に際し、改造部分が少ないとい
うメリットがある。

【００２９】本実施例の他に次の例を実施できる。

【００３０】１）本実施例では、複合命令の先頭部およ
び終了部をソフトウェア処理により検出しているがデコ
ーダ等の信号識別回路により検出してもよい。この例の
メリットは信号識別回路とソフトウェア処理が平行処理
されるので、割り込み開始時間がさらに速まるというメ
リットがある。

【００３１】２）本実施例ではステータスレジスタ２１
を演算ＬＳＩ２０内に設けているが、汎用ＣＰＵ１０お
よび演算ＬＳＩ２０の双方がアクセス可能なメモリを用
いて汎用ＣＰＵ１０と演算ＬＳＩ２０の間にそのメモリ
を設置してもよい。

【００３２】３）本実施例の演算ＬＳＩ２０にはビット
演算プロセッサと呼ばれる高速演算プロセッサを用いる
ことができ汎用ＣＰＵ１０に代わりマイクロコンピュー
タを用いることができることは言うまでもない。

【００３３】４）本実施例では演算ＬＳＩ２０が複合命
令処理を実行していることをステータスレジスタ２１を
介して汎用ＣＰＵ１０に伝えているが保持信号により直
接伝えてもよい。この例では回路部品が少なくてよいと
いう利点がある。本実施例ではステータスレジスタを接
点メモリ（制御対象の機器の接点の動作状況を記憶する
ためにプログラマブルコントローラに設けられている従
来からよく知られているメモリ）内に設けることによっ
て回路部品を新たに設ける必要がなく、また、信号線も
必要ないというメリットもある。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
従来、割り込み処理に関連して必要であった退避、復旧
処理が不要となるのでほぼその処理時間だけ割り込み処
理の開始を早めることができる。

【図面の簡単な説明】

【図１】本発明実施例のプログラマブルコントローラの
演算処理部分のシステム構成を示すブロック図である。

【図２】本発明実施例の演算ＬＳＩの通常処理手順を示
すフローチャートである。

【図３】本発明実施例の割り込み処理に関連する汎用Ｃ
ＰＵおよび演算ＬＳＩの処理手順を示すフローチャート
である。

【図４】移行処理の処理内容を示す説明図である。

【図５】従来の汎用ＣＰＵの処理手順を示すフローチャ
ートである。

【図６】従来の演算ＬＳＩの処理手順を示すフローチャ
ートである。

【図７】従来の割り込み処理に関する汎用ＣＰＵの処理
手順を示すフローチャートである。

【符号の説明】

１０ 汎用ＣＰＵ ２０ 演算ＬＳＩ ２１ ステータスレジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 汎用ＣＰＵ側で実行するシーケンス命令
   と演算ＬＳＩ側で実行するシーケンス命令の種類を分け
   ておき、前記汎用ＣＰＵ対して割り込処理の要求が外部
   から入力された場合に、前記演算ＬＳＩは現在実行して
   いるシーケンス命令に関連する他のシーケンス命令を実
   行した後に停止し、前記汎用ＣＰＵは当該演算ＬＳＩの
   停止後に前記割り込み処理を実行することを特徴とする
   プログラマブルコントローラの割り込み処理方法。