JPS61226820A - 復電によるデ−タ処理再開方式 - Google Patents
復電によるデ−タ処理再開方式Info
- Publication number
- JPS61226820A JPS61226820A JP60066861A JP6686185A JPS61226820A JP S61226820 A JPS61226820 A JP S61226820A JP 60066861 A JP60066861 A JP 60066861A JP 6686185 A JP6686185 A JP 6686185A JP S61226820 A JPS61226820 A JP S61226820A
- Authority
- JP
- Japan
- Prior art keywords
- block
- processing
- ram
- power
- identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電源新漬復電した時のデータ処理再開手段を
改良した復電によるデータ処理再開方式〔発明の技術的
背景とその問題点〕 この種のデータ処理装置としては、目的、用途等によっ
て幾つかのデータ処理方式があるが、通常、予め定めら
れたプログラムに基づいて連続的にデータを処理する方
式をとる場合が多い。
改良した復電によるデータ処理再開方式〔発明の技術的
背景とその問題点〕 この種のデータ処理装置としては、目的、用途等によっ
て幾つかのデータ処理方式があるが、通常、予め定めら
れたプログラムに基づいて連続的にデータを処理する方
式をとる場合が多い。
ところで、以上のようなデータ処理方式においてそのデ
ータ処理中にシステム電源が断となった時、通常、従来
の場合にはプログラム上必要なデータは電池電源によっ
てバックアップされているが、データ処理の進行状況は
何等把握されていない。このため、電源の復電後にデー
タ処理がどこまで進行しているか把握されていないので
、最初の段階に戻ってデータ処理を再開したり、あるい
はそのデータ処理の途中からデータ処理を再開させる方
式をとっている。
ータ処理中にシステム電源が断となった時、通常、従来
の場合にはプログラム上必要なデータは電池電源によっ
てバックアップされているが、データ処理の進行状況は
何等把握されていない。このため、電源の復電後にデー
タ処理がどこまで進行しているか把握されていないので
、最初の段階に戻ってデータ処理を再開したり、あるい
はそのデータ処理の途中からデータ処理を再開させる方
式をとっている。
しかし、前者の最初からデータ処理を再開する方式のも
のは、データ処理時間に無駄が生じ、これにより他のデ
ータ処理に影響を与え、またー、ＣＰＵが多種のプログ
ラム処理を行っている場合にはその時間遅れによって大
幅に支障を来たす不具合がある。また、後者のデータ処
理途中からデータ処理を再開する方式のものは、停電に
よって一部の処理データを消失する可能性があり、その
まま処理を続行すると誤ったデータ処理を行なってしま
う欠点がある。また、復電時に停電時の次の処理から正
確に引継いで再開させることは非常に難しく、結局、正
確かつ確実にデータを処理することができない欠点があ
る。
のは、データ処理時間に無駄が生じ、これにより他のデ
ータ処理に影響を与え、またー、ＣＰＵが多種のプログ
ラム処理を行っている場合にはその時間遅れによって大
幅に支障を来たす不具合がある。また、後者のデータ処
理途中からデータ処理を再開する方式のものは、停電に
よって一部の処理データを消失する可能性があり、その
まま処理を続行すると誤ったデータ処理を行なってしま
う欠点がある。また、復電時に停電時の次の処理から正
確に引継いで再開させることは非常に難しく、結局、正
確かつ確実にデータを処理することができない欠点があ
る。
本発明は以上のような問題点を解決するためになされた
もので、システム電源の停電後復電した時にデータ処理
時間の無駄を極力減少せしめてデータ処理を実行し得、
またデータ処理の引継ぎによってデータの消失や誤った
処理をすることなく確実かつ正確にデータ処理を再開で
きる復電によるデータ処理再開方式を提供することにあ
る。
もので、システム電源の停電後復電した時にデータ処理
時間の無駄を極力減少せしめてデータ処理を実行し得、
またデータ処理の引継ぎによってデータの消失や誤った
処理をすることなく確実かつ正確にデータ処理を再開で
きる復電によるデータ処理再開方式を提供することにあ
る。
本発明は、データ処理プログラムを複数のブロックに分
割し、この各ブロックデータの処理前または処理後に識
別子を前記ＲＡＭに格納するとともに、所定のブロック
データを処理するも、この処理途中または処理中にシス
テム電源が断となったときに電池電源により前記ＲＡＭ
をバックアップし、復電俊に前記ＲＡＭから識別子を読
取って該識別子に対応するブロックデータまたは該識別
子の次の識別子に対応するブロックデータから処理を再
開する復電によるデータ処理再開方式である。
割し、この各ブロックデータの処理前または処理後に識
別子を前記ＲＡＭに格納するとともに、所定のブロック
データを処理するも、この処理途中または処理中にシス
テム電源が断となったときに電池電源により前記ＲＡＭ
をバックアップし、復電俊に前記ＲＡＭから識別子を読
取って該識別子に対応するブロックデータまたは該識別
子の次の識別子に対応するブロックデータから処理を再
開する復電によるデータ処理再開方式である。
以下、本発明の一実施例について第１図ないし第３図を
参照して説明する。第１図は本方式を適用してなるデー
タ処理システムの構成図、第２図はメモリの内容を概略
的に示した図、第３図は動作を説明する流れ図である。
参照して説明する。第１図は本方式を適用してなるデー
タ処理システムの構成図、第２図はメモリの内容を概略
的に示した図、第３図は動作を説明する流れ図である。
第１図において１は中央演算処理装置（以下、ＣＰＵと
上杵する）であって、このＣＰＵ１からバス２が導出さ
れ、これにＲＯＭ（リード・オンリー・メモリ）３およ
び０ＭＯ３等のＲＡＭ （ランダム・アクセス・メモリ
）４が接続されている。このＣＰＵ１はＲＯＭ３または
ＲＡＭ４に記憶されているプログラムに基づいてデータ
処理を実行するが、このデータ処理プログラムはソフト
的には複数のブロックＡ、Ｂ・・・Ｎに分割されている
ものとする。また、この装置にはシステム電源の断を検
出する電源断検出手段が設けられており、これは例えば
第１の電源断検出回路５と第２の電源断検出回路６とで
構成され、第１の電源断検出回路５は電源断を検出する
と前記ＣＰＵ１に対して割込み信号Ｉｓを送出するとと
もに、所定時間例えば５ｍ５ｅｃ程度遅延させて第２の
電源断検出回路６に電源断検出信号を供給する。この第
２の電源断検出回路６は、システム７１１源正常時にＲ
ＡＭ４に書込み可能信号を入力し、電源断のとき５ｍ５
ｅｃ遅れて書込み不可とするものである。７は切替回路
であって、システム電源正常時にはシステム電源を前記
ＲＡＭ４に供給し、第２の電源断検出回路６から電源断
検出信号が入力されると電池電源８に切替えてＲＡＭ４
に供給する構成となっている。９は表示部、１０はキー
ボードである。
上杵する）であって、このＣＰＵ１からバス２が導出さ
れ、これにＲＯＭ（リード・オンリー・メモリ）３およ
び０ＭＯ３等のＲＡＭ （ランダム・アクセス・メモリ
）４が接続されている。このＣＰＵ１はＲＯＭ３または
ＲＡＭ４に記憶されているプログラムに基づいてデータ
処理を実行するが、このデータ処理プログラムはソフト
的には複数のブロックＡ、Ｂ・・・Ｎに分割されている
ものとする。また、この装置にはシステム電源の断を検
出する電源断検出手段が設けられており、これは例えば
第１の電源断検出回路５と第２の電源断検出回路６とで
構成され、第１の電源断検出回路５は電源断を検出する
と前記ＣＰＵ１に対して割込み信号Ｉｓを送出するとと
もに、所定時間例えば５ｍ５ｅｃ程度遅延させて第２の
電源断検出回路６に電源断検出信号を供給する。この第
２の電源断検出回路６は、システム７１１源正常時にＲ
ＡＭ４に書込み可能信号を入力し、電源断のとき５ｍ５
ｅｃ遅れて書込み不可とするものである。７は切替回路
であって、システム電源正常時にはシステム電源を前記
ＲＡＭ４に供給し、第２の電源断検出回路６から電源断
検出信号が入力されると電池電源８に切替えてＲＡＭ４
に供給する構成となっている。９は表示部、１０はキー
ボードである。
次に、第２図は、前記ＣＭＯＣ−ＲＡＭ４のメモリ構成
の一例を示し、例えばブロック処理データ記憶領域１１
および識別子記憶領域１２を有するものとする。この識
別子記憶領域１２は、例えば８ビツト（１バイト）の記
憶領域をもっている。
の一例を示し、例えばブロック処理データ記憶領域１１
および識別子記憶領域１２を有するものとする。この識
別子記憶領域１２は、例えば８ビツト（１バイト）の記
憶領域をもっている。
しかして、以上のようなデ一台処理システムにおいては
第３図に示すような処理を行うものとする。例えばオペ
レータによるキーボード１０の操作によってデータ処理
開始指令が入力されると、ＣＲＰＵｌはそれを読取って
ＲＯＭ３またはＲＡＭ４に記憶されているプログラムに
基づいて、先ず、ステップＳ１に示すようにブロックＡ
に対応する識別子ａをＲＯＭ４の識別子記憶領域１２に
格納した後、ブロックＡの処理を実行する（ステップＳ
２＞。このブロックＡの処理が終了すると、ステップＳ
３に移ってブロックＢに対応する識別子ｂ＠ＲＡＭ４の
識別子記憶領域１２に記憶した後、ブロックＡの処理時
に記憶されている前記識別子ａを消去する。そして、引
続きブロックＢの処理を実行する（ステップ３４）。こ
のブロックＢの処理が終了すると、第３図イに示す経路
を経てブロッシクＣの処理に移っていく。以後の処理は
ブロックＡ、Ｂの処理と同様であるので、ここではその
説明を省略し、以下、ブロックＢの処理途中または処理
後にシステム電源が断となった場合について説明する。
第３図に示すような処理を行うものとする。例えばオペ
レータによるキーボード１０の操作によってデータ処理
開始指令が入力されると、ＣＲＰＵｌはそれを読取って
ＲＯＭ３またはＲＡＭ４に記憶されているプログラムに
基づいて、先ず、ステップＳ１に示すようにブロックＡ
に対応する識別子ａをＲＯＭ４の識別子記憶領域１２に
格納した後、ブロックＡの処理を実行する（ステップＳ
２＞。このブロックＡの処理が終了すると、ステップＳ
３に移ってブロックＢに対応する識別子ｂ＠ＲＡＭ４の
識別子記憶領域１２に記憶した後、ブロックＡの処理時
に記憶されている前記識別子ａを消去する。そして、引
続きブロックＢの処理を実行する（ステップ３４）。こ
のブロックＢの処理が終了すると、第３図イに示す経路
を経てブロッシクＣの処理に移っていく。以後の処理は
ブロックＡ、Ｂの処理と同様であるので、ここではその
説明を省略し、以下、ブロックＢの処理途中または処理
後にシステム電源が断となった場合について説明する。
システムの電源が断となると、それを第１の電源断検出
回路５で検出し、直ちにＣＰＵ１に割込み信号ＩＳを送
って電源断である旨の割込みを行う。そうすると、ここ
でＣＰＵ１はデータ処理を中止する。第１の電源断検出
回路５が電源断検出後例えば５ｍ５ｅｃ後に第２の電源
断検出回路６に電源断検出信号を供給すると、ここで第
２の電源断検出回路６はＲＡＭ４に対して書込み不可の
信号を送るとともに、切替回路７に対して電池電源８側
に切替えさせるだめの信号を供給する。この結果、切替
回路７は、システム電源側から電池電源側に切替で電池
電源８をＲＡＭ４に供給し、電池電［８によるバックア
ップを行う。その後、システム電源が復電すると、本来
の状態に戻って各部へシステム電源が供給され、一方、
ＣＰＵ１は、ステップＳ５に示すようにＲＡＭ４から識
別子を読取って何れのブロックからデータ処理を再開す
るか否かを判断し、識別子がｂであればステップＳ６に
示すようにブロックＢの処理を初めから行うものである
。従って、ブロックＡの処理を再度行う必要がなく、ま
た確実にブロックＢの処理から再開するので、一部デー
タが消失したり、誤ってデータを処理するといった不具
合がなくなる。そして、ブロックＢの処理が終了すると
、第３図（Ｂ）に示すステップ＄７〜３１０にしたがっ
てブロックＣ１・・・、ブロックＮの処理を実行し、ブ
ロックＮの処理が終了するとデータの一連の処理ルーチ
ンが終了する。
回路５で検出し、直ちにＣＰＵ１に割込み信号ＩＳを送
って電源断である旨の割込みを行う。そうすると、ここ
でＣＰＵ１はデータ処理を中止する。第１の電源断検出
回路５が電源断検出後例えば５ｍ５ｅｃ後に第２の電源
断検出回路６に電源断検出信号を供給すると、ここで第
２の電源断検出回路６はＲＡＭ４に対して書込み不可の
信号を送るとともに、切替回路７に対して電池電源８側
に切替えさせるだめの信号を供給する。この結果、切替
回路７は、システム電源側から電池電源側に切替で電池
電源８をＲＡＭ４に供給し、電池電［８によるバックア
ップを行う。その後、システム電源が復電すると、本来
の状態に戻って各部へシステム電源が供給され、一方、
ＣＰＵ１は、ステップＳ５に示すようにＲＡＭ４から識
別子を読取って何れのブロックからデータ処理を再開す
るか否かを判断し、識別子がｂであればステップＳ６に
示すようにブロックＢの処理を初めから行うものである
。従って、ブロックＡの処理を再度行う必要がなく、ま
た確実にブロックＢの処理から再開するので、一部デー
タが消失したり、誤ってデータを処理するといった不具
合がなくなる。そして、ブロックＢの処理が終了すると
、第３図（Ｂ）に示すステップ＄７〜３１０にしたがっ
てブロックＣ１・・・、ブロックＮの処理を実行し、ブ
ロックＮの処理が終了するとデータの一連の処理ルーチ
ンが終了する。
従って、以上のような実施例の構成によれば、データ処
理プログラムを複数のブロックに分割し、各ブロック処
理に先立ってその処理ブロックに対応する識別子をＲＡ
Ｍに格納した上でブロックを処理を実行し、システム電
源の断時に該ＲＡＭを電池電源８でバックアップさせ、
復電時に該識別子を読取ってブロックの処理を再開する
ようにしたので、再開時のデータ処理に無駄時間が少な
いばかりでなく、データの一部が消失するといったトラ
ブルもなくなり、また所定の処理ルーチンにしたがって
確実かつ正確にデータを処理することができる。
理プログラムを複数のブロックに分割し、各ブロック処
理に先立ってその処理ブロックに対応する識別子をＲＡ
Ｍに格納した上でブロックを処理を実行し、システム電
源の断時に該ＲＡＭを電池電源８でバックアップさせ、
復電時に該識別子を読取ってブロックの処理を再開する
ようにしたので、再開時のデータ処理に無駄時間が少な
いばかりでなく、データの一部が消失するといったトラ
ブルもなくなり、また所定の処理ルーチンにしたがって
確実かつ正確にデータを処理することができる。
なお、上記実施例は、電源断検出回路を２つに分けたが
、同一機能を有するものであれば１つの電源断検出回路
であってもよい。また、上記実施例は、識別子をＲＡＭ
４に格納した後、該識別子に対応するブロックを処理す
るようにしたが、例えばあるブロック処理後に該ブロッ
クに対応する識別子をＲＡＭ４に格納する方式であって
も同様の効果を期待できるものである。
、同一機能を有するものであれば１つの電源断検出回路
であってもよい。また、上記実施例は、識別子をＲＡＭ
４に格納した後、該識別子に対応するブロックを処理す
るようにしたが、例えばあるブロック処理後に該ブロッ
クに対応する識別子をＲＡＭ４に格納する方式であって
も同様の効果を期待できるものである。
以上詳記したように本発明によれば、システム電源の停
電後復電時においてデータ処理の無駄時間を大幅に低減
でき、データ処理の引継ぎが確実かつ正確に行うことが
でき、データの消失や誤ってデータ処理を行うといった
不具合を解決し得る復電によるデータ処理再開方式を提
供できる。
電後復電時においてデータ処理の無駄時間を大幅に低減
でき、データ処理の引継ぎが確実かつ正確に行うことが
でき、データの消失や誤ってデータ処理を行うといった
不具合を解決し得る復電によるデータ処理再開方式を提
供できる。
第１図ないし第３図は本発明に係わる一実施例を説明す
るために示したもので、第１図は本方式を適用してなる
データ処理システムの構成図、第２図メモリの内容を概
略的に示した図、第３図は動作を説明する流れ図である
。 １・・・ＣＰＵ、３・・・ＲＯＭ、４・・・ＲＡＭ、５
．６・・・電源断検出回路、７・・・切替回路、８・・
・電池電源。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 床 ３ 図
るために示したもので、第１図は本方式を適用してなる
データ処理システムの構成図、第２図メモリの内容を概
略的に示した図、第３図は動作を説明する流れ図である
。 １・・・ＣＰＵ、３・・・ＲＯＭ、４・・・ＲＡＭ、５
．６・・・電源断検出回路、７・・・切替回路、８・・
・電池電源。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 床 ３ 図
Claims (1)
- ＣＰＵから導出されたバスに接続され、常時はシステム
電源の供給を受け、このシステム電源の断の時に電池電
源によつてバックアップされるＲＡＭと、データ処理プ
ログラムを複数のブロックに分割し、この各ブロックの
処理前または処理後に該ブロックに対応する識別子を前
記ＲＡＭに格納する識別子格納手段と、この識別子格納
手段によつて前記ＲＡＭに識別子を格納した後、前記ブ
ロックの処理中または処理後に前記システム電源が断と
なり、その後復電した時には前記ＲＡＭから識別子を読
取つて所定のブロックから処理を再開する復電処理再開
手段とを備えた復電によるデータ処理再開方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066861A JPS61226820A (ja) | 1985-03-30 | 1985-03-30 | 復電によるデ−タ処理再開方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066861A JPS61226820A (ja) | 1985-03-30 | 1985-03-30 | 復電によるデ−タ処理再開方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61226820A true JPS61226820A (ja) | 1986-10-08 |
Family
ID=13328057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60066861A Pending JPS61226820A (ja) | 1985-03-30 | 1985-03-30 | 復電によるデ−タ処理再開方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61226820A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63192143A (ja) * | 1987-02-05 | 1988-08-09 | Fujitsu Ltd | 障害復旧方式 |
| JPH01169504A (ja) * | 1987-12-24 | 1989-07-04 | Fuji Electric Co Ltd | プログラマブルコントローラ |
-
1985
- 1985-03-30 JP JP60066861A patent/JPS61226820A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63192143A (ja) * | 1987-02-05 | 1988-08-09 | Fujitsu Ltd | 障害復旧方式 |
| JPH01169504A (ja) * | 1987-12-24 | 1989-07-04 | Fuji Electric Co Ltd | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61226820A (ja) | 復電によるデ−タ処理再開方式 | |
| JP3231561B2 (ja) | バックアップメモリ制御方式 | |
| JPH0764930A (ja) | Ｃｐｕ間相互監視方法 | |
| JPH05250197A (ja) | 自律系構成回路の制御方式 | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JPH0923582A (ja) | 電力系統監視制御装置 | |
| JPH05257557A (ja) | システム自動立上げ方式 | |
| JPH096651A (ja) | Ｓｃｓｉトレーサ装置 | |
| JPS63276111A (ja) | マイクロコンピュ−タ応用装置のスタ−ト方式 | |
| JP2002010308A (ja) | 交換システムにおける自動再開処理システム及び再開処理方法 | |
| JPH07287660A (ja) | プログラマブルコントローラの割り込み処理方法 | |
| JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
| JP3664079B2 (ja) | システムフリーズにおけるジョブ停止方法及び装置 | |
| JPS59148492A (ja) | 二重化構成電子交換機の再開処理方式 | |
| JPS61255440A (ja) | プログラム中断制御方式 | |
| JPH0619233Y2 (ja) | 通信ノード | |
| JPH06266478A (ja) | 計算機システム | |
| JP3346670B2 (ja) | 中央処理装置の切り替え方法及び切り替えシステム | |
| JPH0721091A (ja) | 電子計算機における停電処理方法 | |
| JPH08263296A (ja) | プログラム実行環境保存復元システム | |
| JPS6212535B2 (ja) | ||
| JPH0425941A (ja) | Ｉｐｌ再開方式 | |
| JPS6254347A (ja) | フアイルの障害処理方式 | |
| JP2001331325A (ja) | 初期起動装置及び初期起動方法並びに記録媒体 | |
| JPH01292563A (ja) | マルチプロセッサシステムの復旧処理方式 |