JPS59148492A - 二重化構成電子交換機の再開処理方式 - Google Patents
二重化構成電子交換機の再開処理方式Info
- Publication number
- JPS59148492A JPS59148492A JP58021527A JP2152783A JPS59148492A JP S59148492 A JPS59148492 A JP S59148492A JP 58021527 A JP58021527 A JP 58021527A JP 2152783 A JP2152783 A JP 2152783A JP S59148492 A JPS59148492 A JP S59148492A
- Authority
- JP
- Japan
- Prior art keywords
- program
- call information
- data save
- call
- current use
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/54558—Redundancy, stand-by
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は二車化構成電子交換機の再開処理方式に関する
ものであり、更に詳しくは二重化されたプロセッサと主
記憶装置を有する電子交換機において異常が発生した際
、系を切替えて処理を再開する二重化構成電子交換機の
再開処理方式に関する。
ものであり、更に詳しくは二重化されたプロセッサと主
記憶装置を有する電子交換機において異常が発生した際
、系を切替えて処理を再開する二重化構成電子交換機の
再開処理方式に関する。
第１図は従来の二重化構成電子交換機の一例を示す図で
ある。図示する様に、この二重構成電子交換機はプロセ
ッサ４ａを備えた現用系Ａとプロセッサ４ｂを備えた予
備系Ｂから構成され、現用系Ａと予備系Ｂは全く同様の
［？Ｉ４成を有している。
ある。図示する様に、この二重構成電子交換機はプロセ
ッサ４ａを備えた現用系Ａとプロセッサ４ｂを備えた予
備系Ｂから構成され、現用系Ａと予備系Ｂは全く同様の
［？Ｉ４成を有している。
現用系Ａの外部記憶装置１ａは主記憶装置５のバックア
ップメモリであり、オンライン処理は外部記憶装置１ａ
から主記憶装置５に転送されるオンラインプログラムに
従って行なわれる。オンライン処理における呼情報は、
チャンネル３ａ、３ｂを介して、現用系Ａ、Ｈのそれぞ
れの外部記憶装装置１ａ、ｌｂのコールデータセーブエ
リア２ａ。
ップメモリであり、オンライン処理は外部記憶装置１ａ
から主記憶装置５に転送されるオンラインプログラムに
従って行なわれる。オンライン処理における呼情報は、
チャンネル３ａ、３ｂを介して、現用系Ａ、Ｈのそれぞ
れの外部記憶装装置１ａ、ｌｂのコールデータセーブエ
リア２ａ。
２ｂに周期的に転送される。
現用系Ａにおいて異常が検出され、趙話中呼を救済する
モードで現用系Ａから予備系Ｂへ系切替が行なわれる場
合、まず再開処理プログラムが予備系Ｂの外部記憶装置
ｌｌｂから主記憶装置５に転送される。再開処理プログ
ラムは、外部記憶装置１ｂからオンラインプログラムを
主記憶装置５に転送させ、外部記憶装＠１ｂのコールデ
ータセーブエリア２ｂに格納されていた呼情報に基づｂ
て各部の初期設定を行ない、オンラインプログラムに処
理を引き継ぐ。
モードで現用系Ａから予備系Ｂへ系切替が行なわれる場
合、まず再開処理プログラムが予備系Ｂの外部記憶装置
ｌｌｂから主記憶装置５に転送される。再開処理プログ
ラムは、外部記憶装置１ｂからオンラインプログラムを
主記憶装置５に転送させ、外部記憶装＠１ｂのコールデ
ータセーブエリア２ｂに格納されていた呼情報に基づｂ
て各部の初期設定を行ない、オンラインプログラムに処
理を引き継ぐ。
しかし、上記した従来技術では、現用系Ａから予備系Ｂ
に切替を行う際に、再開処理プログラムやオンラインプ
ログラムを外部記憶装置１ｂから主記憶装置５へ転送す
る必斐があり、外部記憶装置１ｂの種類によっては、プ
ログラムの転送に多大の時間を必要とし、オンライン動
作の中断が長くガるという欠点がある。
に切替を行う際に、再開処理プログラムやオンラインプ
ログラムを外部記憶装置１ｂから主記憶装置５へ転送す
る必斐があり、外部記憶装置１ｂの種類によっては、プ
ログラムの転送に多大の時間を必要とし、オンライン動
作の中断が長くガるという欠点がある。
また、主記憶装置を現用系と予備系のそれぞれに設け、
現用系の主記憶装置と同一内容のプログラム及びデータ
を芋備系の主記憶装置に対して逐次書き込む方式も提案
されている。しかし、この様な方式ではプログラムの暴
走等が発生した場合、現用系の主記憶装置の内容と同様
に予備系の主記憶装置の内容も同時に破壊され、系切替
をしても救済できないという欠点がある。更に、この様
な方式はシステム構成に必要なノ・−ドウエアも高度化
され、高価になる欠点がある。
現用系の主記憶装置と同一内容のプログラム及びデータ
を芋備系の主記憶装置に対して逐次書き込む方式も提案
されている。しかし、この様な方式ではプログラムの暴
走等が発生した場合、現用系の主記憶装置の内容と同様
に予備系の主記憶装置の内容も同時に破壊され、系切替
をしても救済できないという欠点がある。更に、この様
な方式はシステム構成に必要なノ・−ドウエアも高度化
され、高価になる欠点がある。
本発明は上記した従来技術の欠点に鑑みなされたもので
、再開処理に要する時間を短縮し、−オンライン処理の
中断を最小限に抑えることが可能な二重化構成電子交換
機の再開処理方式を提供することを目的としている。
、再開処理に要する時間を短縮し、−オンライン処理の
中断を最小限に抑えることが可能な二重化構成電子交換
機の再開処理方式を提供することを目的としている。
本発明の二重化構成電子交換機の再開処理方式は、現用
系と予備系の二つのオンライン処理手段を有し、現用系
で異常が発生したとき予備系がオンライン処理を引継ぐ
方式であって、該予備系が現用系のコールデータセーブ
エリア中の呼情報を周期的に読み出して記憶する第１の
手段と、現用系で異常が発生したとき該第１の手段に記
憶された最新の呼情報に基づいて各装置や各種データの
初期設定を行ない、その後予備系のオンラインプログラ
ムに処理を引継ぐ第２゛の手段とを備えている。
系と予備系の二つのオンライン処理手段を有し、現用系
で異常が発生したとき予備系がオンライン処理を引継ぐ
方式であって、該予備系が現用系のコールデータセーブ
エリア中の呼情報を周期的に読み出して記憶する第１の
手段と、現用系で異常が発生したとき該第１の手段に記
憶された最新の呼情報に基づいて各装置や各種データの
初期設定を行ない、その後予備系のオンラインプログラ
ムに処理を引継ぐ第２゛の手段とを備えている。
以下添付の図面に示す実施例により、更に詳細に本発明
について説明する。第２図は本発明の一実施例を示すブ
ロック図であり、第１図に示す従来技術と同一部分は同
一符号を付してその説明を省略する。第１図に示す従来
技術と異なっている点は、現用系Ａと予備系Ｂの双方に
主記憶装置６ａ、５ｂが設けられており、各主記憶装置
５ａ。
について説明する。第２図は本発明の一実施例を示すブ
ロック図であり、第１図に示す従来技術と同一部分は同
一符号を付してその説明を省略する。第１図に示す従来
技術と異なっている点は、現用系Ａと予備系Ｂの双方に
主記憶装置６ａ、５ｂが設けられており、各主記憶装置
５ａ。
６ｂに付随して通話中呼等の１１ｆ情報を格納するコー
ルデータセーブエリア２ａ、２ｂが設けられ、更に現用
系Ａと予備系Ｂの情報の転送を行なうプロセッサ間通、
信装置７ａ、７ｂが設けられている点である。
ルデータセーブエリア２ａ、２ｂが設けられ、更に現用
系Ａと予備系Ｂの情報の転送を行なうプロセッサ間通、
信装置７ａ、７ｂが設けられている点である。
次に第２図に示す実施例の動作について説明する。電源
（図示せず）が投入されシステムが立ち上がると、現用
系Ａと予備系Ｂのそれぞれの外部記憶装置ｉ１ａ、１ｂ
Ｋ格納されているオンラインプログラムがチャンネル３
ａ 、３ｂを介してそれぞれの主記憶装置６ａ、６ｂに
転送される。更に、予備系Ｂの外部記憶装置１ｂにあら
かじめ格納きれている系切替に必要な再開処理プログラ
ム・と現用系へのコールデータセーブエリア２１Ｌから
周期的に読み取るコールデータセーブプログラムとが、
外部記憶装置１ｂから主゛記憶装置６ｂに転送される。
（図示せず）が投入されシステムが立ち上がると、現用
系Ａと予備系Ｂのそれぞれの外部記憶装置ｉ１ａ、１ｂ
Ｋ格納されているオンラインプログラムがチャンネル３
ａ 、３ｂを介してそれぞれの主記憶装置６ａ、６ｂに
転送される。更に、予備系Ｂの外部記憶装置１ｂにあら
かじめ格納きれている系切替に必要な再開処理プログラ
ム・と現用系へのコールデータセーブエリア２１Ｌから
周期的に読み取るコールデータセーブプログラムとが、
外部記憶装置１ｂから主゛記憶装置６ｂに転送される。
予備系Ｂでは、再開処理プログラムによって現用系Ａと
異なった初期設定が行なわれ、オンラインプログラムの
起動が停止さ−れるので、現用系Ａのオンライン処理が
予備系Ｂによって影響を受けることはない。更に、予備
系Ｂでは、オンラインプログラムが起動されないかわり
に、コールデータセーブプログラムが起動され、プロセ
ッサ間通信装置曖７ｈ、７ｂを介して現用系へのコール
データセーブエリア２ａに格納されている最近の呼情報
が周期的に読み取られ、この呼情報が予備系Ｂのコール
データセーブエリア２ｂに順次格納される。
異なった初期設定が行なわれ、オンラインプログラムの
起動が停止さ−れるので、現用系Ａのオンライン処理が
予備系Ｂによって影響を受けることはない。更に、予備
系Ｂでは、オンラインプログラムが起動されないかわり
に、コールデータセーブプログラムが起動され、プロセ
ッサ間通信装置曖７ｈ、７ｂを介して現用系へのコール
データセーブエリア２ａに格納されている最近の呼情報
が周期的に読み取られ、この呼情報が予備系Ｂのコール
データセーブエリア２ｂに順次格納される。
この様な状態で、現用系Ａにおいて異常が発生すると、
現用系Ａのプロセツナ４ａがプロセッサ間通信装置７ａ
、７ｂを介して系切替信号を予備系Ｂのプロセッサ４
ｂへ送出する。予備系Ｂでは、この系切替信号を受けて
割り込みが発生し、再開処理プログラムが起動される。
現用系Ａのプロセツナ４ａがプロセッサ間通信装置７ａ
、７ｂを介して系切替信号を予備系Ｂのプロセッサ４
ｂへ送出する。予備系Ｂでは、この系切替信号を受けて
割り込みが発生し、再開処理プログラムが起動される。
この再開処理プログラムによって、主記憶装置６ｂのコ
ールデータセーブエリア２ｂに格納されている最新の呼
情報を元にして、オンライン動作に必要な各装置及び主
記憶装置１ｔ６ｂ上の各種データの初期設定が行なわれ
る。初期設定時間後、両開処理プログラムによりオンラ
インプログラムの起゛動が行なわれ、再開処理を終了さ
せてオンライン処理が開始される。
ールデータセーブエリア２ｂに格納されている最新の呼
情報を元にして、オンライン動作に必要な各装置及び主
記憶装置１ｔ６ｂ上の各種データの初期設定が行なわれ
る。初期設定時間後、両開処理プログラムによりオンラ
インプログラムの起゛動が行なわれ、再開処理を終了さ
せてオンライン処理が開始される。
第３図は上記した予備系Ｂの動作を示すフローチャート
である。
である。
以上の説明から明らから様に、本発明によれば、現用系
において異常が検出され系切替が行なわれる際の再開処
理時間は、あらかじめ予備系に格納されている最新の呼
情報に基づく各装置及び各種データの初期設定時間だけ
にすることができ、従来１分権度を必要としていたオン
ライン処理の中断が５秒程度と大幅に短縮することが可
能になる。
において異常が検出され系切替が行なわれる際の再開処
理時間は、あらかじめ予備系に格納されている最新の呼
情報に基づく各装置及び各種データの初期設定時間だけ
にすることができ、従来１分権度を必要としていたオン
ライン処理の中断が５秒程度と大幅に短縮することが可
能になる。
第１図は従来の二重化構成電子交換機の再開処理方式の
一例を示すブロック図、第２図は本発明の二重化構成電
子交換機の再開処理方式の一実施例を示すブロック図、
第３図は第２図に示す予備系の動作の概要を示すフロー
チャートである。 Ａ・・・現用系、Ｂ・・・予備系、ｌａ、ｌｂ・・・外
部記ｆｆｌ装置）ｆ、２ ａ 、 ２ ｂ・・・コール
データセーブエリア３ａ、３ｂ・・・チャンネル、４
ａ Ｈ４ｂ・・プロセッサ、５ 、６ ａ 、 ６ ｂ
−主記憶装置、７．ａ 、 ７ ｂ −・−プロセッサ
間通信装置。 代理人 弁理士 秋 本 正 実 第１図 第２図
一例を示すブロック図、第２図は本発明の二重化構成電
子交換機の再開処理方式の一実施例を示すブロック図、
第３図は第２図に示す予備系の動作の概要を示すフロー
チャートである。 Ａ・・・現用系、Ｂ・・・予備系、ｌａ、ｌｂ・・・外
部記ｆｆｌ装置）ｆ、２ ａ 、 ２ ｂ・・・コール
データセーブエリア３ａ、３ｂ・・・チャンネル、４
ａ Ｈ４ｂ・・プロセッサ、５ 、６ ａ 、 ６ ｂ
−主記憶装置、７．ａ 、 ７ ｂ −・−プロセッサ
間通信装置。 代理人 弁理士 秋 本 正 実 第１図 第２図
Claims (1)
- 現用系と予備系の二つのオンライン処理手段を有し、現
用系で異常が発生したとき予備系がオンライン処理を引
継ぐ二重化構成電子交換機において、Ｂ予備系が、現用
系のコールデータセーブエリア中の呼情報を周期的に読
み出して記憶する第１の手段と、現用系で異常が発生し
たとき該第１の手段に記憶さ”れた最新の呼情報に基づ
いて各装置や＠種データの初期設定を行ない、その後予
備系のオンラインプログラムに処理を引継ぐ第２の手段
とを備えていることを特徴とする二重化構成電子交換機
の再開処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58021527A JPS59148492A (ja) | 1983-02-14 | 1983-02-14 | 二重化構成電子交換機の再開処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58021527A JPS59148492A (ja) | 1983-02-14 | 1983-02-14 | 二重化構成電子交換機の再開処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59148492A true JPS59148492A (ja) | 1984-08-25 |
Family
ID=12057422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58021527A Pending JPS59148492A (ja) | 1983-02-14 | 1983-02-14 | 二重化構成電子交換機の再開処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148492A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105247A (ja) * | 1985-10-29 | 1987-05-15 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ・ベ−ス・システムの管理方法 |
| JP2008228221A (ja) * | 2007-03-15 | 2008-09-25 | Fujitsu Ltd | Ｉｐ電話データ中継プログラム，ｉｐ電話データ中継サーバ及びｉｐ電話システム |
| US8583960B2 (en) | 2010-07-06 | 2013-11-12 | Mitsubishi Electric Corporation | Processor device and program |
-
1983
- 1983-02-14 JP JP58021527A patent/JPS59148492A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105247A (ja) * | 1985-10-29 | 1987-05-15 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ・ベ−ス・システムの管理方法 |
| JP2008228221A (ja) * | 2007-03-15 | 2008-09-25 | Fujitsu Ltd | Ｉｐ電話データ中継プログラム，ｉｐ電話データ中継サーバ及びｉｐ電話システム |
| US8583960B2 (en) | 2010-07-06 | 2013-11-12 | Mitsubishi Electric Corporation | Processor device and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| JPS59148492A (ja) | 二重化構成電子交換機の再開処理方式 | |
| JPS61234690A (ja) | 交換機の障害時に於ける再開処理方法 | |
| JPS625759A (ja) | 呼情報救済方式 | |
| JPS59214397A (ja) | 呼情報救済方式 | |
| JPH05244260A (ja) | 外部記憶装置切替えによる二重化運転方式 | |
| JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
| JPS627245A (ja) | ロ−カルエリアネツトワ−クの端末通信方式 | |
| JPH05244225A (ja) | 無中断系切り替え方法 | |
| KR100303328B1 (ko) | 이중화 제어방식 교환시스템의 운영유지프로세서에서 메인프로세서 절체시 데이터 유실방지방법 | |
| JPS5895455A (ja) | 再開処理方法 | |
| JPS6242252A (ja) | 通信制御装置切替方式 | |
| JPH04111639A (ja) | 通信システムのサービス無中断運転方式 | |
| JPS6229822B2 (ja) | ||
| JP2002229810A (ja) | プロセッサのリプレースシステム | |
| JPS59124099A (ja) | 共通記憶領域の障害復旧処理方式 | |
| JPH0375857A (ja) | マルチプロセッサシステム | |
| JPH07287694A (ja) | 多重化処理システムおよびメモリ同期制御方法 | |
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JPS61226820A (ja) | 復電によるデ−タ処理再開方式 | |
| JPS60238901A (ja) | 系切換方式 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JP2001147828A (ja) | 二重化構成装置の制御方式と制御方法 | |
| JPH02268541A (ja) | 局データ変更方式 | |
| JPS60254897A (ja) | 状態監視デ−タ自動セ−ブ方式 |