JPS60238901A - 系切換方式 - Google Patents
系切換方式Info
- Publication number
- JPS60238901A JPS60238901A JP9403184A JP9403184A JPS60238901A JP S60238901 A JPS60238901 A JP S60238901A JP 9403184 A JP9403184 A JP 9403184A JP 9403184 A JP9403184 A JP 9403184A JP S60238901 A JPS60238901 A JP S60238901A
- Authority
- JP
- Japan
- Prior art keywords
- central controller
- central control
- information
- control unit
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B7/00—Arrangements for obtaining smooth engagement or disengagement of automatic control
- G05B7/02—Arrangements for obtaining smooth engagement or disengagement of automatic control electric
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、待期予備２重化システムにおける２つの中央
制御装置の系切換方式に関する。
制御装置の系切換方式に関する。
従来、この種の待期予備２重化システムでは、ｌ−１
第１図に示すように、０系の中央制御装置００が動作中
で、ｌ系の中央制御装置０１が待期予備の場合、中央制
御装置００が主記憶装置ＩＯのみを使用（又は、主記憶
装置１１のみを使用）して処理を行う主記憶単独運転と
、中央制御装置００が主記憶装置１０．１１の双方を同
期させて処理を行う主記憶２重化同期運転との２つの運
転形態が考えられる。いずれの運転形態でも、一方の中
央制御装置は単独で動作し、他方の中央制御装置が待期
予備となっている。
で、ｌ系の中央制御装置０１が待期予備の場合、中央制
御装置００が主記憶装置ＩＯのみを使用（又は、主記憶
装置１１のみを使用）して処理を行う主記憶単独運転と
、中央制御装置００が主記憶装置１０．１１の双方を同
期させて処理を行う主記憶２重化同期運転との２つの運
転形態が考えられる。いずれの運転形態でも、一方の中
央制御装置は単独で動作し、他方の中央制御装置が待期
予備となっている。
このため、保守者が動作中の中央制御装置００から待期
中の中央制御装置０１へ系を切り換える時に、以下のよ
うな問題が生じる。すなわちこの時に、中央制御装置０
０が入出力制御装置８０により補助記憶装置４０とデー
タ転送を行っていたり、あるいは通信制御装置５０によ
り不図示の外部回線と通信を行っていた場合、中央制御
装置００内にある、ＩＯ種別、回線種別、転送量、格納
アトリス等が収納されているチャネル制御情報６０は、
時期系である中央制御装置０１内のチャ２− ネル制御情報６１に、引き継がれない。そのため、デー
タ転送や通信が終了する迄中央制御装置０１への系切り
換えが待たされるという欠点がある。
中の中央制御装置０１へ系を切り換える時に、以下のよ
うな問題が生じる。すなわちこの時に、中央制御装置０
０が入出力制御装置８０により補助記憶装置４０とデー
タ転送を行っていたり、あるいは通信制御装置５０によ
り不図示の外部回線と通信を行っていた場合、中央制御
装置００内にある、ＩＯ種別、回線種別、転送量、格納
アトリス等が収納されているチャネル制御情報６０は、
時期系である中央制御装置０１内のチャ２− ネル制御情報６１に、引き継がれない。そのため、デー
タ転送や通信が終了する迄中央制御装置０１への系切り
換えが待たされるという欠点がある。
また、中央制御装置００内にある主記憶運転形態を知ら
せるシステム構成制御情報７０が、中央制御装置Ｏ１内
のシステム構成制御情報７１に引き継がれないために、
主記憶の運転形態が変ってしまうという欠点がある。
せるシステム構成制御情報７０が、中央制御装置Ｏ１内
のシステム構成制御情報７１に引き継がれないために、
主記憶の運転形態が変ってしまうという欠点がある。
更には、中央制御装置００内にある主記憶管理情報８０
が中央制御装置Ｏ１内にある主記憶管理情報８１に引き
継がれないために、主記憶プログラムデータを再ロード
しなければならないという欠点があった。
が中央制御装置Ｏ１内にある主記憶管理情報８１に引き
継がれないために、主記憶プログラムデータを再ロード
しなければならないという欠点があった。
また、中央制御装置００にハード障害が起り、再試行な
どでも回復不可能な場合は、監視装置２０により強制的
に時期予備の中央制御装置０１に切り換えられる。とこ
ろがこのとき、中央制御装置００で実行していた処理は
無効となってしまい、例えば電子交換システムの場合で
は、処理中の呼は救済されな℃・ということになり、信
頼性が落ちるという欠点もあった。
どでも回復不可能な場合は、監視装置２０により強制的
に時期予備の中央制御装置０１に切り換えられる。とこ
ろがこのとき、中央制御装置００で実行していた処理は
無効となってしまい、例えば電子交換システムの場合で
は、処理中の呼は救済されな℃・ということになり、信
頼性が落ちるという欠点もあった。
本発明の目的は、各々の中央制御装置を有する２つの系
の切換えを円滑に行い、処理を連続して実行し、かつ高
い信頼性を得ることのできる系切換方式を提供すること
にある。
の切換えを円滑に行い、処理を連続して実行し、かつ高
い信頼性を得ることのできる系切換方式を提供すること
にある。
上記目的を達成するため、本発明に係る系切換方式は、
動作中及び待期中の各々の中央制御装置を備えた時期予
備２重化システムにおい【、前記動作中の中央制御装置
の内部情報（例えばレジスタ、フラグ等）を、前記待期
中の中央制御装置が読ムことのできるバッファメモリ部
へ格納し、外部等からの処理切換信号により前記動作中
の中央制御装置を停止させ、前記待期中の中央制御装置
を動作させて前記バッファメモリ部から前記情報をロー
ドすることにより、前記動作中の中央制御装置から前記
待期中の中央制御装置へ処理を切換えることを特徴とす
るものである。
動作中及び待期中の各々の中央制御装置を備えた時期予
備２重化システムにおい【、前記動作中の中央制御装置
の内部情報（例えばレジスタ、フラグ等）を、前記待期
中の中央制御装置が読ムことのできるバッファメモリ部
へ格納し、外部等からの処理切換信号により前記動作中
の中央制御装置を停止させ、前記待期中の中央制御装置
を動作させて前記バッファメモリ部から前記情報をロー
ドすることにより、前記動作中の中央制御装置から前記
待期中の中央制御装置へ処理を切換えることを特徴とす
るものである。
８−
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第２図は、本発明の一実施例を示す系統図である。以下
、系の切換えについて説明する。まず保守者が動作中の
中央制御装置００から待期中の中央制御装置Ｏ１へ系を
切り換えるための指令を出す。中央制御装置００は、そ
の内部にあるチャネル制御情報６０を、待期系である中
央制御装置Ｏ１が読むことのできるバッファメモリ９１
に書き込む。監視装置２ＪＯを通して待期系の中央制御
装置Ｏ１へ処理開始指令を送る。中央制御装置Ｏ１をス
タートさせ、中央制御装置ＯＯを停止させる。中央制御
装置Ｏ１は、バッファメモリ９１にある中央制御装置０
０のチャネル制御情報６０を読み出し、内部のチャネル
制御情報６１として格納する。
、系の切換えについて説明する。まず保守者が動作中の
中央制御装置００から待期中の中央制御装置Ｏ１へ系を
切り換えるための指令を出す。中央制御装置００は、そ
の内部にあるチャネル制御情報６０を、待期系である中
央制御装置Ｏ１が読むことのできるバッファメモリ９１
に書き込む。監視装置２ＪＯを通して待期系の中央制御
装置Ｏ１へ処理開始指令を送る。中央制御装置Ｏ１をス
タートさせ、中央制御装置ＯＯを停止させる。中央制御
装置Ｏ１は、バッファメモリ９１にある中央制御装置０
０のチャネル制御情報６０を読み出し、内部のチャネル
制御情報６１として格納する。
また中央制御装置００は、前記の系切り換え指令により
、中央制御装置００内にあるシステム構成制御情報７０
と主記憶管理情報８０をも、中央制御装置Ｏ１が読むこ
とのできるバッファメモリ４− ９１へ書き込みを行う。
、中央制御装置００内にあるシステム構成制御情報７０
と主記憶管理情報８０をも、中央制御装置Ｏ１が読むこ
とのできるバッファメモリ４− ９１へ書き込みを行う。
以上のように本実施例では、中央制御装置Ｏ１が前記の
情報を自身のレジスタ類へ格納するようにしたものであ
る。そのため、中央制御装置００が入出力制御装置８０
を使って補助記憶装置４０とデータ転送を行っていたり
、あるいは通信制御装置５０により外部回線と通信を行
っていた場合でも、中央制御装置０１が中央制御装置０
０のチャネル制御情報を引き継げるので、データ転送や
通信を中央制御装置ＯＲが円滑に引き続き処理でき、系
切り換えが待たされるということがなくなる。また、主
記憶の運転形態も引き継ぐことができる。さらには、主
記憶管理情報も主記憶管理情報８０から他方の主記憶管
理情報８１へ引き継げるのでプログラムのデータの再ロ
ードもなくなる。
情報を自身のレジスタ類へ格納するようにしたものであ
る。そのため、中央制御装置００が入出力制御装置８０
を使って補助記憶装置４０とデータ転送を行っていたり
、あるいは通信制御装置５０により外部回線と通信を行
っていた場合でも、中央制御装置０１が中央制御装置０
０のチャネル制御情報を引き継げるので、データ転送や
通信を中央制御装置ＯＲが円滑に引き続き処理でき、系
切り換えが待たされるということがなくなる。また、主
記憶の運転形態も引き継ぐことができる。さらには、主
記憶管理情報も主記憶管理情報８０から他方の主記憶管
理情報８１へ引き継げるのでプログラムのデータの再ロ
ードもなくなる。
また、ハード障害の場合でも監視装置２０が、中央制御
装置００内部のチャネル制御情報システム構成制御情報
７０、主記憶管理情報８０及び実行履歴１００を、中央
制御装置Ｏ１のチャネル制御情報６１、システム構成制
御情報７１、主記憶管埋情報８１、実行履歴１０１にコ
ピーすることができる。従って中央制御装置０１におい
て中央制御装置ＯＯで発生した障害の再試行が可能とな
り、処理中断することなく、中央制御装置８０で実行し
ていた処理を中央制御装置０１で連続的に処理させるこ
とができる。このことによりシステムの信頼性を上げる
ことが可能となる。
装置００内部のチャネル制御情報システム構成制御情報
７０、主記憶管理情報８０及び実行履歴１００を、中央
制御装置Ｏ１のチャネル制御情報６１、システム構成制
御情報７１、主記憶管埋情報８１、実行履歴１０１にコ
ピーすることができる。従って中央制御装置０１におい
て中央制御装置ＯＯで発生した障害の再試行が可能とな
り、処理中断することなく、中央制御装置８０で実行し
ていた処理を中央制御装置０１で連続的に処理させるこ
とができる。このことによりシステムの信頼性を上げる
ことが可能となる。
本発明は以上説明したように、動作系の中央制御装置か
ら待期系の中央制御装置に系を切換える時に、動作系の
中央制御装置の内部情報を待期系の中央制御装置が引き
継げるようにしたことにより、系の切り換えがすみやか
にでき、処理を中断することなく連続して実行可能とな
り、また、ハード異常の場合にも正常な系で再試行する
ことができるために非常に高い信頼性を得ることができ
るという非常に優れた効果を奏するものである。
ら待期系の中央制御装置に系を切換える時に、動作系の
中央制御装置の内部情報を待期系の中央制御装置が引き
継げるようにしたことにより、系の切り換えがすみやか
にでき、処理を中断することなく連続して実行可能とな
り、また、ハード異常の場合にも正常な系で再試行する
ことができるために非常に高い信頼性を得ることができ
るという非常に優れた効果を奏するものである。
第１図は、従来の時期予備２重化システムの例を示す系
統図、第２図は、本発明の一実施例を示す系統図である
。 ００・・・・・・０系の中央制御装置。 １０・・・・・・１系の中央制御装置。 Ｏｌ・・・・・・０系の主記憶装置。 １１・・・・・・１系の主記憶装置。 ９０・・・・・・θ系のバッファメモリ。 ０１・・・・・・１系のバッファメモリ。 ２０・・・・・・監視装置。 ８０・・・・・・入出力制御装置。 ４０・・・・・・補助記憶装置。 ５０・・・・・・通信制御装置。 ６０・・・・・・０系のチャネル制御メモリ。 ６１・・・・・・１系のチャネル制御メモリ。 ７０・・・・・・０系のシステム構成制御情報。 ７１・・・・・・１系のシステム構成制御情報。 ８０・・・・・・θ系の主記憶管理情報。 ８１・・・・・・ｌ系の主記憶管理情報。 １００・・・・・・０系の実行履歴。 １０１・・・・・・１系の実行履歴。 第１図 第２図
統図、第２図は、本発明の一実施例を示す系統図である
。 ００・・・・・・０系の中央制御装置。 １０・・・・・・１系の中央制御装置。 Ｏｌ・・・・・・０系の主記憶装置。 １１・・・・・・１系の主記憶装置。 ９０・・・・・・θ系のバッファメモリ。 ０１・・・・・・１系のバッファメモリ。 ２０・・・・・・監視装置。 ８０・・・・・・入出力制御装置。 ４０・・・・・・補助記憶装置。 ５０・・・・・・通信制御装置。 ６０・・・・・・０系のチャネル制御メモリ。 ６１・・・・・・１系のチャネル制御メモリ。 ７０・・・・・・０系のシステム構成制御情報。 ７１・・・・・・１系のシステム構成制御情報。 ８０・・・・・・θ系の主記憶管理情報。 ８１・・・・・・ｌ系の主記憶管理情報。 １００・・・・・・０系の実行履歴。 １０１・・・・・・１系の実行履歴。 第１図 第２図
Claims (1)
- 動作中及び待期中の各々の中央制御装置を備えた待期予
備２重化システムにおいて、前記動作中の中央制御装置
の内部情報を、前記待期中の中央制御装置が読むことの
できるバッファメモリ部へ格納し、処理切換信号により
前記動作中の中央制御装置を停止させ、前記待期中の中
央制御装置を動作させて前記バッフアメそり部から前記
情報をロードすることにより、前記動作中の中央制御装
置から前記待期中の中央制御装置へ処理を切換えること
を特徴とする系切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9403184A JPS60238901A (ja) | 1984-05-11 | 1984-05-11 | 系切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9403184A JPS60238901A (ja) | 1984-05-11 | 1984-05-11 | 系切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60238901A true JPS60238901A (ja) | 1985-11-27 |
Family
ID=14099189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9403184A Pending JPS60238901A (ja) | 1984-05-11 | 1984-05-11 | 系切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60238901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162907A (ja) * | 1993-12-02 | 1995-06-23 | Nec Corp | 大量の局データ一斉変更方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680702A (en) * | 1979-12-07 | 1981-07-02 | Toshiba Corp | Backup system of sequence controller |
| JPS5790701A (en) * | 1980-11-27 | 1982-06-05 | Yokogawa Hokushin Electric Corp | Backup method of process control computer system |
-
1984
- 1984-05-11 JP JP9403184A patent/JPS60238901A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680702A (en) * | 1979-12-07 | 1981-07-02 | Toshiba Corp | Backup system of sequence controller |
| JPS5790701A (en) * | 1980-11-27 | 1982-06-05 | Yokogawa Hokushin Electric Corp | Backup method of process control computer system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162907A (ja) * | 1993-12-02 | 1995-06-23 | Nec Corp | 大量の局データ一斉変更方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| JP2505928B2 (ja) | フォ―ルト・トレラント・システムのためのチェックポイント機構 | |
| US4905196A (en) | Method and storage device for saving the computer status during interrupt | |
| JPS60238901A (ja) | 系切換方式 | |
| JP3536293B2 (ja) | 二重化コンピュータ装置 | |
| JPH04268643A (ja) | 情報処理システム | |
| JPH04299435A (ja) | データベース等価方式 | |
| JP2004070456A (ja) | データバックアップ方法、データバックアップ装置、及び情報処理装置 | |
| JPH07281933A (ja) | 計算機システム | |
| JPH0474739B2 (ja) | ||
| JPH0319978B2 (ja) | ||
| JPH08202570A (ja) | 二重化プロセス制御装置 | |
| JPH04360242A (ja) | 二重化システムの系切替装置およびその方法 | |
| JPS59148492A (ja) | 二重化構成電子交換機の再開処理方式 | |
| JP2002007220A (ja) | 多重化メモリシステム | |
| JPH0775001B2 (ja) | 系切替方法 | |
| JPS593916B2 (ja) | 再開処理方式 | |
| JPH08331247A (ja) | 交換機の重度障害時の再開制御方式 | |
| JPS60254897A (ja) | 状態監視デ−タ自動セ−ブ方式 | |
| JPH0614355A (ja) | 無中断ファイル更新システム | |
| JP2907102B2 (ja) | ファイルロード方式 | |
| JPH05233466A (ja) | 二重化補助記憶装置の障害回復方式 | |
| JPH10222312A (ja) | ストレージシステム | |
| JPH0375857A (ja) | マルチプロセッサシステム | |
| JPH02263251A (ja) | 計算機システムの補助記憶装置２重化管理方法 |