KR100303328B1 - 이중화 제어방식 교환시스템의 운영유지프로세서에서 메인프로세서 절체시 데이터 유실방지방법 - Google Patents

이중화 제어방식 교환시스템의 운영유지프로세서에서 메인프로세서 절체시 데이터 유실방지방법 Download PDF

Info

Publication number
KR100303328B1
KR100303328B1 KR1019990026666A KR19990026666A KR100303328B1 KR 100303328 B1 KR100303328 B1 KR 100303328B1 KR 1019990026666 A KR1019990026666 A KR 1019990026666A KR 19990026666 A KR19990026666 A KR 19990026666A KR 100303328 B1 KR100303328 B1 KR 100303328B1
Authority
KR
South Korea
Prior art keywords
scic
standby
memory
main processor
active
Prior art date
Application number
KR1019990026666A
Other languages
English (en)
Other versions
KR20010008720A (ko
Inventor
한경수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990026666A priority Critical patent/KR100303328B1/ko
Publication of KR20010008720A publication Critical patent/KR20010008720A/ko
Application granted granted Critical
Publication of KR100303328B1 publication Critical patent/KR100303328B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/14—Delay circuits; Timers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/36—Memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Hardware Redundancy (AREA)

Abstract

가.청구범위에 기재된 발명이 속한 기술분야
이중화 제어방식 교환시스템에 관한 것이다.
나.발명이 해결하려고 하는 기술적 과제
이중화 제어방식 교환시스템의 운영유지 프로세서에서 메인 프로세서의 절체시 데이터 유실을 방지하는 방법을 제공한다.
다.발명의 해결방법의 요지
본 발명은 이중화 제어방식 교환시스템의 운영유지 프로세서에서 메인 프로세서의 동작모드 절체시 데이터 유실을 방지하는 방법에 있어서, 사용자 프로세스로부터의 절체명령에 따라 액티브 측 SCIC로 스탠바이 구동 명령을 인가하고 미리 설정된 일정시간동안 지연하는 과정과, 상기 지연시간동안 상기 액티브 측 SCIC의 메모리에 저장된 사용자 디스플레이정보를 사용자 엠.엠.씨(MMC)터미널로 전송하는 과정과, 상기 액티브 측 SCIC의 듀얼포트메모리에 저장된 데이터들을 스탠바이 측 메인 프로세서(MP)의 메모리로 듀얼 복사하는 과정과, 상기 스탠바이 측 SCIC로 액티브 구동 명령을 인가하는 과정과, 상기 액티브 측 SCIC의 듀얼포트메모리로부터 상기 스탠바이 측 메인 프로세서의 메모리로 듀얼 복사된 데이터를 상기 스탠바이 측 SCIC의 듀얼포트메모리에 기록하는 과정을 포함하여 구성함을 특징으로 한다.
라.발명의 중요한 용도
교환시스템에 이용한다.

Description

이중화 제어방식 교환시스템의 운영유지프로세서에서 메인 프로세서 절체시 데이터 유실방지방법{A METHOD FOR PREVENTING LOSS OF DATA IN CASE OF SWITCHING MAIN PROCESSOR IN DUPLEX CONTROL STRUCTURE EXCHANER}
본 발명은 교환시스템에 관한 것으로, 특히 이중화 제어방식 교환시스템의OMP(Operation and Maintanance Precessor: 운영유지 프로세서)에서 MP(Main Processor)절체시 데이터 유실방지 방법에 관한 것이다.
통상적으로 교환시스템에서는 프로세서 및 디스크가 모두 이중화되어 있다. 도 1은 이중화로 운용되는 교환시스템의 액티브(Active) 측과 스탠바이(Standby) 측 MP의 소프트웨어 블록 구성도를 도시한 것이다. 상기 도 1을 참조하면, 액티브 측 MP(100)의 OS(Operating System)(104)는 사용자 프로세스로부터 스탠바이 구동 명령(Command)을 수신하는 경우 SCIC(106)로 S_TAKEOFF라는 스탠바이 구동으로의 절체를 알리는 인터럽트(Interrupt) 신호를 보내고, DPRAM(Dual Port Random Access Memory)(108)에서 사용하고 있는 각 I/O(Input/Output)드라이버의 TTYMUX wn_pt(Write_pointer)값을 클리어(Clear) 시킨다. 그러면 상기 SCIC(106)에서는 상기 S_TAKEOFF라는 인터럽트 신호를 인식하여 PSAA(Parallel Interface Port: 병렬 인터페이스 포트)를 스탠바이로 만들고, DRAM(Dynamic Random Access Memory)(110)에 존재하는 국부 데이터(Local data)를 초기화한 후 스탠바이 모드로 동작을 수행하게 된다. 또한 상기 액티브 측 MP(100)는 S채널을 통해 스탠바이 측 MP(112)의 OS(116)로 액티브로 구동할 것을 명령하는 신호를 전송한다.
그러면 스탠바이 측 MP(112)의 OS(116)는 상기 액티브 측 MP(100)로부터 S채널을 통해 전송되는 상기 액티브 구동 명령을 인식하여 SCIC(118)로 S_TAKEOVER라는 액티브 구동으로의 절체를 알리는 인터럽트 신호를 보내고, 기록(Write) 동작시 대기상태(Waiting)에 있는 프로세스를 웨이크업(Wakeup)시킨다. 또한 DPRAM(120)에서 사용하고 있는 각 I/O드라이버의 TTYMUX wn_pt(Write_pointer)값을 클리어 시킨후, 기존 파워(power)정보를 DPRAM(120)에 기록(write)한다. 이에 따라 상기 S_TAKEOVER명령을 인가받은 스탠바이 측 SCIC(118)에서는 PSAA를 액티브로 만들고, 초기화하여 액티브 모드로 동작을 수행하게 된다.
그런데 상기 종래 이중화 구조의 교환시스템에서는 OMP에서 MP절체시 액티브 측 SCIC(106)의 DRAM(110)의 정보가 상기 절체순간에 모두 클리어되기 때문에 사용자가 기록(write)했던 데이터들이 모두 유실되며, 또한 DPRAM(108)에서 사용하고 있는 각 I/O드라이버의 TTYMUX wn_pt값이 모두 클리어되기 때문에 절체직전 액티브 측의 기록 포인터(write pointer)를 잃게되어 절체순간 사용자 MMC(Man-Machine Controll)터미널(124)로 정상적인 메시지가 디스플레이되지 못하는 문제점이 있었다.
상술한 바와 같이 종래 이중화 구조의 교환시스템에서는 OMP에서 MP절체시 액티브 측 SCIC(106)의 DRAM(110)의 정보가 상기 절체순간에 모두 클리어되기 때문에 사용자가 기록(write)했던 데이터들이 모두 유실되며, 또한 DPRAM(108)에서 사용하고 있는 각 I/O드라이버의 TTYMUX wn_pt값이 모두 클리어되기 때문에 절체직전 액티브 측의 기록 포인터(write pointer)를 잃게되어 절체순간 사용자 MMC터미널(124)로 정상적인 메시지가 디스플레이되지 못하는 문제점이 있었다.
따라서 본 발명의 목적은 교환기 OMP에서 MP절체시에도 사용자 MMC터미널로 정상적인 메시지가 디스플레이될 수 있게 하는 방법을 제공함에 있다.
도 1은 종래 이중화 제어방식 교환시스템의 액티브 측과 스탠바이 측 MP의 소프트웨어 블록 구성도,
도 2는 본 발명의 실시 예에 따른 이중화 제어방식 교환시스템의 액티브 측과 스탠바이 측 MP의 소프트웨어 블록 구성도,
도 3은 본 발명의 실시 예에 따른 이중화 제어방식 교환시스템의 OMP에서 MP절체시 액티브 측 MP에서의 동작제어 흐름도,
도 4는 본 발명의 실시 예에 따른 이중화 제어방식 교환시스템의 OMP에서 MP절체시 스탠바이 측 MP에서의 동작제어 흐름도.
상술한 목적을 달성하기 위한 본 발명은 이중화 제어방식 교환시스템의 운영유지 프로세서에서 메인 프로세서의 동작모드 절체시 데이터 유실을 방지하는 방법에 있어서, 사용자 프로세스로부터의 절체명령에 따라 액티브 측 SCIC로 스탠바이 구동 명령을 인가하고 미리 설정된 일정시간동안 지연하는 과정과, 상기 지연시간동안 상기 액티브 측 SCIC의 메모리에 저장된 사용자 디스플레이정보를 사용자 엠.엠.씨(MMC)터미널로 전송하는 과정과, 상기 액티브 측 SCIC의 듀얼포트메모리에 저장된 데이터들을 스탠바이 측 메인 프로세서(MP)의 메모리로 듀얼 복사하는 과정과, 상기 스탠바이 측 SCIC로 액티브 구동 명령을 인가하는 과정과, 상기 액티브 측 SCIC의 듀얼포트메모리로부터 상기 스탠바이 측 메인 프로세서의 메모리로 듀얼 복사된 데이터를 상기 스탠바이 측 SCIC의 듀얼포트메모리에 기록하는 과정을 포함하여 구성함을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 처리 흐름과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2는 본 발명의 실시 예에 따른 이중화로 운용되는 교환시스템의 액티브측과 스탠바이 측 MP의 소프트웨어 블록 구성도를 도시한 것이다. 상기 도 2를 참조하면, 본 발명의 실시 예에 따른 액티브측 MP(206)의 OS(210)는 사용자 프로세스로부터 스탠바이 구동 명령을 수신하는 경우 SCIC(200)로 S_TAKE_END라는 스탠바이 구동으로의 절체를 알리는 인터럽트 신호를 보낸다. 이후 액티브 측 MP(206)의 OS(210)는 종래와는 다르게 SCIC(200)의 DPRAM(204)에서 사용하고 있는 각 I/O드라이버의 TTYMUX wn_pt(write_pointer)값을 클리어 시키기 전에 SCIC(200) DRAM(202)의 데이터가 사용자 MMC터미널(224)에 기록(Write)되어 디스플레이될 수 있도록 일정시간 동안 지연한다. 이어 액티브 측 MP(206)의 OS(210)는 상기 절체시 액티브 측 SCIC(200)의 DPRAM(204)에서 사용하고 있던 DPRAM(204)데이터들 즉, 포트(port) 정보, 기록 포인터(write pointer), 기록 사이즈(write size), 실제 데이터 등을 MP(206)의 DRAM(208)에 일정한 포맷으로 저장시키고, 이를 스탠바이 측 MP(212)의 DRAM(214)으로 복사시킨다.
상기 액티브 측 SCIC(200)는 상기 S_TAKE_END의 스탠바이 구동으로의 절체를 알리는 인터럽트 신호를 수신하면, 상기 지연시간동안에 DRAM(204)에 존재하는 데이터가 사용자 MMC터미널(224)로 디스플레이될 수 있도록 기록(write)신호를 인에이블(enable)시켜서 DRAM(214)에 존재하는 데이터를 사용자 MMC터미널(224)로 전송시키고, 이를 OS(210)에게 인터럽트 신호로 알려준다.
그러면 스탠바이 측 MP(212)의 OS(216)는 상기 액티브 측 MP(206)로부터 S채널을 통해 전송되는 상기 액티브 구동 명령을 인식하여 SCIC(218)로 S_TAKEOVER라는 액티브 구동으로의 절체를 알리는 인터럽트 신호를 보내고, 기록(write) 동작시 대기상태(Waiting)에 있는 프로세스를 웨이크업 시킨다. 또한 OS(216)는 본 발명의 실시 예에 따라 액티브 측 MP(212)의 DRAM(214)으로부터 복사된 절체시 액티브 측 I/O드라이버의 TTYMUX wn_pt(write_pointer)값을 SCIC(218) DPRAM(220)으로 복사한다. 이에 따라 스탠바이 측 SCIC(218)에서는 상기 데이터를 바탕으로 지정된 포트에 기록 포인터(Write pointer)를 가지고 저장된 사이즈만큼 DRAM(222)으로 복사하여 사용자 MMC터미널(224)로 디스플레이되게 한다.
도 3은 본 발명의 실시 예에 따른 이중화 제어방식 교환시스템의 OMP에서 MP절체시 액티브 측 MP에서의 동작제어 흐름도를 도시한 것이다. 이하 상기 도 2 및 도 3을 참조하여 본 발명의 실시 예를 상세히 설명한다.
먼저 액티브 모드로 구동하고 있는 액티브 측 MP(206)의 OS(200)는 사용자 프로세스로부터 스탠바이 구동 명령이 인가되는 경우 (300)단계에서 이에 응답하여 (302)단계로 진행해서 SCIC(200)로 스탠바이 구동으로의 절체를 알리는 S_TAKE_END 인터럽트 신호를 인가시킨다. 이어 액티브 측 MP(206)의 OS(200)는 (304)단계로 진행하여 SCIC(200)의 DRAM(202)에 저장된 데이터가 사용자 MMC터미널(224)로 디스플레이될 수 있도록 I/O 드라이버의 TTYMUX wn_pt(Write_pointer)값을 클리어시키는 동작을 미리 설정된 일정시간만큼 지연시킨다. 그러면 SCIC(200)는 상기 지연시간동안 DRAM(202)에 남아있는 사용자에 의해 요구된 디스플레이정보를 사용자 MMC터미널(224)로 전송하여 디스플레이시킨 후, DRAM(202)에 남아있는 정보가 모두 사용자 MMC터미널(224)로 전송되었으면 액티브 측 MP(206)의 OS(210)로 인터럽트 신호를 인가하여 이를 알린다. 그러면 액티브 측 MP(206)의 OS(210)는 (306)단계에서SCIC(200)의 DPRAM(204)에 저장되어 있는 절체직전의 포트정보, 기록 포인터(Write pointer), 기록 사이즈(write size), 실제 데이터 등과 같은 I/O드라이버에 대한 데이터들을 MP(206)의 DRAM(208)에 미리 설정된 일정한 포맷으로 저장하고, (308)단계에서 상기 I/O드라이버 데이터들을 스탠바이 모드로 동작중인 스탠바이 측 MP(212)의 DRAM(214)으로 복사시킨다. 이어 액티브 측 MP(206)의 OS(210)는 (310)단계로 진행하여 스탠바이 모드로 동작하게 된다.
도 4는 본 발명의 실시 예에 따른 이중화 제어방식 교환시스템의 OMP에서 MP절체시 스탠바이 모드로 동작중인 스탠바이 측 MP에서의 액티브 모드로의 절체를 위한 동작제어 흐름도를 도시한 것이다. 이하 상기 도 2 및 도 4를 참조하여 본 발명의 실시 예를 상세히 설명한다.
먼저 스탠바이 모드로 구동하고 있는 스탠바이 측 MP(212)의 OS(216)는 S채널을 통해 상기 액티브 측 MP(206)의 OS(210)로부터 액티브 구동 명령을 수신하는 경우 (400)단계에서 이에 응답하여 (402)단계로 진행해서 SCIC(218)로 액티브 구동으로의 절체를 알리는 S_TAKEOVER 인터럽트 신호를 인가시킨다. 이어 스탠바이 측 MP(212)의 OS(216)는 (404)단계로 진행하여 절체전에 액티브 모드로 구동하던 액티브 측으로부터 MP(212)의 DRAM(214)에 복사된 액티브 측 SCIC(200) DPRAM(204)의 정보를 사용자가 디스플레이를 요구한 동작처럼 SCIC(218)의 DPRAM(220)에 기록하고, (406)단계로 진행하여 액티브 모드로 동작하게 된다. 이에 따라 SCIC(218)에서는 상기 DPRAM(220)에 기록된 정보를 이용하여 지정된 포트에 기록 포인터(write pointer)를 위치시키고, 사용자로부터 요구된 데이터양 만큼 DRAM(222)으로 복사하여 이를 사용자 MMC터미널(224)로 디스플레이시킨다. 따라서 사용자 MMC터미널(224)에서는 절체시에도 사용자가 기록한 데이터가 유실됨 없이 안정적으로 디스플레이되게 된다.
상술한 바와 같이 본 발명은 이중화 구조의 교환시스템 OMP에서 MP절체시 액티브 측 SCIC의 DPRAM데이터를 스탠바이 측으로 듀얼 복사하여 복구함으로써 사용자가 기록한 데이터가 유실됨 없이 안정적으로 디스플레이되는 이점이 있다.

Claims (1)

  1. 이중화 제어방식 교환시스템의 운영유지 프로세서에서 메인 프로세서의 동작모드 절체시 데이터 유실을 방지하는 방법에 있어서,
    사용자 프로세스로부터의 절체명령에 따라 액티브 측 SCIC로 스탠바이 구동 명령을 인가하고 미리 설정된 일정시간동안 지연하는 과정과,
    상기 지연시간동안 상기 액티브 측 SCIC의 메모리에 저장된 사용자 디스플레이정보를 사용자 엠.엠.씨(MMC)터미널로 전송하는 과정과,
    상기 액티브 측 SCIC의 듀얼포트메모리에 저장된 데이터들을 스탠바이 측 메인 프로세서(MP)의 메모리로 듀얼 복사하는 과정과,
    상기 스탠바이 측 SCIC로 액티브 구동 명령을 인가하는 과정과,
    상기 액티브 측 SCIC의 듀얼포트메모리로부터 상기 스탠바이 측 메인 프로세서의 메모리로 듀얼 복사된 데이터를 상기 스탠바이 측 SCIC의 듀얼포트메모리에 기록하는 과정으로 이루어짐을 특징으로 하는 이중화 제어방식 교환시스템의 운영유지프로세서에서 메인 프로세서 절체시 데이터 유실방지방법.
KR1019990026666A 1999-07-02 1999-07-02 이중화 제어방식 교환시스템의 운영유지프로세서에서 메인프로세서 절체시 데이터 유실방지방법 KR100303328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990026666A KR100303328B1 (ko) 1999-07-02 1999-07-02 이중화 제어방식 교환시스템의 운영유지프로세서에서 메인프로세서 절체시 데이터 유실방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990026666A KR100303328B1 (ko) 1999-07-02 1999-07-02 이중화 제어방식 교환시스템의 운영유지프로세서에서 메인프로세서 절체시 데이터 유실방지방법

Publications (2)

Publication Number Publication Date
KR20010008720A KR20010008720A (ko) 2001-02-05
KR100303328B1 true KR100303328B1 (ko) 2001-11-01

Family

ID=19599094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026666A KR100303328B1 (ko) 1999-07-02 1999-07-02 이중화 제어방식 교환시스템의 운영유지프로세서에서 메인프로세서 절체시 데이터 유실방지방법

Country Status (1)

Country Link
KR (1) KR100303328B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729930B1 (ko) * 2005-12-16 2007-06-18 두산중공업 주식회사 이중화 시스템의 절체 회로

Also Published As

Publication number Publication date
KR20010008720A (ko) 2001-02-05

Similar Documents

Publication Publication Date Title
US7661029B2 (en) Information processing apparatus with resume function and information processing system
US6640291B2 (en) Apparatus and method for online data migration with remote copy
US6078970A (en) System for determining adapter interrupt status where interrupt is sent to host after operating status stored in register is shadowed to host memory
EP1049016B1 (en) Disk subsystems for mirroring, their integrated system and corresponding mirroring method
US20090100278A1 (en) Method and Apparatus for Managing Power Consumption Relating to a Differential Serial Communication Link
JP5409159B2 (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP2001337939A (ja) データ多重化方法およびデータ多重化システム
JPH04362718A (ja) システム再起動装置
US7293197B2 (en) Non-volatile memory with network fail-over
JP2004164047A (ja) 記憶システム
KR100303328B1 (ko) 이중화 제어방식 교환시스템의 운영유지프로세서에서 메인프로세서 절체시 데이터 유실방지방법
JP2002123406A (ja) 高信頼性システム
JPH10207824A (ja) ダイレクトメモリアクセス伝送システムのタイミングモード選択装置
KR20020059481A (ko) 대형 시스템에서의 이중화 장치 및 방법
JP2004118644A (ja) ディスクアレイ制御装置
JP2002358169A (ja) 半導体ディスク装置
JP3298239B2 (ja) 二重化制御システムの等値化方法
JPH10133926A (ja) ミラー化ディスク復旧方法と復旧システム
JP2002108640A (ja) デュープレックスシステム、シングルプロセッサシステム、及びサブボード
JPH04215142A (ja) 二重化ディスク制御方式
JP2001243209A (ja) 分散共有メモリシステム及び分散共有メモリシステム制御方法
JPS6120167A (ja) デ−タ記憶装置
KR20010011204A (ko) 캐쉬미러링을 통한 레이드 장애극복 방법 및 장치
JP2701739B2 (ja) プロセッサの系切替え方式
JP2003005871A (ja) データ処理装置のデータバックアップ方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070611

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee