JP2003005871A

JP2003005871A - データ処理装置のデータバックアップ方法および装置

Info

Publication number: JP2003005871A
Application number: JP2001193501A
Authority: JP
Inventors: Masaru Takeuchi; 勝竹内
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 2001-06-26
Filing date: 2001-06-26
Publication date: 2003-01-08

Abstract

(57)【要約】【課題】電源装置を大型化することなく、電断時に演
算データをバックアップメモリへ消失することなく確実
に転送できるようにしたデータ処理装置のデータバック
アップ方法および装置を提供する。【解決手段】電源ユニット１０から出力される１次電
源断通知をＣＰＵユニット２０の演算装置２１に加え、
また、ＣＰＵユニット２０の演算装置２１から出力され
る遮断信号により駆動される遮断素子５１が設け、ＣＰ
Ｕユニット２０の演算装置２１は、この１次電源断通知
に応答して、遮断信号を遮断素子５１に出力してＩ／Ｏ
ユニット３０および高機能ユニット４０への２次電源の
供給を遮断するとともに、内部メモリ２２のデータをバ
ックアップメモリ２３へ転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電源装置を有す
るデータ処理装置のデータバックアップ方法および装置
に関し、特に、電源装置を大型化せずに２次電源の保持
時間を長くすることができるようにしたデータ処理装置
のデータバックアップ方法および装置に関する。

【０００２】

【従来の技術】一般に、ＭＰＵ(Micro Processing Uni
t)またはＡＳＩＣ(Application Specific Integrated C
ircuit)等の演算装置を搭載したＰＬＣ(Programmable L
ogic Controller)等のデータ処理装置においては、ＭＰ
ＵまたはＡＳＩＣ等の演算装置が演算中に、その演算結
果（データ）を内部メモリに逐次書き込むように構成さ
れている。

【０００３】この種のデータ処理装置においては、演算
結果を電源遮断後も保存するために、以下に示すように
各種のデータバックアップ方法が行われている。

【０００４】１）内部メモリそのものをバッテリ等で直
接バックアップする方法。

【０００５】２）電源装置の１次電源断から２次電源断
までの電源保持時間の間に内部データをフラッシュメモ
リ等の不揮発性メモリやバックアップ可能な微小消費電
流特性のＳＲＡＭ(Static Random Access Memory)等の
バックアップメモリに転送する方法。

【０００６】図７は、上記１）に示した内部メモリ１１
０そのものをバッテリ１１１で直接バックアップする方
法を採用したデータ処理装置の要部を示すもので、この
データ処理装置においては、演算装置１００にバッテリ
１１１で直接バックアップされた高速ＳＲＡＭ等から構
成される内部メモリ１１０を接続し、演算装置１００
は、各演算を行う毎にその演算結果データを内部メモリ
１１０のアドレス指定して、内部メモリ１１０に書き込
むように構成されている。

【０００７】また、上記２）の方法において、ユーザ操
作等により任意の時期、方法によりデータ転送のトリガ
を入力してこのトリガにより内部データをフラッシュメ
モリ等の不揮発性メモリやバックアップ可能な微小消費
電流特性のＳＲＡＭに転送しておく方法や、演算装置の
演算中の空き時間に内部データをフラッシュメモリ等の
不揮発性メモリやバックアップ可能な微小消費電流特性
のＳＲＡＭに少しずつ転送する方法も考えられている。

【０００８】図８は、ユーザ操作等により任意の時期、
方法によりデータ転送のトリガを入力してこのトリガに
より内部データをフラッシュメモリ等の不揮発性メモリ
やバックアップ可能な微小消費電流特性のＳＲＡＭに転
送する方法を採用するデータ処理装置の要部を示すもの
で、このデータ処理装置においては、演算装置１００に
内部メモリ１２０およびバッテリ１３１でバックアップ
されたバックアップメモリ１３０を接続するとともに、
演算装置１００に、ユーザの直接操作、所定のツールか
らの入力若しくはネットワークコマンド等により転送の
トリガを入力するスイッチ１４０を設け、演算装置１０
０は、このスイッチ１４０からのトリガ入力に応答し
て、内部メモリ１２０およびバックアップメモリ１３０
のアドレス指定をして内部メモリ１２０のデータをバッ
クアップメモリ１３０ヘ転送するように構成されてい
る。

【０００９】図９および図１０は、上記演算装置の演算
中の空き時間を利用して内部データをバックアップメモ
リに少しずつ転送する方法を採用するデータ処理装置の
要部およびその動作を示すもので、このデータ処理装置
においては、図９に示すように、演算装置１００に内部
メモリ１２０およびバッテリ１３１でバックアップされ
たバックアップメモリ１３０を接続して構成されてお
り、そして、この構成においては、図１０に示すよう
に、演算装置１００が演算中の空き時間、すなわち、演
算装置１００が内部メモリ１２０からデータを読み出し
ている間に内部メモリ１２０のデータをバックアップメ
モリ１３０に転送するように構成される。

【００１０】

【発明が解決しようとする課題】しかし、上記１）（図
７）に示した内部メモリ１１０そのものをバッテリ１１
１で直接バックアップする方法を採用したデータ処理装
置は、近年のデータ処理装置の高速化のために、内部メ
モリ１１０としてバックアップ時の消費電流の大きい高
速ＳＲＡＭを使用しており、また、装置に求められてい
る小型化に伴い、バッテリ１１１の容量を大きくするこ
とができないので、データのバックアップ時間が短くな
るという問題がある。

【００１１】また、上記図８に示した電源装置の１次電
源断から２次電源断までの電源保持時間の間に内部デー
タをフラッシュメモリ等の不揮発性メモリやバックアッ
プ可能な微小消費電流特性のＳＲＡＭ等のバックアップ
メモリに転送する方法は、データの高容量化に伴いデー
タ転送時間が増大し、１次電源断から２次電源断までの
電源保持時間にデータの転送を完了することが不可能に
なることがあり、ここにおいても装置の小型化の要求の
ために電源装置のコンデンサ等の容量を充分大きくする
ことはできないので、データ転送の容量に制限が加わ
り、電源の瞬断停電も含めてユーザ不慮の電源断に対し
ての配慮がないために、それまでに演算したデータを消
失してしまうことがあるという問題がある。

【００１２】これらの問題を解決するために、上記１）
の方法において、内部メモリとして高速メモリの中でも
バックアップ電流が比較的小さなメモリを指定して使用
する方法も考えられているが、この方法によってもバッ
クアップ時間は大きく伸びず、また、代替品の存在がな
いゆえに調達性に難がある。

【００１３】また、この図９および図１０に示した方法
においては、バックアップメモリ１３０へのデータ転送
が内部メモリ１２０からのデータ読み出し中に行われる
ため、内部メモリ１２０への書き込みが頻繁に起こる
と、バックアップメモリ１３０へデータを転送する時間
がなくなり、バッファオーバーフローするという問題が
ある。

【００１４】すなわち、この方法においては、演算装置
１００の空き時間がユーザのアプリケーションに依存す
るためデータ消失の問題が完全に拭い去ることができ
ず、また、この方法においても電源の瞬断停電も含めて
ユーザ不慮の電源断に対しての配慮がないために、それ
までに演算したデータを消失してしまうことがあるとい
う問題がある。

【００１５】そこで、この発明は、電源装置を大型化せ
ずに２次電源の保持時間を長くすることができるように
してデータのバックアップを確実に行うことができるよ
うにすることを目的とする。

【００１６】また、この発明は、電源装置を大型化せず
に２次電源の保持時間を長くすることができるようにし
てデータのバックアップを確実に行うことができるよう
にしたデータ処理装置のデータバックアップ方法を提供
することを目的とする。

【００１７】また、この発明は、電源装置を大型化せず
に２次電源の保持時間を長くすることができるようにし
てデータのバックアップを確実に行うことができるよう
にしたデータ処理装置のデータバックアップ装置を提供
することを目的とする。

【００１８】

【課題を解決するための手段】この発明のデータ処理装
置のデータバックアップ方法は、電源装置から２次電源
の供給を受けて演算処理を行い、その演算結果を演算中
に内部メモリに逐次書き込んでいくデータ処理装置のデ
ータバックアップ方法において、上記データ処理装置に
データをバックアップ可能なバックアップメモリを設け
て、上記電源装置から１次電源断通知を受信すると上記
内部メモリに書き込まれたデータを上記バックアップメ
モリに転送するとともに、上記転送に要する２次電源以
外の上記電源装置からの２次電源を遮断することを特徴
とする。

【００１９】また、電源装置から２次電源の供給を受け
て複数のデータ処理ユニットが演算処理を行うデータ処
理装置のデータバックアップ方法において、上記複数の
データ処理ユニットの少なくとも１つのデータ処理ユニ
ットは、演算結果を演算中に内部メモリに逐次書き込む
ようになっているとともに、バックアップメモリにデー
タをバックアップ可能とし、上記電源装置から１次電源
断通知を受信すると上記内部メモリに書き込まれたデー
タを上記バックアップメモリに転送するとともに、上記
少なくとも１つのデータ処理ユニット以外の他のデータ
処理ユニットへの２次電源を遮断することを特徴とす
る。

【００２０】ここで、上記データ処理装置としては、Ｍ
ＰＵまたはＡＳＩＣ等の演算装置を搭載し、ＭＰＵまた
はＡＳＩＣ等の演算装置が演算中に、その演算結果（デ
ータ）を内部メモリに逐次書き込むように構成された、
例えば、ＰＬＣ等が含まれ、また、上記バックアップメ
モリが設けられたデータ処理ユニットとしては、例え
ば、ＰＬＣのＣＰＵユニット等が含まれ、他のデータ処
理ユニットとしては、ＰＬＣのＩ／Ｏユニット、高機能
ユニット等が含まれる。

【００２１】また、上記バックアップ可能なバックアッ
プメモリとしては、フラッシュメモリ等の不揮発性メモ
リやバッテリでバックアップされた微小消費電流特性の
ＳＲＡＭ等が含まれる。

【００２２】このような構成によると、上記電源装置か
ら１次電源断通知を受信してからの電源保持時間を長く
することができるので、上記内部メモリに書き込まれた
データを上記バックアップメモリに転送する転送時間を
確実に確保することができる。

【００２３】また、上記電源装置から上記複数のデータ
処理ユニットへの給電は、上記複数のデータ処理ユニッ
トを搭載するマザーボードを介して行われ、上記電源装
置からの給電の遮断は、上記マザーボード上における上
記電源装置から上記他のデータ処理ユニットへの２次電
源を遮断することにより行われることを特徴とする。

【００２４】このような構成によると、マザーボードの
変更だけで対応でき、また、上記他のデータ処理ユニッ
トへの２次電源は完全に遮断されるので、上記内部メモ
リに書き込まれたデータを上記バックアップメモリに転
送する転送時間を確実に確保することができる。

【００２５】また、上記電源装置から上記複数のデータ
処理ユニットへの給電は、上記複数のデータ処理ユニッ
トを搭載するマザーボードを介して行われ、上記電源装
置からの給電の遮断は、上記マザーボードから給電され
る上記電源装置からの２次電源を各他のデータ処理ユニ
ット内で遮断することにより行われることを特徴とす
る。

【００２６】このような構成によると、各データ処理ユ
ニットの一部変更で対応でき、また、上記他のデータ処
理ユニットへの２次電源は完全に遮断されるので、上記
内部メモリに書き込まれたデータを上記バックアップメ
モリに転送する転送時間を確実に確保することができ、
更に、データ処理ユニット毎の２次電源の遮断が可能に
なる。

【００２７】また、上記電源装置から上記複数のデータ
処理ユニットへの給電は、上記複数のデータ処理ユニッ
トを搭載するマザーボードを介して行われ、上記電源装
置からの給電の遮断は、上記マザーボード上における上
記電源装置から上記他のデータ処理ユニットへの２次電
源の一部を遮断することにより行われることを特徴とす
る。

【００２８】このような構成によると、マザーボードの
変更だけで対応できるとともに、各データ処理ユニット
へは１次電源断後も必要最小限の電源の供給が可能にな
る。

【００２９】また、上記電源装置から上記複数のデータ
処理ユニットへの給電は、上記電源装置から直接行わ
れ、上記電源装置からの給電の遮断は、上記電源装置か
ら上記他のデータ処理ユニットへの上記２次電源を遮断
することにより行われることを特徴とする。

【００３０】このような構成によると、マザーボードを
有しないデータ処理装置にもこの発明を適用することが
可能になる。

【００３１】また、この発明のデータ処理装置のデータ
バックアップ装置は、電源装置から２次電源の供給を受
けて演算処理を行い、その演算結果を演算中に内部メモ
リに逐次書き込んでいくデータ処理装置のデータバック
アップ装置において、上記データ処理ユニットに設けら
れ、データをバックアップ可能なバックアップメモリ
と、上記電源装置からの１次電源断通知の受信に応答し
て上記内部メモリに書き込まれたデータを上記バックア
ップメモリに転送する転送手段と、上記転送に要する２
次電源以外の上記電源装置からの２次電源を遮断する遮
断手段と、を具備することを特徴とする。

【００３２】また、電源装置から２次電源の供給を受け
る複数のデータ処理ユニットの少なくとも１つのデータ
処理ユニットが、演算処理を行い、その演算結果を演算
中に内部メモリに逐次書き込んでいく演算装置を有する
データ処理装置のデータバックアップ装置において、上
記少なくとも１つのデータ処理ユニットに、データをバ
ックアップ可能なバックアップメモリと、上記電源装置
からの１次電源断通知の受信に応答して上記内部メモリ
に書き込まれたデータを上記バックアップメモリに転送
する転送手段とを有し、上記バックアップメモリが設け
られたデータ処理ユニット以外の他のデータ処理ユニッ
トへの上記電源装置からの給電を、上記電源装置から上
記１次電源断通知の受信に応答して、遮断する遮断手段
を具備することを特徴とする。

【００３３】ここで、上記遮断手段としては、マグネッ
トリレー若しくは半導体リレー等を用いることができ
る。

【００３４】また、上記遮断手段は、上記複数のデータ
処理ユニットを搭載するマザーボード上に設けられ、上
記１次電源断通知の受信に応答して上記演算装置から出
力される遮断信号により駆動されて上記電源装置から各
データ処理ユニットへの２次電源を遮断する遮断素子を
具備することを特徴とする。

【００３５】また、上記遮断手段は、上記他のデータ処
理ユニットに設けられ、上記１次電源断通知の受信に応
答して上記他のデータ処理ユニットの制御装置から出力
される遮断信号により駆動されて該データ処理ユニット
に供給される上記電源装置からの２次電源を遮断する遮
断素子を具備することを特徴とする。

【００３６】また、上記遮断手段は、上記複数のデータ
処理ユニットを搭載するマザーボード上に設けられ、上
記１次電源断通知の受信に応答して上記演算装置から出
力される遮断信号により駆動されて上記電源装置からの
２次電源の一部を遮断する遮断素子を具備することを特
徴とする。

【００３７】また、上記遮断手段は、上記１次電源断通
知の受信に応答して上記演算装置から出力される遮断信
号により駆動されて上記電源装置から上記他のデータ処
理ユニットへ直接供給される２次電源を遮断する遮断素
子を具備することを特徴とする。

【００３８】なお、この発明における、「内部メモリに
書き込まれたデータをバックアップメモリに転送する」
には、以下の場合が含まれる。

【００３９】ａ）内部メモリに書き込まれたデータの
みをバックアップメモリに転送する。

【００４０】ｂ）書き込まれたデータを含む内部メモ
リの所定範囲のデータをバックアップメモリに転送す
る。

【００４１】ｃ）書き込まれたデータを含む内部メモ
リ全範囲のデータをバックアップメモリに転送する。

【００４２】

【発明の実施の形態】以下、この発明に係わるデータ処
理装置のデータバックアップ方法および装置の実施の形
態を添付図面を参照して詳細に説明する。

【００４３】図１は、この発明に係わるデータ処理装置
のデータバックアップ装置の第１の実施の形態を示すブ
ロック図である。

【００４４】図１に示すデータ処理装置のデータバック
アップ装置は、この発明に係わるデータ処理装置が、電
源ユニット１０、ＣＰＵユニット２０、Ｉ／Ｏユニット
３０、高機能ユニット４０を搭載したＰＬＣ（プログラ
マブルロジックコントローラ）である場合を示してい
る。

【００４５】図１において、このＰＬＣは、マザーボー
ド５０に、電源ユニット１０、ＣＰＵユニット２０、Ｉ
／Ｏユニット３０、高機能ユニット４０を搭載して構成
される。なお、ここでは、ＣＰＵユニット２０に対して
それぞれ一台のＩ／Ｏユニット３０、高機能ユニット４
０を搭載した場合を示しているが、複数台のＩ／Ｏユニ
ットおよび高機能ユニットを搭載するように構成しても
よい。

【００４６】電源ユニット１０は、電源装置１１を搭載
して構成されており、この電源装置１１は外部から１次
電源の供給を受けて、ＣＰＵユニット２０等のデータ処
理ユニットに適合する２次電源を生成して、この２次電
源をマザーボード５０を介してＣＰＵユニット２０、Ｉ
／Ｏユニット３０、高機能ユニット４０に供給する。

【００４７】また、電源ユニット１０は、１次電源の瞬
断若しくは停電が生じると１次電源断通知を出力すると
ともに、この１次電源断通知が生じてからも電源装置１
１のコンデンサ等に蓄積されている一定量の２次電源の
電流がなくなるまでデータ処理ユニット２０、３０、４
０に出力し続ける。

【００４８】ＣＰＵユニット２０は、このＰＬＣの制御
に係わる各種演算を行うもので、ＭＰＵまたはＡＳＩＣ
等から構成される演算装置２１、演算装置２１の演算結
果を逐次記憶する高速ＳＲＡＭ等から構成される内部メ
モリ２２、フラッシュメモリ等の不揮発性メモリやバッ
テリ２４によりバックアップされる微小消費電流特性の
ＳＲＡＭ等からなるバックアップメモリ２３を具備して
構成される。なお、バックアップメモリ２３に不揮発性
メモリを用いる場合は、バッテリ２４は不要である。

【００４９】また、Ｉ／Ｏユニット３０は、このＰＬＣ
の制御対象である各種Ｉ／Ｏ機器の入出力を制御するも
のであり、高機能ユニット４０は、このＰＬＣの各種機
能を制御するものである。

【００５０】さて、図１に示す第１の実施の形態のＰＬ
Ｃにおいては、電源ユニット１０から出力される１次電
源断通知をＣＰＵユニット２０の演算装置２１に加え、
また、マザーボード５０に、ＣＰＵユニット２０の演算
装置２１から出力される遮断信号により電源ユニット１
０から出力される２次電源のＩ／Ｏユニット３０および
高機能ユニット４０への給電を遮断するマグネットリレ
ー若しくは半導体リレーから構成される遮断素子５１が
設けられている。

【００５１】すなわち、この第１の実施の形態のＰＬＣ
においては、電源ユニット１０で電源の瞬断若しくは停
電が生じると１次電源断通知をマザーボード５０を介し
てＣＰＵユニット２０の演算装置２１に送り、ＣＰＵユ
ニット２０の演算装置２１は、この１次電源断通知に応
答して、遮断信号をマザーボード５０の遮断素子５１に
出力してＩ／Ｏユニット３０および高機能ユニット４０
への２次電源の供給を遮断し、また、内部メモリ２２お
よびバックアップメモリ２３にアドレス指定して内部メ
モリ２２のデータをバックアップメモリ２３へ転送す
る。

【００５２】ここで、Ｉ／Ｏユニット３０および高機能
ユニット４０への２次電源の供給は遮断素子５１で遮断
されるので、電源装置１１に蓄積された一定量の２次電
源は、ＣＰＵユニット２０のみに供給され、これにより
電源ユニット１０を大型化することなくＣＰＵユニット
２０における大量のデータ転送を確実に行うことが可能
になる。

【００５３】また、この第１の実施の形態によれば、マ
ザーボード５０の変更およびＣＰＵユニットの若干の変
更のみでこの発明を実施することができる。

【００５４】図２は、図１に示したＣＰＵユニット２０
の演算装置２１における上記バックアップ転送処理を示
すフローチャートである。

【００５５】ＣＰＵユニット２０の演算装置２１は、ま
ず、電源ユニット１０の電源装置１１から１次電源断通
知を受けたかを調べる（ステップ２０１）。

【００５６】ここで、１次電源断通知を受けていないと
（ステップ２０１でＮＯ）、このバックアップ転送処理
を終了する。

【００５７】また、ステップ２０１で、電源ユニット１
０の電源装置１１から１次電源断通知を受けたと判断さ
れると（ステップ２０１でＹＥＳ）、次に、電源ユニッ
ト１０の電源装置１１から出力される２次電源はあるか
を調べ（ステップ２０２）、２次電源がある場合は、マ
ザーボード５０の遮断素子５１ヘ遮断信号を出力する
（ステップ２０３）。

【００５８】これにより、Ｉ／Ｏユニット３０および高
機能ユニット４０への電源装置１１からの２次電源の供
給はこの遮断素子５１で遮断される。

【００５９】次に、内部メモリ２２およびバックアップ
メモリ２３にアドレス指定して内部メモリ２２のデータ
をバックアップメモリ２３へ転送する（ステップ２０
４）。

【００６０】そして、内部メモリ２２のデータのバック
アップメモリ２３への転送が完了したかを調べ（ステッ
プ２０５）、転送が完了していない場合は（ステップ２
０５でＮＯ）、ステップ２０５に戻り、転送が完了する
のを待つが、ステップ２０５で内部メモリ２２のデータ
のバックアップメモリ２３への転送が完了したと判断さ
れると、次に、電源ユニット１０の１次電源が復帰した
かを調べる（ステップ２０６）。

【００６１】ここで、電源ユニット１０の１次電源が復
帰していない場合は（ステップ２０６でＮＯ）、このバ
ックアップ処理を終了するが、ステップ２０６で、電源
ユニット１０の１次電源が瞬時停電等のため復帰したと
判断されると起動ブート処理を行う。

【００６２】図３は、上記電源ユニット１０の１次電源
が復帰した場合の起動ブート処理を示すフローチャート
である。

【００６３】図２に示したステップ２０６で、電源ユニ
ット１０の１次電源が復帰したと判断されると、図３に
示した起動ブート処理が実行される。

【００６４】図３に示した起動ブート処理においては、
ＣＰＵユニット２０の演算装置２１からの内部メモリ２
２およびバックアップメモリ２３に対するアドレス指定
によりバックアップメモリ２３へ転送されたデータを内
部メモリ２２ヘ転送し（ステップ３０１）、そして、こ
のバックアップメモリ２３から内部メモリ２２ヘのデー
タ転送が完了した後（ステップ３０２でＹＥＳ）、所定
の電源ＯＮ時の初期処理を行って（ステップ３０３）、
この起動ブート処理を終了する。

【００６５】図４は、この発明に係わるデータ処理装置
のデータバックアップ装置の第２の実施の形態を示すブ
ロック図である。

【００６６】この第２の実施の形態においては、図１に
示した第１の実施の形態でマザーボード５０内に設けた
遮断素子５１の代わりに、Ｉ／Ｏユニット３０内および
高機能ユニット４０内にそれぞれ遮断素子３２および遮
断素子４２を設けた点が上記第１の実施の形態と異な
る。その他の構成は図１に示した第１の実施の形態と同
様である。

【００６７】ただし、この第２の実施の形態において
は、遮断素子３２および遮断素子４２をＩ／Ｏユニット
３０内および高機能ユニット４０内に設けたので、電源
ユニット１０の電源装置１１から出力される１次電源断
通知をＩ／Ｏユニット内の演算装置３１および高機能ユ
ニット４０内の演算装置４１に加え、遮断素子３２およ
び遮断素子４２のそれぞれの遮断信号は、Ｉ／Ｏユニッ
ト内の演算装置３１および高機能ユニット４０内の演算
装置４１から出力するように構成されている。

【００６８】ここで、Ｉ／Ｏユニット内の演算装置３１
および高機能ユニット４０内の演算装置４１はそれぞれ
ＭＰＵまたはＡＳＩＣ等から構成される。

【００６９】すなわち、この第２の実施の形態のＰＬＣ
においては、電源ユニット１０で電源の瞬断若しくは停
電が生じると１次電源断通知をマザーボード５０を介し
てＣＰＵユニット２０の演算装置２１およびＩ／Ｏユニ
ット３０内の演算装置３１および高機能ユニット４０内
の演算装置４１に送る。

【００７０】そして、Ｉ／Ｏユニット３０内の演算装置
３１および高機能ユニット４０内の演算装置４１は、こ
の１次電源断通知に応答して、遮断信号を遮断素子３２
および遮断素子４２にそれぞれ出力し、これにより、遮
断素子３２は、電源ユニット１０からの２次電源のＩ／
Ｏユニット３０への供給を遮断し、また、遮断素子４２
は、電源ユニット１０からの２次電源の高機能ユニット
４０への供給を遮断する。

【００７１】また、ＣＰＵユニット２０の演算装置２１
は、電源ユニット１０からの１次電源断通知に応答し
て、内部メモリ２２およびバックアップメモリ２３にア
ドレス指定して内部メモリ２２のデータをバックアップ
メモリ２３へ転送する。

【００７２】ここで、Ｉ／Ｏユニット３０および高機能
ユニット４０への２次電源の供給は遮断素子３２および
遮断素子４２で遮断されるので、電源装置１１に蓄積さ
れた一定量の２次電源は、ＣＰＵユニット２０のみに供
給され、これにより電源ユニット１０を大型化すること
なくＣＰＵユニット２０における大量のデータ転送を確
実に行うことが可能になる。

【００７３】また、この第２の実施の形態においては、
Ｉ／Ｏユニット３０および高機能ユニット４０の若干の
変更のみでこの発明を実施することができ、また、Ｉ／
Ｏユニット３０および高機能ユニット４０への２次電源
の供給を選択的に遮断することもできる。

【００７４】図５は、この発明に係わるデータ処理装置
のデータバックアップ装置の第３の実施の形態を示すブ
ロック図である。

【００７５】この第３の実施の形態においては、図１に
示した第１の実施の形態でマザーボード５０内に設けた
２次電源の供給路を２つに分割して一方は遮断素子５１
を経由してＩ／Ｏユニット３０および高機能ユニット４
０内のバックアップその他の緊急終了処理の実行等を要
する特定の回路等に出力するが、他方は直接Ｉ／Ｏユニ
ット３０および高機能ユニット４０の他のバックアップ
等の処理の続行等を要しない回路等に出力するように構
成したものである。

【００７６】このような構成によると、Ｉ／Ｏユニット
３０および高機能ユニット４０へは電源ユニット１０の
１次電源遮断後も必要最小限の電源を供給することが可
能になる。

【００７７】図６は、この発明に係わるデータ処理装置
のデータバックアップ装置の第４の実施の形態を示すブ
ロック図である。

【００７８】この第４の実施の形態においては、図１に
示した第１の実施の形態でマザーボード５０内に設けた
遮断素子５１の代わりにＣＰＵユニット２０内に遮断素
子２５を設け、更に、電源ユニット１０からの１次電源
遮断通知および２次電源をマザーボードを介さずに、コ
ネクタ接続やケーブル接続により直接供給するように構
成したものである。

【００７９】この場合、ＣＰＵユニット２０の演算装置
２１からはＣＰＵユニット２０内の遮断素子２５に遮断
信号が出力される。

【００８０】すなわち、この第４の実施の形態のＰＬＣ
においては、電源ユニット１０で電源の瞬断若しくは停
電が生じると１次電源断通知をＣＰＵユニット２０の演
算装置２１に直接送り、ＣＰＵユニット２０の演算装置
２１は、この１次電源断通知に応答して、遮断信号をＣ
ＰＵユニット２０内の遮断素子２５に出力してＩ／Ｏユ
ニット３０および高機能ユニット４０への２次電源の供
給を遮断する。

【００８１】また、ＣＰＵユニット２０の演算装置２１
は、内部メモリ２２およびバックアップメモリ２３にア
ドレス指定して内部メモリ２２のデータをバックアップ
メモリ２３へ転送する。

【００８２】このような構成においても、Ｉ／Ｏユニッ
ト３０および高機能ユニット４０への２次電源の供給は
遮断素子２５で遮断されるので、電源装置１１に蓄積さ
れた一定量の２次電源は、ＣＰＵユニット２０のみに供
給され、これにより電源ユニット１０を大型化すること
なくＣＰＵユニット２０における大量のデータ転送を確
実に行うことが可能になる。

【００８３】また、この第４の実施の形態によれば、マ
ザーボード５０を有さないＰＬＣに対しても適用可能で
ある。

【００８４】なお、上記第１乃至第４の実施の形態にお
いてはこの発明をＰＬＣに適用した場合について示した
が、この発明はＰＬＣに限らず同様にバックアップのた
めの電源保持時間を長くする必要のある他のデータ処理
装置にも同様に適用することができるのは勿論である。

【００８５】上記第１乃至第４の実施の形態では、いず
れもデータ処理ユニットを複数備えたデータ処理装置に
ついて、この発明を説明したが、１つのデータ処理ユニ
ット内に各種処理機能の回路等をまとめ、電源装置から
１次電源断通知を受信したとき、内部メモリに書き込ま
れたバックアップの必要なデータをバックアップメモリ
に転送するとともに、上記転送に要する２次電源以外の
上記電源装置からデータ処理ユニットへの２次電源を遮
断するようにしてもよい。

【００８６】また、電源装置は、必ずしも電源ユニット
として独立したものに限らず、ＣＰＵユニット等のデー
タ処理ユニット内に組み込むこともできる。

【００８７】

【発明の効果】以上説明したようにこの発明によれば、
電源装置から２次電源の供給を受けて演算処理を行い、
その演算結果を演算中に内部メモリに逐次書き込んでい
くデータ処理装置のデータバックアップ方法において、
上記データ処理装置にデータをバックアップ可能なバッ
クアップメモリを設けて、上記電源装置から１次電源断
通知を受信すると上記内部メモリに書き込まれたデータ
を上記バックアップメモリに転送するとともに、上記転
送に使用する以外の他の２次電源を遮断するように構成
したので、電源装置を大型化せずに２次電源の保持時間
を長くすることができ、これによりデータのバックアッ
プを確実に行うことが可能になるという効果を奏する。

【図面の簡単な説明】

【図１】この発明に係わるデータ処理装置のデータバッ
クアップ装置の第１の実施の形態を示すブロック図であ
る。

【図２】図１に示したＣＰＵユニットの演算装置におけ
るバックアップ転送処理を示すフローチャートである。

【図３】図１に示したＣＰＵユニットの演算装置におけ
る起動ブート処理を示すフローチャートである。

【図４】この発明に係わるデータ処理装置のデータバッ
クアップ装置の第２の実施の形態を示すブロック図であ
る。

【図５】この発明に係わるデータ処理装置のデータバッ
クアップ装置の第３の実施の形態を示すブロック図であ
る。

【図６】この発明に係わるデータ処理装置のデータバッ
クアップ装置の第４の実施の形態を示すブロック図であ
る。

【図７】内部メモリそのものをバッテリで直接バックア
ップする方法を採用した従来のデータ処理装置の要部を
示すブロック図である。

【図８】ユーザ操作等により任意の時期、方法によりデ
ータ転送のトリガを入力してこのトリガによりバックア
ップを行う従来のデータ処理装置の要部を示すブロック
図である。

【図９】演算装置の演算中の空き時間を利用して内部デ
ータをバックアップする従来のデータ処理装置の要部を
示すブロック図である。

【図１０】図９に示したデータ処理装置のバックアップ
処理を説明する説明図である。

【符号の説明】

１０電源ユニット１１電源装置２０ＣＰＵユニット２１演算装置２２内部メモリ２３バックアップメモリ２４バッテリ２５遮断素子３０Ｉ／Ｏユニット３１演算装置３２遮断素子４０高機能ユニット４１演算装置４２遮断素子５０マザーボード５１遮断素子

Claims

【特許請求の範囲】

【請求項１】電源装置から２次電源の供給を受けて演
算処理を行い、その演算結果を演算中に内部メモリに逐
次書き込んでいくデータ処理装置のデータバックアップ
方法において、上記データ処理装置にデータをバックアップ可能なバッ
クアップメモリを設けて、上記電源装置から１次電源断通知を受信すると上記内部
メモリに書き込まれたデータを上記バックアップメモリ
に転送するとともに、上記転送に要する２次電源以外の上記電源装置からの２
次電源を遮断することを特徴とするデータ処理装置のデ
ータバックアップ方法。
【請求項２】電源装置から２次電源の供給を受けて複
数のデータ処理ユニットが演算処理を行うデータ処理装
置のデータバックアップ方法において、上記複数のデータ処理ユニットの少なくとも１つのデー
タ処理ユニットは、演算結果を演算中に内部メモリに逐次書き込むようにな
っているとともに、バックアップメモリにデータをバッ
クアップ可能とし、上記電源装置から１次電源断通知を受信すると上記内部
メモリに書き込まれたデータを上記バックアップメモリ
に転送するとともに、上記少なくとも１つのデータ処理ユニット以外の他のデ
ータ処理ユニットへの２次電源を遮断することを特徴と
するデータ処理装置のデータバックアップ方法。
【請求項３】上記電源装置から上記複数のデータ処理
ユニットへの給電は、上記複数のデータ処理ユニットを
搭載するマザーボードを介して行われ、上記電源装置からの給電の遮断は、上記マザーボード上
における上記電源装置から上記他のデータ処理ユニット
への２次電源を遮断することにより行われることを特徴
とする請求項２記載のデータ処理装置のデータバックア
ップ方法。
【請求項４】上記電源装置から上記複数のデータ処理
ユニットへの給電は、上記複数のデータ処理ユニットを
搭載するマザーボードを介して行われ、上記電源装置からの給電の遮断は、上記マザーボードか
ら給電される上記電源装置からの２次電源を各他のデー
タ処理ユニット内で遮断することにより行われることを
特徴とする請求項２記載のデータ処理装置のデータバッ
クアップ方法。
【請求項５】上記電源装置から上記複数のデータ処理
ユニットへの給電は、上記複数のデータ処理ユニットを
搭載するマザーボードを介して行われ、上記電源装置からの給電の遮断は、上記マザーボード上
における上記電源装置から上記他のデータ処理ユニット
への２次電源の一部を遮断することにより行われること
を特徴とする請求項２記載のデータ処理装置のデータバ
ックアップ方法。
【請求項６】上記電源装置から上記複数のデータ処理
ユニットへの給電は、上記電源装置から直接行われ、上記電源装置からの給電の遮断は、上記電源装置から上
記他のデータ処理ユニットへの上記２次電源を遮断する
ことにより行われることを特徴とする請求項２記載のデ
ータ処理装置のデータバックアップ方法。
【請求項７】電源装置から２次電源の供給を受けて演
算処理を行い、その演算結果を演算中に内部メモリに逐
次書き込んでいくデータ処理装置のデータバックアップ
装置において、上記データ処理ユニットに設けられ、データをバックア
ップ可能なバックアップメモリと、上記電源装置からの１次電源断通知の受信に応答して上
記内部メモリに書き込まれたデータを上記バックアップ
メモリに転送する転送手段と、上記転送に要する２次電源以外の上記電源装置からの２
次電源を遮断する遮断手段と、を具備することを特徴とするデータ処理装置のデータバ
ックアップ装置。
【請求項８】電源装置から２次電源の供給を受ける複
数のデータ処理ユニットの少なくとも１つのデータ処理
ユニットが、演算処理を行い、その演算結果を演算中に
内部メモリに逐次書き込んでいく演算装置と、データをバックアップ可能なバックアップメモリと、上記電源装置からの１次電源断通知の受信に応答して上
記内部メモリに書き込まれたデータを上記バックアップ
メモリに転送する転送手段とを有し、上記バックアップメモリが設けられたデータ処理ユニッ
ト以外の他のデータ処理ユニットへの上記電源装置から
の給電を、上記電源装置から上記１次電源断通知の受信
に応答して、遮断する遮断手段を具備することを特徴と
するデータ処理装置のデータバックアップ装置。
【請求項９】上記遮断手段は、上記複数のデータ処理ユニットを搭載するマザーボード
上に設けられ、上記１次電源断通知の受信に応答して上
記演算装置から出力される遮断信号により駆動されて上
記電源装置から各データ処理ユニットへの２次電源を遮
断する遮断素子を具備することを特徴とする請求項８記
載のデータ処理装置のデータバックアップ装置。
【請求項１０】上記遮断手段は、上記他のデータ処理ユニットに設けられ、上記１次電源
断通知の受信に応答して上記他のデータ処理ユニットの
制御装置から出力される遮断信号により駆動されて該デ
ータ処理ユニットに供給される上記電源装置からの２次
電源を遮断する遮断素子を具備することを特徴とする請
求項８記載のデータ処理装置のデータバックアップ装
置。
【請求項１１】上記遮断手段は、上記複数のデータ処理ユニットを搭載するマザーボード
上に設けられ、上記１次電源断通知の受信に応答して上
記演算装置から出力される遮断信号により駆動されて上
記電源装置からの２次電源の一部を遮断する遮断素子を
具備することを特徴とする請求項８記載のデータ処理装
置のデータバックアップ装置。
【請求項１２】上記遮断手段は、上記１次電源断通知の受信に応答して上記演算装置から
出力される遮断信号により駆動されて上記電源装置から
上記他のデータ処理ユニットへ直接供給される２次電源
を遮断する遮断素子を具備することを特徴とする請求項
８記載のデータ処理装置のデータバックアップ装置。