CN111427719B - 一种提升soc系统可靠性和异常重启性能的方法和装置 - Google Patents

一种提升soc系统可靠性和异常重启性能的方法和装置 Download PDF

Info

Publication number
CN111427719B
CN111427719B CN202010095401.5A CN202010095401A CN111427719B CN 111427719 B CN111427719 B CN 111427719B CN 202010095401 A CN202010095401 A CN 202010095401A CN 111427719 B CN111427719 B CN 111427719B
Authority
CN
China
Prior art keywords
pmic
reset
soc
level state
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010095401.5A
Other languages
English (en)
Other versions
CN111427719A (zh
Inventor
谢修鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN202010095401.5A priority Critical patent/CN111427719B/zh
Publication of CN111427719A publication Critical patent/CN111427719A/zh
Application granted granted Critical
Publication of CN111427719B publication Critical patent/CN111427719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1438—Restarting or rejuvenating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种提升SOC系统可靠性和异常重启性能的方法和装置，方法是将SOC芯片和PMIC通过IO脚连接；配置PMIC，使SOC芯片在reset时通过控制SOC端的IO脚的电平状态进而控制PMIC进行RESET操作，即恢复默认电压，同时reset PMIC的通信接口控制单元；其中，PMIC的配置包括：PMIC随系统上电后，内部默认配置为不响应PMIC端的IO脚的任何输入信号；系统运行起来后，PMIC端的IO脚被配置为响应SOC端的IO脚的电平状态而收到相应电平状态时进行所述的RESET操作；PMIC到SOC芯片的输出电路配置了最高限制电压，最终保证了SOC系统可靠性和SOC系统异常重启性能。

Description

一种提升SOC系统可靠性和异常重启性能的方法和装置
技术领域
本发明涉及计算机技术领域，特别涉及一种提升SOC系统可靠性和异常重启性能的方法和装置。
背景技术
一个SOC(System on Chip，片上系统)芯片工作时需要对应的PMIC(PowerManagement IC，电源管理集成电路)进行供电管理。但是现有PMIC和SOC芯片会存在下面问题：
1、SOC系统重启(如：异常重启、复位重启)时，PMIC保持当前的配置问题会直接影响系统重启速度或开机速度，原因说明如下：
系统冷启动时PMIC的默认电压为1.0V，可以运行600M的频率。比如若SOC系统运行在频率400M电压0.95V时发生异常重启，异常重启后PMIC还保持在当前的状态，即异常重启后PMIC的输出电压仍保持在0.95V，这样SOC系统对应各个模块只能运行在0.95V对应的频率(如：400M)，从而导致异常重启后SOC系统启动性能降低。也就是说，如果系统不能有效区分冷启动和重启，那么为了兼顾，重启时电压会存在低于1.0V的情况，则SOC系统只能运行在低频率(如：400M)，从而影响开机性能、速度。
2、SOC芯片与PMIC通讯过程中，若SOC系统异常重启，会导致重启后SOC芯片与PMIC通信异常，原因说明如下：
SOC芯片与PMIC数据传输(如：i2c接口进行数据传输)过程中SOC系统异常重启，导致通信接口的数据没有完成传输就被强制中断；但是PMIC对应的数据接收逻辑还处在等待接收数据的状态(SOC系统重启时SOC芯片的通信接口也会重启，通信接口重启过程中的接口信号也可能导致PMIC对应的数据接收逻辑进入其他不可靠状态)。SOC系统重启后再次想和PMIC通信时，但PMIC数据接收逻辑处在通信未完成状态，导致SOC芯片和PMIC无法进行通信。由于PMIC是给整个SOC芯片供电的，如果SOC芯片和PMIC无法通信，系统无法正常运行，影响系统可靠性。
3、SOC芯片与PMIC的通信接口信号异常会导致PMIC配置电压超标问题，原因说明如下：
SOC芯片通过外设接口和PMIC进行通信，如果通信过程中由于接口线信号质量、干扰等原因导致数据线上的值和SOC芯片实际发送的值不一样，就会导致PMIC进入非预期状态。举例说明如下：
SOC芯片各路供电都有最高电压限制，这里表示为VOL_MAX，假设VOL_MAX＝1.1V；如果SOC芯片发起写入电压为1.0V，实际外设总线写入数据为1.5V，电压严重超过实际要求电压，导致SOC对应模块异常或受损(当然软件的错误操作也可能导写入电压为1.5V，但本发明对该种情况不予讨论)。
综上所述，目前PMIC的工作特性会影响SOC系统可靠性和SOC系统异常重启性能。
发明内容
本发明要解决的技术问题，在于提供一种方法和装置，防止PMIC的工作特性会影响SOC系统可靠性和SOC系统异常重启性能。
第一方面，本发明提供了一种提升SOC系统可靠性和异常重启性能的方法，
将SOC芯片的IO脚SOC_RESET和PMIC的IO脚PMIC_RESET连接；
对PMIC进行配置，使SOC芯片在reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行如下的RESET操作：
(1)只恢复寄存器值到默认值进而恢复默认电压，同时resetPMIC的通信接口控制单元；
其中，PMIC的配置情况如下：
(a)PMIC随系统上电后，内部默认配置为不响应IO脚PMIC_RESET的任何输入信号；
(b)系统运行起来后，IO脚PMIC_RESET被配置为响应IO脚SOC_RESET的电平状态而收到相应电平状态时进行所述的RESET操作；
(c)PMIC到SOC芯片的输出电路配置了最高限制电压。
进一步的，所述RESET操作还包括：
(2)PMIC自己所有功能重新复位，同时reset PMIC的通信接口控制单元。
进一步的，所述SOC芯片在reset时控制IO脚SOC_RESET的电平状态进而控制PMIC的RESET操作具体是：
(A)IO脚SOC_RESET为普通GPIO，GPIO的上电初始状态及reset状态为输入或输出第一电平状态时，系统上电后先配置IO脚SOC_RESET为输出第二电平状态，再配置PMIC的IO脚PMIC_RESET响应输入第一电平状态时进行PMIC复位；或
(B)SOC芯片通过内部的复位信号控制IO脚SOC_RESET脚的输出，在系统上电后先配置IO脚SOC_RESET在没有收到内部复位信号时输出第一电平状态，收到内部复位信号时输出第二电平状态；再配置PMIC的IO脚PMIC_RESET响应输入第二电平状态时进行PMIC复位；
其中，当第一电平状态为低电平状态时，第二电平状态则为高电平状态，反之，当第一电平状态为高电平状态时，第二电平状态则为低电平状态。
第二方面，本发明提供了一种提升SOC系统可靠性和异常重启性能的装置，包括：
Reset控制模块，在SOC芯片的IO脚SOC_RESET和PMIC的IO脚PMIC_RESET连接的前提下，用于SOC芯片在reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行如下的RESET操作：
(1)只恢复寄存器值到默认值进而恢复默认电压，同时resetPMIC的通信接口控制单元；
配置及控制模块，用于按照如下配置控制PMIC完成工作：
(a)PMIC随系统上电后，内部默认配置为不响应IO脚PMIC_RESET的任何输入信号；
(b)系统运行起来后，IO脚PMIC_RESET被配置为响应IO脚SOC_RESET的电平状态而收到相应电平状态时进行所述的RESET操作；
(c)PMIC到SOC芯片的输出电路配置了最高限制电压。
进一步的，所述RESET操作还包括：
(2)PMIC自己所有功能重新复位，同时reset PMIC的通信接口控制单元。
进一步的，所述SOC芯片在reset时控制IO脚SOC_RESET的电平状态进而控制PMIC的RESET操作具体是：
(A)IO脚SOC_RESET为普通GPIO，GPIO的上电初始状态及reset状态为输入或输出第一电平状态时，系统上电后先配置IO脚SOC_RESET为输出第二电平状态，再配置PMIC的IO脚PMIC_RESET响应输入第一电平状态时进行PMIC复位；或
(B)SOC芯片通过内部的复位信号控制IO脚SOC_RESET脚的输出，在系统上电后先配置IO脚SOC_RESET在没有收到内部复位信号时输出第一电平状态，收到内部复位信号时输出第二电平状态；再配置PMIC的IO脚PMIC_RESET响应输入第二电平状态时进行PMIC复位；
其中，当第一电平状态为低电平状态时，第二电平状态则为高电平状态，反之，当第一电平状态为高电平状态时，第二电平状态则为低电平状态。
本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
将SOC芯片的IO脚SOC_RESET和PMIC的IO脚PMIC_RESET连接；对PMIC进行配置，使SOC芯片在reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行RESET操作。RESET操作只恢复寄存器值到默认值进而恢复默认电压，同时reset PMIC的通信接口控制单元，一方面可提升SOC系统异常重启性能，另一方面还可以提升SOC与pmic通讯的可靠性；PMIC的配置情况中，(a)PMIC随系统上电后，内部默认配置为不响应IO脚PMIC_RESET的任何输入信号，从而可保证系统上电运行起来的过程中，PMIC不受IO脚SOC_RESET默认上电状态的影响，使PMIC的匹配度更高；(b)系统运行起来后，IO脚PMIC_RESET被配置为响应IO脚SOC_RESET的电平状态而收到相应电平状态时进行所述的RESET操作，使RESET操作简便易行；(c)PMIC到SOC芯片的输出电路配置了最高限制电压，从而避免了SOC与PMIC的通信接口信号异常导致PMIC配置电压超标而受损问题。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明系统的框架示意图；
图2为本发明实施例一中方法的流程示意图；
图3为本发明实施例二中装置的结构框图。
具体实施方式
本申请实施例通过提供一种提升SOC系统可靠性和异常重启性能的方法和装置方法和装置，以解决因PMIC的工作特性从而影响SOC系统可靠性和SOC系统异常重启性能。
本申请实施例中的技术方案，总体思路如下：将SOC芯片的IO脚SOC_RESET和PMIC的IO脚PMIC_RESET连接；对PMIC进行配置，使SOC芯片在reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行RESET操作。RESET操作只恢复寄存器值到默认值进而恢复默认电压，同时resetPMIC的通信接口控制单元，一方面可提升SOC系统异常重启性能，另一方面还可以提升SOC与PMIC通讯的可靠性；且PMIC到SOC芯片的输出电路配置了最高限制电压，从而避免了SOC与PMIC的通信接口信号异常导致PMIC配置电压超标而受损问题。最终取得了SOC系统可靠性和SOC系统异常重启性能的技术效果。
在介绍具体实施例之前，先介绍本申请实施例方法所对应的系统框架，如图1所示，系统大概分SOC芯片和PMIC两个部分，SOC芯片和PMIC通过一根IO脚进行连接，为便于描述，本发明假设SOC端的IO脚为SOC_RESET(输出IO)，PMIC端的IO脚为PMIC_RESET(输入IO)，也就是说，SOC_RESET和PMIC_RESET仅为描述方便而进行的命名，并非限制条件。实际上，很多现有的SOC芯片和PMIC都没有这两个IO脚，因此本发明相当于是在SOC芯片增加一IO脚SOC_RESET，在PMIC增加一IO脚PMIC_RESET。
IO脚SOC_RESET的主要功能是：供SOC芯片在reset时控制SOC_RESET的高电平状态进而控制PMIC的RESET操作；
IO脚PMIC_RESET的主要功能是：供PMIC通过这个IO脚PMIC_RESET接收来自SOC端IO脚SOC_RESET的信号，PMIC收到需要响应的信号后，根据自己的配置进行相关操作。
实施例一
如图2所示，本实施例提供一种提升SOC系统可靠性和异常重启性能的方法，其是：
将SOC芯片的IO脚SOC_RESET和PMIC的IO脚PMIC_RESET连接；
对PMIC进行配置，使SOC芯片在reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行如下的RESET操作：
(1)只恢复寄存器值到默认值进而恢复默认电压，同时resetPMIC的通信接口控制单元；
比如系统冷启动时PMIC的默认电压为1.0V，可以运行600M的频率，如果SOC系统运行在频率400M电压0.95V时发生异常重启，异常重启后PMIC只恢复寄存器值到默认值进而恢复默认电压，即异常重启后PMIC的输出电压恢复到1.0V，这样SOC对应各个模块仍能运行在1.0V对应的频率，从而保证异常重启后SOC启动性能不会降低，不会影响开机性能和速度。
(2)PMIC自己所有功能重新复位，同时reset PMIC的通信接口控制单元；
比如对PMIC的输出电路(DCDC、LDO)的上下电的重新复位，如果有些输出电路的开关在开机时是关闭的，reset时应该恢复到关闭状态，这样可以节省开机功耗。
上面两种RESET操作都要resetPMIC的通信接口控制单元，防止上面提到的SOC异常导致的通信接口异常。
其中，PMIC的配置情况如下：
(a)PMIC随系统上电后，内部默认配置为不响应IO脚PMIC_RESET的任何输入信号；目的是保证系统上电运行起来的过程中，PMIC不受IO脚SOC_RESET默认上电状态的影响。这样系统在上电时即使SOC_RESET IO电平不定(或高或低)，系统也能正常开机。否则如果PMIC_RESET开机时默认为响应高电平，这种情况下就必须要求开机时SOC_RESET必须为低电平，增加芯片复杂性及不够灵活；再比如有的SOC上电时IO脚SOC_RESET的高低电平状态不定，如果上电时IO脚SOC_RESET出现高电平，PMIC配置为收到高电平时响应reset，那么就无法开机了。
(b)系统运行起来后，IO脚PMIC_RESET被配置为响应IO脚SOC_RESET的电平状态而收到相应电平状态时进行所述的RESET操作；从而可以使SOC芯片在reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行RESET操作。
(c)PMIC到SOC芯片的输出电路配置了最高限制电压；比如PMIC某一路输出电路(如：DCDC、LDO)的输出电压范围为0.5V～2.0V。如开机后软件配置PMIC到SOC芯片的输出电路的最高限制电压为1.1V。当PMIC同SOC芯片通信时，接口(如：I2c)由于硬件、环境导致的数据错误发生或软件误操作进而导致电压超过1.1V时，PMIC可以选择如下操作：
操作方法1：PMIC发现接收到的电压新值(VAL_NOW)大于1.1V，PMIC继续保持之前的电压值即VAL_NOW不会生效；对于有握手信号的外设通信接口(如：i2c)，通过握手信号提示传输出错，如：i2c接口可以回NACK信号；SOC端收到握手信号可以选择重新发送或取消操作；PMIC给出出错中断信，这样就不会使PMIC到SOC芯片的输出电路的电压严重超过实际要求电压，导致SOC对应模块异常或受损。
操作方法2：PMIC发现接收到的新值(VAL_NOW)大于1.1V，PMIC继续保持之前的电压值即VAL_NOW不会生效；PMIC进行自身reset操作进而reset整个系统，但是PMIC内部要提供内部寄存器标记是因为配置电压过高引起的reset操作。由于PMIC继续保持之前的电压值即VAL_NOW不会生效，这样也不会使PMIC到SOC芯片的输出电路的电压严重超过实际要求电压，导致SOC对应模块异常或受损。
另外，关于所述SOC芯片在reset时控制IO脚SOC_RESET的电平状态进而控制PMIC的RESET操作具体可以采用下面两种方法：
(A)IO脚SOC_RESET为普通GPIO，GPIO的上电初始状态及reset状态为输入或输出第一电平状态时，系统上电后先配置IO脚SOC_RESET为输出第二电平状态，再配置PMIC的IO脚PMIC_RESET响应输入第一电平状态时进行PMIC复位；或
(B)SOC芯片通过内部的复位信号控制IO脚SOC_RESET脚的输出，在系统上电后先配置IO脚SOC_RESET在没有收到内部复位信号时输出第一电平状态，收到内部复位信号时输出第二电平状态；再配置PMIC的IO脚PMIC_RESET响应输入第二电平状态时进行PMIC复位；
其中，当第一电平状态为低电平状态时，第二电平状态则为高电平状态，反之，当第一电平状态为高电平状态时，第二电平状态则为低电平状态。
比如：若GPIO的上电初始状态及reset状态为输入(下拉)或输出低状态时，系统上电后先配置SOC_RESET为输出高，再配置PMIC的PMIC_RESET响应输入低电平时进行PMIC复位。这样如果系统异常复位后，GPIO为输入(下拉)或输出低的低电平状态，PMIC的PMIC_RESET收到低信号后，进行PMIC的复位操作。
若GPIO的上电初始状态及reset状态为输入(上拉)或输出高状态时，系统上电后先配置SOC_RESET为输出低，再配置PMIC的PMIC_RESET响应输入高电平时进行PMIC复位。这样如果系统异常复位后，GPIO为输入(上拉)或输出高的高电平状态，PMIC的PMIC_RESET收到高信号后，进行PMIC的复位操作。
或者：若系统上电后先配置SOC_RESET在没有收到SOC内部复位信号时输出高电平，收到SOC内部复位信号时输出低电平；再配置PMIC的PMIC_RESET响应输入低电平时进行PMIC复位，这样如果系统异常复位后，GPIO为低电平状态，PMIC的PMIC_RESET收到低信号后，进行PMIC的复位操作。
若系统上电后先配置SOC_RESET在没有收到SOC内部复位信号时输出低电平，收到SOC内部复位信号时输出高电平；再配置PMIC的PMIC_RESET响应输入高电平时进行PMIC复位，这样如果系统异常复位后，GPIO为高电平状态，PMIC的PMIC_RESET收到高信号后，进行PMIC的复位操作。
基于同一发明构思，本申请还提供了与实施例一中的方法对应的装置，详见实施例二。
实施例二
如图3所示，在本实施例中提供了一种提升SOC系统可靠性和异常重启性能的装置，包括Reset控制模块和配置模块：
Reset控制模块，在SOC芯片的IO脚SOC_RESET和PMIC的IO脚PMIC_RESET连接的前提下，用于SOC芯片在reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行如下的RESET操作：
(1)只恢复寄存器值到默认值进而恢复默认电压，同时resetPMIC的通信接口控制单元；
比如系统冷启动时PMIC的默认电压为1.0V，可以运行600M的频率，如果SOC系统运行在频率400M电压0.95V时发生异常重启，异常重启后PMIC只恢复寄存器值到默认值进而恢复默认电压，即异常重启后PMIC的输出电压恢复到1.0V，这样SOC对应各个模块仍能运行在1.0V对应的频率，从而保证异常重启后SOC启动性能不会降低，不会影响开机性能和速度。
(2)PMIC自己所有功能重新复位，同时reset PMIC的通信接口控制单元；
比如对PMIC的输出电路(DCDC、LDO)的上下电的重新复位，如果有些输出电路的开关在开机时是打开的，reset时应该恢复到关闭状态，这样可以节省开机功耗。
配置及控制模块，用于按照如下配置控制PMIC完成工作：
(a)PMIC随系统上电后，内部默认配置为不响应IO脚PMIC_RESET的任何输入信号；目的是保证系统上电运行起来的过程中，PMIC不受IO脚SOC_RESET默认上电状态的影响。这样系统在上电时即使SOC_RESET IO电平不定(或高或低)，系统也能正常开机。
(b)系统运行起来后，IO脚PMIC_RESET被配置为响应IO脚SOC_RESET的电平状态而收到相应电平状态时进行所述的RESET操作；从而可以使SOC芯片在reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行RESET操作。
(c)PMIC到SOC芯片的输出电路配置了最高限制电压；比如PMIC某一路输出电路(如：DCDC、LDO)的输出电压范围为0.5V～2.0V。如开机后软件配置PMIC到SOC芯片的输出电路的最高限制电压为1.1V。当PMIC同SOC芯片通信时，接口(I2c)由于硬件、环境导致的数据错误发生或软件误操作进而导致电压超过1.1V时，PMIC可以选择如下操作：
操作方法1：PMIC发现接收到的电压新值(VAL_NOW)大于1.1V，PMIC继续保持之前的电压值即VAL_NOW不会生效；对于有握手信号的外设通信接口(如：i2c)，通过握手信号提示传输出错，如：i2c接口可以回NACK信号；SOC端收到握手信号可以选择重新发送或取消操作；PMIC给出出错中断信，这样就不会使PMIC到SOC芯片的输出电路的电压严重超过实际要求电压，导致SOC对应模块异常或受损。
操作方法2：PMIC发现接收到的新值(VAL_NOW)大于1.1V，PMIC继续保持之前的电压值即VAL_NOW不会生效；PMIC进行自身reset操作进而reset整个系统，但是PMIC内部要提供内部寄存器标记是因为配置电压过高引起的reset操作。由于PMIC继续保持之前的电压值即VAL_NOW不会生效，这样也不会使PMIC到SOC芯片的输出电路的电压严重超过实际要求电压，导致SOC对应模块异常或受损。
另外，关于所述SOC芯片在reset时控制IO脚SOC_RESET的电平状态进而控制PMIC的RESET操作具体可以采用下面两种方法：
(A)IO脚SOC_RESET为普通GPIO，GPIO的上电初始状态及reset状态为输入或输出第一电平状态时，系统上电后先配置IO脚SOC_RESET为输出第二电平状态，再配置PMIC的IO脚PMIC_RESET响应输入第一电平状态时进行PMIC复位；或
(B)SOC芯片通过内部的复位信号控制IO脚SOC_RESET脚的输出，在系统上电后先配置IO脚SOC_RESET在没有收到内部复位信号时输出第一电平状态，收到内部复位信号时输出第二电平状态；再配置PMIC的IO脚PMIC_RESET响应输入第二电平状态时进行PMIC复位；
其中，当第一电平状态为低电平状态时，第二电平状态则为高电平状态，反之，当第一电平状态为高电平状态时，第二电平状态则为低电平状态。
由于本发明实施例二所介绍的装置，为实施本发明实施例一的方法所采用的装置，故而基于本发明实施例一所介绍的方法，本领域所属人员能够了解该装置的具体结构及变形，故而在此不再赘述。凡是本发明实施例一的方法所采用的装置都属于本发明所欲保护的范围。
本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
将SOC芯片的IO脚SOC_RESET和PMIC的IO脚PMIC_RESET连接；对PMIC进行配置，使SOC芯片在reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行RESET操作。RESET操作只恢复寄存器值到默认值进而恢复默认电压，同时reset PMIC的通信接口控制单元，一方面可提升SOC系统异常重启性能，另一方面还可以提升SOC与pmic通讯的可靠性；PMIC的配置情况中，(a)PMIC随系统上电后，内部默认配置为不响应IO脚PMIC_RESET的任何输入信号，从而可保证目的是保证系统上电运行起来的过程中，PMIC不受IO脚SOC_RESET默认上电状态的影响，使PMIC的匹配度更高；(b)系统运行起来后，IO脚PMIC_RESET被配置为响应IO脚SOC_RESET的电平状态而收到相应电平状态时进行所述的RESET操作，使RESET操作简便易行；(c)PMIC到SOC芯片的输出电路配置了最高限制电压，从而避免了SOC与PMIC的通信接口信号异常导致PMIC配置电压超标而受损问题。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (4)

1.一种提升SOC系统可靠性和异常重启性能的方法，其特征在于：
将SOC芯片的IO脚SOC_RESET和PMIC的IO脚PMIC_RESET连接；
对PMIC进行配置，使SOC芯片在 reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行如下的RESET操作：
（1）只恢复寄存器值到默认值进而恢复默认电压，同时reset PMIC的通信接口控制单元；
其中，PMIC的配置情况如下：
（a）PMIC随系统上电后，内部默认配置为不响应IO脚PMIC_RESET的任何输入信号；
（b）系统运行起来后，IO脚PMIC_RESET被配置为响应IO脚SOC_RESET的电平状态而收到相应电平状态时进行所述的RESET操作；
（c）PMIC到SOC芯片的输出电路配置了最高限制电压；
所述SOC芯片在 reset时控制IO脚SOC_RESET的电平状态进而控制PMIC的RESET操作具体是：
（A）IO脚SOC_RESET为普通GPIO，GPIO的上电初始状态及reset状态为输入或输出第一电平状态时，系统上电后先配置IO脚SOC_RESET为输出第二电平状态，再配置PMIC的IO脚PMIC_RESET响应输入第一电平状态时进行PMIC复位；或
（B）SOC芯片通过内部的复位信号控制IO脚SOC_RESET脚的输出，在系统上电后先配置IO脚SOC_RESET在没有收到内部复位信号时输出第一电平状态，收到内部复位信号时输出第二电平状态；再配置PMIC的IO脚PMIC_RESET响应输入第二电平状态时进行PMIC复位；
其中，当第一电平状态为低电平状态时，第二电平状态则为高电平状态，反之，当第一电平状态为高电平状态时，第二电平状态则为低电平状态。
2.根据权利要求1所述的一种提升SOC系统可靠性和异常重启性能的方法，其特征在于：所述RESET操作还包括：
（2）PMIC自己所有功能重新复位，同时reset PMIC的通信接口控制单元。
3.一种提升SOC系统可靠性和异常重启性能的装置，其特征在于：包括：
Reset控制模块，在SOC芯片的IO脚SOC_RESET和PMIC的IO脚PMIC_RESET连接的前提下，用于SOC芯片在 reset时通过控制IO脚SOC_RESET的电平状态进而控制PMIC进行如下的RESET操作：
（1）只恢复寄存器值到默认值进而恢复默认电压，同时reset PMIC的通信接口控制单元；
配置及控制模块，用于按照如下配置控制PMIC完成工作：
（a）PMIC随系统上电后，内部默认配置为不响应IO脚PMIC_RESET的任何输入信号；
（b）系统运行起来后，IO脚PMIC_RESET被配置为响应IO脚SOC_RESET的电平状态而收到相应电平状态时进行所述的RESET操作；
（c）PMIC到SOC芯片的输出电路配置了最高限制电压；
所述SOC芯片在 reset时控制IO脚SOC_RESET的电平状态进而控制PMIC的RESET操作具体是：
（A）IO脚SOC_RESET为普通GPIO，GPIO的上电初始状态及reset状态为输入或输出第一电平状态时，系统上电后先配置IO脚SOC_RESET为输出第二电平状态，再配置PMIC的IO脚PMIC_RESET响应输入第一电平状态时进行PMIC复位；或
（B）SOC芯片通过内部的复位信号控制IO脚SOC_RESET脚的输出，在系统上电后先配置IO脚SOC_RESET在没有收到内部复位信号时输出第一电平状态，收到内部复位信号时输出第二电平状态；再配置PMIC的IO脚PMIC_RESET响应输入第二电平状态时进行PMIC复位；
其中，当第一电平状态为低电平状态时，第二电平状态则为高电平状态，反之，当第一电平状态为高电平状态时，第二电平状态则为低电平状态。
4.根据权利要求3所述的一种提升SOC系统可靠性和异常重启性能的装置，其特征在于：所述RESET操作还包括：
（2）PMIC自己所有功能重新复位，同时reset PMIC的通信接口控制单元。
CN202010095401.5A 2020-02-17 2020-02-17 一种提升soc系统可靠性和异常重启性能的方法和装置 Active CN111427719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010095401.5A CN111427719B (zh) 2020-02-17 2020-02-17 一种提升soc系统可靠性和异常重启性能的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010095401.5A CN111427719B (zh) 2020-02-17 2020-02-17 一种提升soc系统可靠性和异常重启性能的方法和装置

Publications (2)

Publication Number Publication Date
CN111427719A CN111427719A (zh) 2020-07-17
CN111427719B true CN111427719B (zh) 2023-06-13

Family

ID=71547085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010095401.5A Active CN111427719B (zh) 2020-02-17 2020-02-17 一种提升soc系统可靠性和异常重启性能的方法和装置

Country Status (1)

Country Link
CN (1) CN111427719B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103842932A (zh) * 2011-09-30 2014-06-04 英特尔公司 保持芯片上系统上的操作稳定性
CN109358740A (zh) * 2018-10-19 2019-02-19 郑州云海信息技术有限公司 一种应用于ssd的电源管理系统
CN110431512A (zh) * 2017-03-14 2019-11-08 高通股份有限公司 从用于片上系统的超低功率模式的快速能量高效重启

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102215583B1 (ko) * 2014-01-10 2021-02-15 삼성전자주식회사 전원공급장치 및 이를 구비한 마이크로 서버
US20150268678A1 (en) * 2014-03-19 2015-09-24 Qualcomm Incorporated System and method for current management in a portable device
US10754413B2 (en) * 2017-09-30 2020-08-25 Intel Corporation Mechanism to enter or exit retention level voltage while a system-on-a-chip is in low power mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103842932A (zh) * 2011-09-30 2014-06-04 英特尔公司 保持芯片上系统上的操作稳定性
CN110431512A (zh) * 2017-03-14 2019-11-08 高通股份有限公司 从用于片上系统的超低功率模式的快速能量高效重启
CN109358740A (zh) * 2018-10-19 2019-02-19 郑州云海信息技术有限公司 一种应用于ssd的电源管理系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Test Method for Power Management of SOC-based Microprocessors;Daecheol You;《2011 12th International Workshop on Microprocessor Test and Verification》;20120202;全文 *
SoC处理器的电源管理系统设计;何允灵等;《计算机工程》;20080820(第16期);全文 *

Also Published As

Publication number Publication date
CN111427719A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN107122321B (zh) 硬件修复方法、硬件修复系统以及计算机可读取存储装置
US5923099A (en) Intelligent backup power controller
US8207638B2 (en) Interface device for host device, interface device for slave device, host device, slave device, communication system and interface voltage switching method
US8055889B2 (en) BIOS management device and method for managing BIOS setting value
CN104050061A (zh) 一种基于PCIe总线多主控板冗余备份系统
CN102478800A (zh) 电力顺序信号的监控系统与其方法
US11175715B2 (en) Method of supplying electric power to a computer system
CN108628792B (zh) 通信接口防电流泄漏系统及方法
CN113572213A (zh) 利用预启动缩放进行经验证的高功率转变和快速充电
CN111103827B (zh) 一种服务器工作模式切换装置
CN115809164A (zh) 嵌入式设备、嵌入式系统和分级复位控制方法
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
US9652259B2 (en) Apparatus and method for managing register information in a processing system
CN116644011B (zh) 一种i2c设备的快速识别方法、装置、设备及存储介质
US20090177807A1 (en) Reset method for application specific integrated circuits (asic)
CN112596444A (zh) 电子设备关机控制方法及系统
CN111427719B (zh) 一种提升soc系统可靠性和异常重启性能的方法和装置
US7334167B2 (en) Circuit for detection of internal microprocessor watchdog device execution and method for resetting microprocessor system
CN217606356U (zh) 一种切换控制电路、主板及电子设备
CN111400211B (zh) 基于PCIe总线的通信方法及系统
CN111124826A (zh) 一种保护cpu正常上电启动的方法及系统
CN214011941U (zh) 一种电源管理电路和电子设备
CN110231862B (zh) 具有掉电保护功能的服务器系统及其方法
CN113650498B (zh) 一种电动车的上电方法、装置、电动车及存储介质
US11741023B1 (en) Pointing device and method capable of correcting its USB state by monitoring voltage/state of USB communication interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant after: Ruixin Microelectronics Co.,Ltd.

Address before: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant before: FUZHOU ROCKCHIP ELECTRONICS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant