CN217606356U - 一种切换控制电路、主板及电子设备 - Google Patents

Abstract

本实用新型实施例提供一种切换控制电路、主板和电子设备，切换控制电路包括处理器、开关器件、至少一个第一BIOS芯片、至少一个第二BIOS芯片、复位芯片和触发器；处理器同时与第一BIOS芯片、第二BIOS芯片电连接；开关器件连接于处理器与第一BIOS芯片之间，以及开关器件连接于处理器与第二BIOS芯片之间；复位芯片的第一引脚与处理器电连接，复位芯片的第二引脚与触发器电连接，触发器与开关器件电连接，以控制开关器件将处理器与第一BIOS芯片或第二BIOS芯片接通。这种切换控制电路可广泛适用于各种需求场景，无需针对性编程设计，有助于节省开发时间且降低软硬件成本。

Description

一种切换控制电路、主板及电子设备

技术领域

本实用新型涉及计算机技术领域，特别是涉及一种切换控制电路、主板及电子设备。

背景技术

为了解决木马病毒等破坏计算机系统造成系统无法启动使用的问题，使用两个BIOS(Basic Input Output System，基本输入输出系统)芯片进行冗余备份设计已在业内得到应用，可以通过两个BIOS芯片的切换保证系统的正常启动工作。

当前，在系统启动出现问题时，除了手动切换BIOS芯片，还可以使用MCU(Microcontroller Unit，微控制单元)进行BIOS芯片的自动切换。在MCU中烧录有与BIOS切换相关的运行管理程序，当MCU监测到主BIOS未正常启动时，可以控制切换到备份BIOS上进行启动。

但是，由于MCU往往与外围电路共同形成针对固定场景开发的硬件系统，且需要专门开发设计对应的应用程序。因此，这种靠MCU实现系统启动时BIOS芯片自动切换的方案，缺乏普遍适用性，开发耗时且成本较高。

实用新型内容

本实用新型提供一种切换控制电路、主板及电子设备，以解决现有的系统启动时BIOS芯片自动切换的方案，缺乏普遍适用性，开发耗时且成本较高的问题。

本实用新型实施例提供一种切换控制电路，所述切换控制电路包括处理器、开关器件、至少一个第一BIOS芯片、至少一个第二BIOS芯片、复位芯片和触发器；

所述处理器同时与所述第一BIOS芯片、所述第二BIOS芯片电连接；

所述开关器件连接于所述处理器与所述第一BIOS芯片之间，以及所述开关器件连接于所述处理器与所述第二BIOS芯片之间；

所述复位芯片的第一引脚与所述处理器电连接，所述复位芯片的第二引脚与所述触发器电连接，以在确定处理器当前连接的BIOS芯片启动超时时，控制所述触发器产生触发信号；

所述触发器与所述开关器件电连接，以控制所述开关器件将所述处理器与所述第一BIOS芯片或所述第二BIOS芯片接通。

可选地，所述第一引脚为使能控制引脚，所述第二引脚为看门狗信号输出引脚，所述触发器为D触发器；

所述复位芯片的使能控制引脚与所述处理器电连接；

所述复位芯片的看门狗信号输出引脚与所述触发器的时钟信号引脚电连接；

所述触发器的数据输入引脚D与下拉电阻电连接，所述触发信号输出引脚与上拉电阻电连接，且所述触发器的触发信号输出引脚与所述开关器件电连接，以向所述开关器件输入触发信号，所述触发信号用于选择所述第一BIOS芯片或所述第二BIOS芯片。

可选地，所述使能控制引脚与上拉电阻电连接。

可选地，所述开关器件包括选择信号控制引脚、片选信号输入引脚、第一片选信号输出引脚和第二片选信号输出引脚；

所述触发信号输出引脚与所述选择信号控制引脚电连接，所述第一片选信号输出引脚与所述第一BIOS芯片电连接，所述第二片选信号输出引脚与所述第二BIOS芯片电连接；

所述选择信号控制引脚控制所述片选信号输入引脚与所述第一片选信号输出引脚导通或所述片选信号输入引脚与所述第二片选信号输出引脚导通。

可选地，所述开关器件通过启动控制总线电连接于所述处理器与所述第一BIOS芯片之间，以及所述开关器件通过所述启动控制总线电连接于所述处理器与所述第二BIOS芯片之间；

所述启动控制总线包括片选信号线，所述片选信号线的一端与所述处理器电连接，另一端与所述开关器件电连接。

可选地，所述启动控制总线还包括连接于所述处理器与所述第一BIOS芯片、所述第二BIOS芯片之间的主从设备信号传输线。

可选地，所述主从设备信号传输线包括：

第一信号传输线，用于将所述处理器的数据传输至所述第一BIOS芯片或所述第二BIOS芯片；

第二信号传输线，用于将所述第一BIOS芯片或所述第二BIOS芯片的数据传输至所述处理器；

时钟信号传输线，用于向所述第一BIOS芯片或所述第二BIOS芯片传输时钟信号。

可选地，所述启动控制总线至少包括SPI总线和LocalBus总线中任意一种。

本实用新型实施例还提供了一种主板，所述主板包括前述的任一种切换控制电路。

本实用新型实施例还提供了一种电子设备，所述电子设备包括前述的主板。

相对于现有技术，本实用新型具备如下优点：

本实用新型实施例提供的一种切换控制电路中，处理器同时与第一BIOS芯片、第二BIOS芯片通过启动控制总线电连接，处理器可以监测第一BIOS芯片、第二BIOS芯片的启动状态。若是当前正在使用的BIOS芯片启动异常，处理器可以基于该异常状态控制复位芯片向触发器传输信号，使触发器触发与之相连的开关器件动作，开关器件在触发器信号的作用下，可以选择将处理器与另一个BIOS芯片接通，从而实现两个BIOS芯片的自动切换。可见，这种切换控制电路中可利用处理器监测BIOS芯片的启动状态并由复位芯片、触发器以及开关器件进行选择切换，这种切换控制电路可广泛适用于各种需求场景，无需针对性编程设计，有助于节省开发时间且降低软硬件成本。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种切换控制电路的原理示意图；

图2是本实用新型实施例提供的另一种切换控制电路的原理示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

参照图1，本实用新型实施例提供一种切换控制电路，所述切换控制电路包括处理器10、开关器件11、至少一个第一BIOS芯片12、至少一个第二BIOS芯片13、复位芯片14和触发器15；

所述处理器10同时与所述第一BIOS芯片12、所述第二BIOS芯片13电连接；

所述开关器件11连接于所述处理器10与所述第一BIOS芯片12之间，以及所述开关器件11连接于所述处理器10与所述第二BIOS芯片13之间；

所述复位芯片14的第一引脚与所述处理器10电连接，所述复位芯片14的第二引脚与所述触发器15电连接，以在确定处理器当前连接的BIOS芯片启动超时时，控制所述触发器产生触发信号；

所述触发器15与所述开关器件11电连接，以控制所述开关器件11将所述处理器10与所述第一BIOS芯片12或所述第二BIOS芯片13接通。

具体而言，在计算机系统中，存在使用外部存储芯片启动处理器的需求，例如，常见的先运行BIOS芯片中的固件程序，其次启动与BIOS芯片连接的处理器。越来越多的计算机系统中使用了双BIOS芯片防止系统故障，本实用新型实施例的控制电路，以一种可实现两个BIOS芯片自动切换的切换控制电路为例；此外，本实用新型实施例还可以实现两个以上BIOS芯片的自动切换。

如图1所示，本实用新型实施例的切换控制电路包括处理器10、开关器件11、第一BIOS芯片12、第二BIOS芯片13、复位芯片14和触发器15。处理器10即CPU(CentralProcessing Unit，中央处理器)。开关器件1可以为包括两路输出信号的二选一逻辑芯片，任一时刻其中的一路输出信号为有效信号。第一BIOS芯片12、第二BIOS芯片13为互为主从的两个外围存储芯片，用于存储BIOS固件程序，两种互相作为彼此的冗余备份，当一个故障无法使用时，可切换使用另一个。复位芯片14可以是具有看门狗功能的芯片，其基本原理为计数器的原理，可通过计数器对BIOS芯片的启动过程监控，一旦BIOS芯片启动超时，复位芯片14可以根据这种超时的异常状态，控制触发器15形成触发信号，进而由开关器件11选择可以正常启动的BIOS芯片。

结合图1的示意，处理器10同时与第一BIOS芯片12、第二BIOS芯片13电连接，可以同时与第一BIOS芯片12、第二BIOS芯片13进行数据交互，处理器10可以获知第一BIOS芯片12、第二BIOS芯片13的启动状态，处理器10当前连接处于工作状态的BIOS芯片可以为第一BIOS芯片，也可以为第二BIOS芯片。开关器件11既连接于处理器10与第一BIOS芯片12之间，也连接于处理器10与第二BIOS芯片13之间。因此，开关器件11的通断状态决定了处理器10是与第一BIOS芯片12接通还是与第二BIOS芯片13接通。

由于图1中的开关器件11还与触发器15电连接，且触发器15与复位芯片14电连接，复位芯片14的第一引脚与处理器10电连接。因此，开关器件11的通断即受到触发器15、复位芯片14以及处理器10的控制。当复位芯片14的第二引脚输出的信号使触发器15触发时，触发器15输出的信号传输至开关器件11，可以使开关器件11选择将第一BIOS芯片12或第二BIOS芯片13与处理器10接通。

需要说明的是，当选择第一BIOS芯片12接通的信号为高电平信号时，选择第二BIOS芯片12接通的信号为低电平信号，当选择第一BIOS芯片12接通的信号为低电平信号时，选择第二BIOS芯片12接通的信号为高电平信号，这取决于所使用的开关器件11的工作特性。例如，一种开关器件11可以为在收到来自触发器15输出的高电平信号时，选择第一BIOS芯片12接通，在收到来自触发器15输出的低电平信号时，选择第二BIOS芯片13接通。

这种切换控制电路中可利用处理器监测BIOS芯片的启动状态并由复位芯片、触发器以及开关器件进行选择切换，这种切换控制电路可广泛适用于各种需求场景，无需针对性编程设计，有助于节省开发时间且降低软硬件成本。

可选地，参照图2，复位芯片14的第一引脚为使能控制引脚EN，复位芯片14的第二引脚为看门狗信号输出引脚WDO。所述触发器15为D触发器；

所述复位芯片14的使能控制引脚EN与所述处理器10电连接；

所述复位芯片14的看门狗信号输出引脚WDO与所述触发器15的时钟信号引脚CLK电连接；

所述触发器15的数据输入引脚D与下拉电阻电连接，所述触发信号输出引脚Q与上拉电阻电连接，且所述触发器15的触发信号输出引脚Q与所述开关器件11电连接，以向所述开关器件11输入触发信号，所述触发信号用于选择所述第一BIOS芯片12或所述第二BIOS芯片13。

具体而言，一种实施方式中，触发器15可以使用边沿触发器，边沿触发器可以在接收到上升沿或下降沿的瞬态信号时输出触发信号。如图2所示，以上升沿为触发条件的D触发器为例，复位芯片14的看门狗信号输出引脚WDO与触发器15的时钟信号引脚CLK电连接，由于触发器15的数据输入引脚D与下拉电阻电连接，触发信号输出引脚Q与上拉电阻电连接，上拉电阻即就是与电源正极VCC连接的电阻，下拉电阻即就是与公共地GND连接的电阻。因此，在时钟信号引脚CLK的电平保持不变时，触发信号输出引脚Q的电平信号被上拉电阻持续拉高，开关器件11接收到的为高电平信号。当时钟信号引脚CLK接收到上升沿信号时，触发信号输出引脚Q将数据输入引脚D的低电平信号传输给开关器件11。这种基于上升沿信号触发的D触发器可以用于输出选择控制信号，用于控制开关器件11的导通通路，进而选择BIOS芯片。

当然，在实际应用中，也可以选择下降沿触发的边沿触发器，使用下降沿触发的边沿触发器作为触发器15使用时，切换控制电路的电路结构无需进行修改调整。还可以使用高电平触发器作为触发器15使用，此时，只需在图示的切换控制电路的WDO引脚和CLK引脚之间插入连接一个反相器，将WDO引脚输出的低电平信号翻转为可以触发触发器15动作的高电平信号即可。因此，触发器15只要可在不同的条件下能够分别输出高低电平信号控制开关器件11形成不同的导通通路即可，本实用新型对此不再赘述。

可选地，参照图2，所述使能控制引脚EN与上拉电阻电连接。

具体而言，一种实施方式中，如图1所示，当触发器15为D触发器时，上述的复位芯片14可以为低电平时看门狗功能失效的芯片，这种切换控制电路中，还可将使能控制引脚EN与上拉电阻电连接。结合图示，容易理解的是，系统上电后，处理器10未完成启动时，处理器10的GPIO引脚为高阻态，使能控制引脚EN在上拉电阻的作用下保持高电平，复位芯片14的看门狗功能处于有效状态，看门狗信号输出引脚WDO向触发器15的时钟信号引脚CLK输入稳定的高电平信号，因此，在时钟信号引脚CLK的电平保持不变的情况下，触发信号输出引脚Q的电平信号被上拉电阻持续拉高，开关器件11接收到的为高电平信号，可以选择将处理器10与第一BIOS芯片12接通，此时，系统可以默认从第一BIOS芯片12启动。

在从第一BIOS芯片12启动的过程中，若处理器10通过启动控制总线16获知第一BIOS芯片12启动正常，处理器10可以通过GPIO引脚向复位芯片14的使能控制引脚EN输入低电平信号，将看门狗功能关闭，使看门狗功能失效，此时，看门狗信号输出引脚WDO仍旧向触发器15的时钟信号引脚CLK输入稳定的高电平信号。因此，系统可以一直选择第一BIOS芯片12工作。

在从第一BIOS芯片12启动的过程中，若处理器10通过启动控制总线16获知第一BIOS芯片12启动异常，例如，启动超时。这样的异常事件对应的信号可以通过GPIO引脚传输给使能控制引脚EN，使得看门狗信号输出引脚WDO被置为低电平。相应地，在时钟信号引脚CLK可以形成上升沿信号，触发信号输出引脚Q将数据输入引脚D的低电平信号传输给开关器件11，开关器件11接收到的为低电平信号，可以选择将处理器10与第二BIOS芯片13接通，此时，系统可以自动切换至第二BIOS芯片13工作。

与上述方案类似，也可以使用高电平时看门狗功能失效的芯片作为复位芯片14，相应地，将使能控制引脚EN上连接的上拉电阻调整为下拉电阻即可实现复位芯片14看门狗功能状态的切换，具体原理可参照上述实施例的描述。

可选地，参照图2，所述开关器件11包括选择信号控制引脚SEL、片选信号输入引脚CS_IN、第一片选信号输出引脚CS_OUT1和第二片选信号输出引脚CS_OUT2；

所述触发信号输出引脚Q与所述选择信号控制引脚SEL电连接，所述第一片选信号输出引脚CS_OUT1与所述第一BIOS芯片12电连接，所述第二片选信号输出引脚CS_OUT2与所述第二BIOS芯片13电连接；

所述选择信号控制引脚SEL控制所述片选信号输入引脚CS_IN与所述第一片选信号输出引脚CS_OUT1导通或所述片选信号输入引脚CS_IN与所述第二片选信号输出引脚CS_OUT2导通。

具体而言，一种实施方式中，如图1所示，开关器件11包括选择信号控制引脚SEL、片选信号输入引脚CS_IN、第一片选信号输出引脚CS_OUT1和第二片选信号输出引脚CS_OUT2。选择信号控制引脚SEL与触发信号输出引脚Q电连接，用于接收来自触发信号输出引脚Q的触发信号。片选信号输入引脚CS_IN与第一片选信号输出引脚CS_OUT1或第二片选信号输出引脚CS_OUT2导通，当片选信号输入引脚CS_IN与第一片选信号输出引脚CS_OUT1导通时，形成一条信号通路，当片选信号输入引脚CS_IN与第二片选信号输出引脚CS_OUT2导通时，形成另一条信号通路。由于第一片选信号输出引脚CS_OUT1与第一BIOS芯片12电连接，第二片选信号输出引脚CS_OUT2与第二BIOS芯片13电连接，因此，在选择信号控制引脚SEL的选择控制作用下，可以实现第一BIOS芯片12和第一BIOS芯片13之间的自动切换，且这种切换基于硬件电路的电平信号即可实现，逻辑简单。

可选地，参照图2，所述开关器件11通过启动控制总线16电连接于所述处理器10与所述第一BIOS芯片12之间，以及所述开关器件11通过所述启动控制总线15电连接于所述处理器与所述第二BIOS芯片13之间；

所述启动控制总线16包括片选信号线CS，所述片选信号线CS的一端与所述处理器10电连接，另一端与所述开关器件11电连接。

具体而言，一种实施方式中，如图2所示，处理器10同时与第一BIOS芯片12、第二BIOS芯片13通过启动控制总线16电连接，可以同时与第一BIOS芯片12、第二BIOS芯片13进行数据交互，处理器10可以通过启动控制总线16获知第一BIOS芯片12、第二BIOS芯片13的启动状态。开关器件11通过启动控制总线16既连接于处理器10与第一BIOS芯片12之间，也通过启动控制总线16连接于处理器10与第二BIOS芯片13之间。启动控制总线16可以为具有片选功能的控制总线，其中包括片选信号线CS，该片选信号线CS的一端处理器10电连接，另一端与开关器件11电连接，从而在开关器件11的通断控制下可实现任一BIOS芯片与处理器10的连接导通。

可选地，所述启动控制总线16还包括连接于所述处理器11与所述第一BIOS芯片12、所述第二BIOS芯片13之间的主从设备信号传输线。

具体而言，一种实施方式中，两个BIOS芯片和处理器11形成了主从设备的运行模式，其中，处理器11作为主设备，两个BIOS芯片作为从设备。主设备和两个从设备之间均通过主从设备信号传输线实现数据交互，例如，处理器11可以可通过主从设备信号传输线获知BIOS芯片的启动异常情况。

可选地，参照图2，所述主从设备信号传输线包括：

第一信号传输线MOSI，用于将所述处理器10的数据传输至所述第一BIOS芯片12或所述第二BIOS芯片13；

第二信号传输线MISO，用于将所述第一BIOS芯片12或所述第二BIOS芯片13的数据传输至所述处理器10；

时钟信号传输线CLK，用于向所述第一BIOS芯片12或所述第二BIOS芯片13传输时钟信号。

具体而言，一种实施方式中，如图2所示，在利用启动控制总线16实现处理器10与BIOS芯片的数据交互时，具体可以利用第一信号传输线MOSI，将处理器10的数据传输至任一个BIOS芯片，可以利用第二信号传输线MISO将任一个BIOS芯片的数据传输至处理器10，同时，靠时钟信号传输线CLK向BIOS芯片传输来自作为主设备的处理器10的时钟信号。从而，可以对BIOS芯片的启动过程实施监控并在异常时触发自动切换行为。

可选地，所述启动控制总线16至少包括SPI(Serial Peripheral interface，串行外围设备接口)总线、LocalBus总线中任意一种。

具体而言，一种实施方式中，可根据处理器10以及BIOS芯片的接口功能选择使用SPI总线、LocalBus总线中任意一种作为启动控制总线16。可以理解的是，在处理器10以及BIOS芯片同时兼容不同类型的总线时，可以选择支持高传输速率和较短时延的总线。

本实用新型实施例还提供了一种主板，所述主板包括前述的任一种切换控制电路。

具体而言，主板可以为通用计算机、工控计算机或者服务器的主板，这些不同领域的主板均可以应用上述的切换控制电路，从而可以适用于各种需求场景，无需针对性编程设计，有助于节省开发时间且降低主板开发成本。

本实用新型实施例还提供了一种电子设备，所述电子设备包括前述的主板。

可以理解的是，该电子设备可以为计算机设备，计算机设备同样可以为通用计算机、工控计算机或者服务器。因而，电子设备中通过应用上述的切换控制电路，从而可以降低电子设备开发成本。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种切换控制电路、主板及电子设备，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的结构及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (10)

1.一种切换控制电路，其特征在于，所述切换控制电路包括处理器、开关器件、至少一个第一BIOS芯片、至少一个第二BIOS芯片、复位芯片和触发器；

所述处理器同时与所述第一BIOS芯片、所述第二BIOS芯片电连接；

所述开关器件连接于所述处理器与所述第一BIOS芯片之间，以及所述开关器件连接于所述处理器与所述第二BIOS芯片之间；

所述复位芯片的第一引脚与所述处理器电连接，所述复位芯片的第二引脚与所述触发器电连接，以在确定处理器当前连接的BIOS芯片启动超时时，控制所述触发器产生触发信号；

所述触发器与所述开关器件电连接，以控制所述开关器件将所述处理器与所述第一BIOS芯片或所述第二BIOS芯片接通。

2.根据权利要求1所述的切换控制电路，其特征在于，所述第一引脚为使能控制引脚，所述第二引脚为看门狗信号输出引脚，所述触发器为D触发器；

所述复位芯片的使能控制引脚与所述处理器电连接；

所述复位芯片的看门狗信号输出引脚与所述触发器的时钟信号引脚电连接；

所述触发器的数据输入引脚与下拉电阻电连接，所述触发信号输出引脚与上拉电阻电连接，且所述触发器的触发信号输出引脚与所述开关器件电连接，以向所述开关器件输入触发信号，所述触发信号用于选择所述第一BIOS芯片或所述第二BIOS芯片。

3.根据权利要求2所述的切换控制电路，其特征在于，所述使能控制引脚与上拉电阻电连接。

4.根据权利要求2所述的切换控制电路，其特征在于，所述开关器件包括选择信号控制引脚、片选信号输入引脚、第一片选信号输出引脚和第二片选信号输出引脚；

所述触发信号输出引脚与所述选择信号控制引脚电连接，所述第一片选信号输出引脚与所述第一BIOS芯片电连接，所述第二片选信号输出引脚与所述第二BIOS芯片电连接；

所述选择信号控制引脚控制所述片选信号输入引脚与所述第一片选信号输出引脚导通或所述片选信号输入引脚与所述第二片选信号输出引脚导通。

5.根据权利要求1至4任一项所述的切换控制电路，其特征在于，所述开关器件通过启动控制总线电连接于所述处理器与所述第一BIOS芯片之间，以及所述开关器件通过所述启动控制总线电连接于所述处理器与所述第二BIOS芯片之间；

所述启动控制总线包括片选信号线，所述片选信号线的一端与所述处理器电连接，另一端与所述开关器件电连接。

6.根据权利要求5所述的切换控制电路，其特征在于，所述启动控制总线还包括连接于所述处理器与所述第一BIOS芯片、所述第二BIOS芯片之间的主从设备信号传输线。

7.根据权利要求6所述的切换控制电路，其特征在于，所述主从设备信号传输线包括：

第一信号传输线，用于将所述处理器的数据传输至所述第一BIOS芯片或所述第二BIOS芯片；

第二信号传输线，用于将所述第一BIOS芯片或所述第二BIOS芯片的数据传输至所述处理器；

时钟信号传输线，用于向所述第一BIOS芯片或所述第二BIOS芯片传输时钟信号。

8.根据权利要求5所述的切换控制电路，其特征在于，所述启动控制总线至少包括SPI总线和LocalBus总线中任意一种。

9.一种主板，其特征在于，所述主板包括权利要求1至8任一项所述的切换控制电路。

10.一种电子设备，其特征在于，所述电子设备包括权利要求9所述的主板。

Images