CN107179818B - 双主板的控制电路及控制方法 - Google Patents
双主板的控制电路及控制方法 Download PDFInfo
- Publication number
- CN107179818B CN107179818B CN201610133123.1A CN201610133123A CN107179818B CN 107179818 B CN107179818 B CN 107179818B CN 201610133123 A CN201610133123 A CN 201610133123A CN 107179818 B CN107179818 B CN 107179818B
- Authority
- CN
- China
- Prior art keywords
- mainboard
- pin
- level signal
- signal
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000009977 dual effect Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Abstract
本发明提供一种双主板的控制电路及控制方法,第一主板和第二主板上设有反相器和连接器,通过连接器上的第一针脚和第二针脚发送和读取信号,其控制方法为:控制按钮被按下;第一主板和第二主板读取自身系统的开/关机状态信号;第一主板读取到关机状态信号时执行开机动作;第二主板读取到关机状态信号时执行开机动作;第一主板读取到开机状态信号时,读取第一针脚的电平信号,读取到高电平信号时第一主板执行关机动作,读取到低电平信号时第一主板不执行关机动作;第二主板读取到开机状态信号时,读取第二针脚的电平信号,读取到高电平信号时第二主板执行关机动作,读取到低电平信号时第二主板不执行关机动作。
Description
【技术领域】
本发明涉及双主板的控制电路及控制方法,尤其涉及通过在连接器上预留一个针脚实现控制双主板的电路及方法。
【背景技术】
主板,又叫主机板(Main Board,简称MB),它安装在机箱内,是电脑最基本且最重要的部件之一,在实际应用中,为了满足冗余涉及,一些计算机或服务器拥有双主板的系统,其中双主板包括主要主板(Master Mainboard)和从属主板(Slave Mainboard),为了控制主要主板和从属主板的开关机,在计算机或服务器机箱的前板设有一个控制按钮,其行为模式如下:
1.若主要主板和从属主板皆为开机状态,当使用者按下控制按钮后,需使主要主板和从主板均为关机状态;
2.若主要主板和从属主板其中一张板子为关机状态,当使用者按下控制按钮后,需使主要主板和从属主板均为开机状态。
基于上述行为模式,主要主板和从属主板在使用者按下控制按钮时需首先侦测对方的开/关机状态,接下来才能做自身开/关机动作的判断,以满足上述行为模式,而在现有技术中,主要主板和从属主板需要各自提供一组信号用以判断对方的开/关机状态,因此,在主要主板和从属主板对接的连接器上势必需要预留至少两个针脚,其中一个针脚发送自身的开/关机状态信号给对方,另一个针脚用来读取和侦测对方的开/关机状态,若遇到连接器只剩余一个针脚可供使用,而PCB上空间有限的情况,没有更换针脚数较多的连接器的条件,无法满足主要主板和从属主板判断对方的开/关机状态,将导致无法实现控制双主板的目的。
有鉴于此,实有必要提供一种通过连接器上的一个针脚发送和读取信号即可实现控制双主板的电路及方法,以节约零件成本,同时节省PCB上的空间利用。
【发明内容】
因此,针对上述情况,本发明的目的即在于提供一种双主板的控制电路及控制方法,通过连接器上的一个针脚发送和读取信号即可实现控制计算机或服务器上的双主板。
为了达到上述目的,本发明提供一种双主板的控制电路,适用于一电脑或一服务器,该电脑或该服务器的机箱前板上设有一控制按钮控制该双主板,该控制电路包括:
第一主板,其上设有互相电性连接的第一反相器和第一连接器,该第一主板系统电源电性连接该第一反相器,该第一连接器上设有第一针脚;
第二主板,其上设有互相电性连接的第二反相器和第二连接器,该第二主板的系统电源电性连接该第二反相器,该第二连接器上设有第二针脚;
该第一主板和该第二主板之间通过第一连接器和第二连接器相互连接,并通过该第一针脚和该第二针脚发送和读取信号,其中该第一主板的系统电源发送第一系统的开/关机状态信号,经该第一反相器处理后,该第一主板的开/关机状态信号被该第一主板透过该第一针脚传到第二针脚,且该第一主板在该第一针脚读取由该第二针脚传到第一针脚的高/低电平信号;该第二主板的系统电源输出第二系统的开/关机状态信号,经该第二反相器处理后,该第二主板的开/关机状态信号被该第二主板透过该第二针脚传到第一针脚,且该第二主板在该第二针脚读取由该第一针脚传到第二针脚的高/低电平信号。
特别地,该第一反相器包括互相电性连接的第一级反相器和第二级反相器。
特别地,该第二反相器包括互相电性连接的第一级反相器和第二级反相器。
特别地,该第一主板为开机状态时,其上的基板管理控制器发出高电平信号,该高电平信号经该第一反相器后,输出高电平信号至该第一连接器;该第一主板为关机状态时,基板管理控制器发出低电平信号,该低电平信号经该第一反相器后,输出低电平信号至该第一连接器。
特别地,该第二主板为开机状态时,其上的基板管理控制器发出高电平信号,该高电平信号经该第二反相器后,输出高电平信号至该第二连接器;该第二主板为关机状态时,基板管理控制器发出低电平信号,该低电平信号经该第二反相器后,输出低电平信号至该第二连接器。
特别地,该第一连接器和该第二连接器之间经由一根针脚互相对接。
特别地,该第一主板上的基板管理控制器或复杂可编程逻辑器读取该第一连接器的高/低电平信号。
特别地,该第二主板上的基板管理控制器或复杂可编程逻辑器读取该第二连接器的高/低电平信号。
本发明还提供一种双主板的控制方法,包括:
控制按钮被按下,发出一上电信号;
当该上电信号产生时,该第一主板和该第二主板分别读取自身系统的开/关机状态信号;
当该第一主板读取到关机状态信号时,该第一主板执行开机动作;
当该第二主板读取到关机状态信号时,该第二主板执行开机动作;
当该第一主板读取到开机状态信号时,该第一主板读取该第一连接器上的第一针脚的电平信号,当读取到高电平信号时,该第一主板执行关机动作,当读取到低电平信号时,该第一主板不执行关机动作;
当该第二主板读取到开机状态信号时,该第二主板读取该第二连接器上的第二针脚的电平信号,当读取到高电平信号时,该第二主板执行关机动作,当读取到低电平信号时,该第二主板不执行关机动作。特别地,该系统的开/关机状态信号是由基板管理控制器或复杂可编程逻辑器所发出。
相较于现有技术,本发明的双主板的控制电路及控制方法,通过双主板上分别设计第一反相器和第二反相器输出系统电源发送的开/关机状态信号,仅通过连接器上的一个针脚实现发送自身信号和读取对方信号,方便控制按钮控制双主板的开关机状态的同时,节约零件成本,同时节省PCB上的空间利用。
【附图说明】
图1是本发明双主板的控制电路的连接图。
图2是本发明第一主板的控制方法的流程图。
图3是本发明第二主板的控制方法的流程图。
【具体实施方式】
本发明的双主板的控制电路及控制方法,通过双主板上分别设计第一反相器和第二反相器输出系统电源发送的开/关机状态信号,仅通过连接器上的一个针脚实现发送自身信号和读取对方信号,方便控制按钮控制双主板的开关机状态的同时,节约零件成本,同时节省PCB上的空间利用。
请参阅图1,为本发明双主板的控制电路的连接图,如图所示,本发明适用于一电脑或一服务器,该电脑或该服务器的机箱前板上设有一控制按钮(图未示)控制该双主板,该控制电路包括第一主板1和第二主板2,其中,第一主板1上设有互相电性连接的第一反相器11和第一连接器12,该第一主板系统电源13电性连接该第一反相器11,该第一连接器12上设有第一针脚;第二主板2上设有互相电性连接的第二反相器21和第二连接器22,该第二主板的系统电源23电性连接该第二反相器21,该第二连接器22上设有第二针脚;该第一主板1和该第二主板2之间通过第一连接器12和第二连接器22相互连接,并通过该第一针脚和该第二针脚发送和读取信号,通过该第一针脚和该第二针脚发送和读取信号;该第一主板的系统电源13发送第一系统的开/关机状态信号,经该第一反相器11处理后,该第一系统的开/关机状态信号被该第一主板1透过该第一针脚传到第二针脚,且该第一主板1在该第一针脚读取并由该第二针脚传到该第一针脚的高/低电平信号;该第二主板的系统电源23输出第二系统的开/关机状态信号,经该第二反相器21处理后,该第二系统的开/关机状态信号被该第二主板2透过该第二针脚传到第一针脚,且该第二主板2在该第二针脚读取并由该第一针脚传到该第二针脚的高/低电平信号。
于本实施例中,该第一反相器11包括互相电性连接的第一级反相器和第二级反相器,该第二反相器21包括互相电性连接的第一级反相器和第二级反相器。
于本实施例中,第一级反相器与系统电源Power_GOOD或BMC(or CPLD)连接,当主板处于开机状态时,系统电源Power_GOOD或BMC(or CPLD)为高电平,经过该第一级反相器为低电平,再经过第二级反相器成为高电平;当主板处于关机状态,系统电源Power_GOOD或BMC(or CPLD)为低电平,经过该第一级反相器为高电平,再经过第二级反相器成为低电平。
于本实施例中,该第一针脚和该第二针脚之间经由一根针脚互相对接。
于本实施例中,当该第一主板1处于开机状态时,该第一主板1的系统电源13输出高电平信号,其上的基板管理控制器发出高电平信号,该高电平信号经由第一反相器11的第一级反相器和第二级反相器后仍然输出高电平信号至该第一连接器12,反之,当该第一主板1处于关机状态时,该第一主板1的系统电源13输出低电平信号,其上的基板管理控制器发出低电平信号,该低电平信号经由第一反相器的第一级反相器和第二级反相器后仍然输出低电平信号至该第一连接器12;同理,当该第二主板2处于开机状态时,该第二主板2的系统电源23输出高电平信号,其上的基板管理控制器发出高电平信号,该高电平信号经由第二反相器21第一级反相器和第二级反相器后仍然输出高电平信号至该第二连接器22,反之,当该第二主板2处于关机状态时,该第二主板2的系统电源23输出低电平信号,该低电平信号经由第二反相器21的第一级反相器和第二级反相器后仍然输出低电平信号至该第二连接器22。
请参阅图2,为本发明第一主板的控制方法的流程图,如图所示,以电脑为例,该方法包括:
步骤21:控制按钮被按下,发出一上电信号;
步骤22:当上电信号产生时,第一主板读取自身系统的开/关机状态信号;
步骤23:判断第一主板是否读取到关机状态信号,若是,则转至步骤24,若否,则转至步骤25;
步骤24:该第一主板执行开机动作;
步骤25:该第一主板读取该第一针脚的高/低电平信号,该第一主板上的基板管理控制器(Baseboard Management Controller,简称BMC)或复杂可编程逻辑器(ComplexProgrammable Logic Device,简称CPLD)读取该第一连接器的高/低电平信号;
步骤26:判断第一针脚是否输出低电平信号,若是,转至步骤27,若否,则转至步骤28;
步骤27:该第一主板不执行关机动作;
步骤28:该第一主板执行关机动作。
请参阅图3,为本发明第二主板的控制方法的流程图,如图所示,以电脑为例,该方法包括:
步骤31:控制按钮被按下,发出一上电信号;
步骤32:当上电信号产生时,第二主板读取自身系统的开/关机状态信号;
步骤33:判断第二主板是否读取到关机状态信号,若是,则转至步骤34,若否,则转至步骤35;
步骤34:该第二主板执行开机动作;
步骤35:该第二主板读取该第二针脚的高/低电平信号,该第二主板上的基板管理控制器(Baseboard Management Controller,简称BMC)或复杂可编程逻辑器(ComplexProgrammable Logic Device,简称CPLD)读取该第二连接器的高/低电平信号;
步骤36:判断第二针脚是否输出低电平信号,若是,转至步骤37,若否,则转至步骤38;
步骤37:该第二主板不执行关机动作;
步骤38:该第二主板执行关机动作。
于本实施例中,当该控制按钮被按下后,该第一主板和该第二主板同时执行图2和图3中的流程,具体如下:
当该第一主板或该第二主板其中之一输出关机状态信号,而另一主板输出开机状态信号时,则输出关机状态信号的该第一针脚或该第二针脚会输出低电平信号,此时处于关机状态的主板会执行开机动作,而处于开机状态的主板不会执行关机动作,并等待另一主板开机完成;
当该第一主板和该第二主板均输出开机状态信号时,该第一针脚和该第二针脚均输出高电平信号,此时该第一主板和该第二主板均执行关机动作;
若该第一主板和该第二主板均处于关机状态,当控制按钮被按下,该上电信号产生时,该第一主板和该第二主板均执行开机动作。
于本实施例中,该系统的开/关机状态信号是由基板管理控制器或复杂可编程逻辑器所发出。综上所述,第一主板和第二主板仅透过第一针脚和第二针脚互相对接,而且仅经由一根针脚对接,当其中一主板处于关机状态而另一主板处于开机状态时,处于关机状态的主板经过反向器会输出低电平,因此处于开机状态的主板可以轻易判断对方主板处于关机状态,因此能在开关控制按钮被按下时,做出「不关机」的行为。
上面结合附图对本发明的具体实施方式和实施例做了详细说明,但是本发明并不限于上述实施方式和实施例,在本领域技术人员所具备的知识范围内,还可以在不脱离本发明构思的前提下做出各种变化。
Claims (10)
1.一种双主板的控制电路,适用于一电脑或一服务器,该电脑或该服务器的机箱前板上设有一控制按钮控制该双主板,其特征在于,该控制电路包括:
第一主板,其上设有互相电性连接的第一反相器和第一连接器,该第一主板系统电源电性连接该第一反相器,该第一连接器上设有第一针脚;
第二主板,其上设有互相电性连接的第二反相器和第二连接器,该第二主板的系统电源电性连接该第二反相器,该第二连接器上设有第二针脚;
该第一主板和该第二主板之间通过第一连接器和第二连接器相互连接,并通过该第一针脚和该第二针脚发送和读取信号,其中该第一主板的系统电源发送第一系统的开/关机状态信号,经该第一反相器处理后,该第一主板的开/关机状态信号被该第一主板透过该第一针脚传到第二针脚,且该第一主板在该第一针脚读取由该第二针脚传到第一针脚的高/低电平信号;该第二主板的系统电源输出第二系统的开/关机状态信号,经该第二反相器处理后,该第二主板的开/关机状态信号被该第二主板透过该第二针脚传到第一针脚,且该第二主板在该第二针脚读取由该第一针脚传到第二针脚的高/低电平信号。
2.根据权利要求1所述的双主板的控制电路,其特征在于,该第一反相器包括互相电性连接的第一级反相器和第二级反相器。
3.根据权利要求1所述的双主板的控制电路,其特征在于,该第二反相器包括互相电性连接的第一级反相器和第二级反相器。
4.根据权利要求1所述的双主板的控制电路,其特征在于,该第一主板为开机状态时,其上的基板管理控制器发出高电平信号,该高电平信号经该第一反相器后,输出高电平信号至该第一连接器;该第一主板为关机状态时,基板管理控制器发出低电平信号,该低电平信号经该第一反相器后,输出低电平信号至该第一连接器。
5.根据权利要求1所述的双主板的控制电路,其特征在于,该第二主板为开机状态时,其上的基板管理控制器发出高电平信号,该高电平信号经该第二反相器后,输出高电平信号至该第二连接器;该第二主板为关机状态时,基板管理控制器发出低电平信号,该低电平信号经该第二反相器后,输出低电平信号至该第二连接器。
6.根据权利要求1所述的双主板的控制电路,其特征在于,该第一针脚和该第二针脚经由一根针脚互相对接。
7.根据权利要求1所述的双主板的控制电路,其特征在于,该第一主板上的基板管理控制器或复杂可编程逻辑器读取该第一连接器的高/低电平信号。
8.根据权利要求1所述的双主板的控制电路,其特征在于,该第二主板上的基板管理控制器或复杂可编程逻辑器读取该第二连接器的高/低电平信号。
9.一种双主板的控制方法,适用于一冗余设计中双主板的控制电路,该控制电路包括第一主板以及第二主板,该方法包括:
控制按钮被按下,发出一上电信号;
当该上电信号产生时,该第一主板和该第二主板分别读取自身系统的开/关机状态信号;
当该第一主板读取到关机状态信号时,该第一主板执行开机动作;
当该第二主板读取到关机状态信号时,该第二主板执行开机动作;
当该第一主板读取到开机状态信号时,该第一主板读取该第一主板上的第一连接器上的第一针脚的电平信号,当读取到高电平信号时,该第一主板执行关机动作,当读取到低电平信号时,该第一主板不执行关机动作;
当该第二主板读取到开机状态信号时,该第二主板读取该第二主板上的第二连接器上的第二针脚的电平信号,当读取到高电平信号时,该第二主板执行关机动作,当读取到低电平信号时,该第二主板不执行关机动作。
10.根据权利要求9所述的双主板的控制方法,其特征在于,该系统的开/关机状态信号是由基板管理控制器或复杂可编程逻辑器所发出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610133123.1A CN107179818B (zh) | 2016-03-09 | 2016-03-09 | 双主板的控制电路及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610133123.1A CN107179818B (zh) | 2016-03-09 | 2016-03-09 | 双主板的控制电路及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107179818A CN107179818A (zh) | 2017-09-19 |
CN107179818B true CN107179818B (zh) | 2020-07-21 |
Family
ID=59830004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610133123.1A Expired - Fee Related CN107179818B (zh) | 2016-03-09 | 2016-03-09 | 双主板的控制电路及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107179818B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109814697B (zh) * | 2017-11-21 | 2023-02-10 | 佛山市顺德区顺达电脑厂有限公司 | 用于计算机系统的电力供应方法 |
TWI790110B (zh) * | 2022-01-27 | 2023-01-11 | 神雲科技股份有限公司 | 高可靠功能的伺服器以及多方關鍵信號控制方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103365368A (zh) * | 2012-03-29 | 2013-10-23 | 鸿富锦精密工业(深圳)有限公司 | 硬盘连接装置 |
CN104076891A (zh) * | 2013-03-25 | 2014-10-01 | 昆达电脑科技(昆山)有限公司 | 多功能引脚电路装置 |
CN104424041A (zh) * | 2013-08-23 | 2015-03-18 | 鸿富锦精密工业(深圳)有限公司 | 错误处理系统和方法 |
CN204632997U (zh) * | 2015-05-20 | 2015-09-09 | 深圳市创客工场科技有限公司 | 主板连接组件及其应用的终端 |
CN104932998A (zh) * | 2014-03-17 | 2015-09-23 | 鸿富锦精密工业(武汉)有限公司 | 主板 |
CN204883192U (zh) * | 2015-07-13 | 2015-12-16 | 珠海格力电器股份有限公司 | 控制器 |
-
2016
- 2016-03-09 CN CN201610133123.1A patent/CN107179818B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103365368A (zh) * | 2012-03-29 | 2013-10-23 | 鸿富锦精密工业(深圳)有限公司 | 硬盘连接装置 |
CN104076891A (zh) * | 2013-03-25 | 2014-10-01 | 昆达电脑科技(昆山)有限公司 | 多功能引脚电路装置 |
CN104424041A (zh) * | 2013-08-23 | 2015-03-18 | 鸿富锦精密工业(深圳)有限公司 | 错误处理系统和方法 |
CN104932998A (zh) * | 2014-03-17 | 2015-09-23 | 鸿富锦精密工业(武汉)有限公司 | 主板 |
CN204632997U (zh) * | 2015-05-20 | 2015-09-09 | 深圳市创客工场科技有限公司 | 主板连接组件及其应用的终端 |
CN204883192U (zh) * | 2015-07-13 | 2015-12-16 | 珠海格力电器股份有限公司 | 控制器 |
Also Published As
Publication number | Publication date |
---|---|
CN107179818A (zh) | 2017-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7028125B2 (en) | Hot-pluggable peripheral input device coupling system | |
US20070101029A1 (en) | Multiplexed computer peripheral device connection switching interface | |
US20130110926A1 (en) | Method for Controlling Rack System | |
US11199890B2 (en) | Peripheral device expansion card system | |
CN104050061A (zh) | 一种基于PCIe总线多主控板冗余备份系统 | |
US9026685B2 (en) | Memory module communication control | |
US20160306634A1 (en) | Electronic device | |
CN102478800A (zh) | 电力顺序信号的监控系统与其方法 | |
KR20110023836A (ko) | 컴퓨터 어셈블링 방법, 컴퓨터 및 제어기 보드 | |
CN109033009B (zh) | 一种支持通用和机柜型服务器的电路板及系统 | |
CN110825204A (zh) | 电子设备的主板及电源信息管理方法 | |
CN107179818B (zh) | 双主板的控制电路及控制方法 | |
TWI710911B (zh) | 電子系統、主機端裝置及控制方法 | |
CN101587370A (zh) | 电脑开机辅助控制电路 | |
CN217606356U (zh) | 一种切换控制电路、主板及电子设备 | |
US20190310951A1 (en) | Systems and methods for providing adaptable virtual backplane support for processor-attached storage resources | |
CN114385254A (zh) | 一种基于vpx架构的双控主从切换实现方法 | |
TW202215199A (zh) | 主從互換式電源供應裝置及其主機、主從互換式電源供應方法及其電腦可讀取記錄媒體 | |
US10303224B1 (en) | Blade server | |
TW201643734A (zh) | 超高速晶片互連裝置與超高速晶片互連裝置之連線控制方法 | |
US20090100233A1 (en) | Persistent memory module | |
WO2016127578A1 (zh) | 处理器子卡、适配处理器子卡的电源板及系统板 | |
CN216748595U (zh) | 计算机主板、双路处理器计算机及四路处理器计算机 | |
CN111190799B (zh) | 可实现故障板卡识别的计算机系统 | |
CN216901481U (zh) | 基于ft2000-4 cpu的工控主板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200721 |