CN114385254A - 一种基于vpx架构的双控主从切换实现方法 - Google Patents

一种基于vpx架构的双控主从切换实现方法 Download PDF

Info

Publication number
CN114385254A
CN114385254A CN202111612854.1A CN202111612854A CN114385254A CN 114385254 A CN114385254 A CN 114385254A CN 202111612854 A CN202111612854 A CN 202111612854A CN 114385254 A CN114385254 A CN 114385254A
Authority
CN
China
Prior art keywords
control
master
slave
fpga
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111612854.1A
Other languages
English (en)
Inventor
安鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Huakun Zhenyu Intelligent Technology Co ltd
Original Assignee
Sichuan Huakun Zhenyu Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Huakun Zhenyu Intelligent Technology Co ltd filed Critical Sichuan Huakun Zhenyu Intelligent Technology Co ltd
Priority to CN202111612854.1A priority Critical patent/CN114385254A/zh
Publication of CN114385254A publication Critical patent/CN114385254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种基于VPX架构的双控主从切换方法，包括如下步骤：步骤一，系统上电，FPGA启动完成，FPGA判定双主控的主从关系，初步建立主从关系；步骤二，启动BMC，BMC启动完成后，通过BMC之间的心跳同步和单板状态，再次判定双主控的主从关系，完成双主控的主从关系再次确认；步骤三，CPU启动完成后，引导进入操作系统，通过双控之间的CPU交互状态同步，确认双控的主从关系。采用本发明的双控主从切换方案，当任何一块主控卡出现故障的时候，所有的业务系统可以无缝切换到另外一块主控卡，大大提高系统的可靠性。

Description

一种基于VPX架构的双控主从切换实现方法
技术领域
本发明涉及计算机领域，具体是一种基于VPX架构的双控主从切换方法。
背景技术
当前VPX架构计算机多用于高温、高湿、振动等环境适应性要求高的场合，当前的VPX架构计算机主要包括电源板卡、主控卡、业务板卡，所有的业务板卡均是接入主控卡来完成特定业务的，当主控卡发生故障的时候，就会导致所有的业务板卡均无法正常运行。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于VPX架构的双控主从切换方法，包括如下步骤：
步骤一，系统上电，FPGA启动完成，FPGA判定双主控的主从关系，初步建立主从关系；
步骤二，启动BMC，BMC启动完成后，通过BMC之间的心跳同步和单板状态，再次判定双主控的主从关系，完成双主控的主从关系再次确认；
步骤三，CPU启动完成后，引导进入操作系统，通过双控之间的CPU交互状态同步，确认双控的主从关系。
进一步的，所述的双主控包括对控和本控；所述的本控为从双主控长中任选一个控制器，另一个控制器为对控。
进一步的，所述的FPGA启动完成，FPGA判定双主控的主从关系，建立初步主从关系，包括如下过程：
FPGA为单板执行单元，FPGA启动完成之后，若对控不在位，则当前系统为单控制器系统，则本控直接为主控制器；
若对控在位，则获取本控的ID，若本控ID为0，则判定本控为主控；若本控ID为1，则判定本控为从控，初步建立主从关系；
初步建立主从关系后，双控与FPGA进行通信，若判定主控状态异常，则从控变为主控，主控变为从控，同时系统告警；若判定从控状态异常，则主从关系不变，系统告警。
进一步的，所述的通过BMC之间的心跳同步和单板状态，再次判定双主控的主从关系，完成双主控的主从关系再次确认，包括如下过程:
BMC启动完成后，从FPGA获取主从状态，然后与对控BMC进行通信；
若从控BMC获取到对控状态异常，则BMC通知FPGA，将本控切换为主控，对控自动变为从控，系统告警；
若主控BMC获取到对控状态异常，则主从关系不变，系统直接告警。
进一步的，所述的CPU启动完成后，引导进入操作系统，通过双控之间的CPU交互状态同步，确认双控的主从关系，包括如下步骤：
CPU启动完成后，首先从FPGA获取主从状态，然后与对控CPU进行通信，进行状态同步；若从控CPU获取到对控状态异常，则CPU通知FPGA，将本控强制切换为主控，对控自动变为从控，系统告警；
若主控CPU获取到对控状态异常，则主从关系不变，系统直接告警。
本发明的有益效果是：采用本发明的双控主从切换方案，当任何一块主控卡出现故障的时候，所有的业务系统可以无缝切换到另外一块主控卡，大大提高系统的可靠性。
附图说明
图1为一种基于VPX架构的双控主从切换方法的原理示意图 ；
图2为系统启动主板上各模块的上电流程图；
图3为FPGA判定主从流程图；
图4为通过BMC判定主从关系原理图；
图5为CPU确认双控的主从关系原理图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，一种基于VPX架构的双控主从切换方法，包括如下步骤：
步骤一，系统上电，FPGA启动完成，FPGA判定双主控的主从关系，初步建立主从关系；
步骤二，启动BMC，BMC启动完成后，通过BMC之间的心跳同步和单板状态，再次判定双主控的主从关系，完成双主控的主从关系再次确认；
步骤三，CPU启动完成后，引导进入操作系统，通过双控之间的CPU交互状态同步，确认双控的主从关系。
双主控包括对控和本控；所述的本控为从双主控长中任选一个控制器，另一个控制器为对控。
FPGA启动完成，FPGA判定双主控的主从关系，建立初步主从关系，包括如下过程：
FPGA为单板执行单元，FPGA启动完成之后，若对控不在位，则当前系统为单控制器系统，则本控直接为主控制器；
若对控在位，则获取本控的ID，若本控ID为0，则判定本控为主控；若本控ID为1，则判定本控为从控，初步建立主从关系；
初步建立主从关系后，双控与FPGA进行通信，若判定主控状态异常，则从控变为主控，主控变为从控，同时系统告警；若判定从控状态异常，则主从关系不变，系统告警。
通过BMC之间的心跳同步和单板状态，再次判定双主控的主从关系，完成双主控的主从关系再次确认，包括如下过程:
BMC启动完成后，从FPGA获取主从状态，然后与对控BMC进行通信；
若从控BMC获取到对控状态异常，则BMC通知FPGA，将本控切换为主控，对控自动变为从控，系统告警；
若主控BMC获取到对控状态异常，则主从关系不变，系统直接告警。
CPU启动完成后，引导进入操作系统，通过双控之间的CPU交互状态同步，确认双控的主从关系，包括如下步骤：
CPU启动完成后，首先从FPGA获取主从状态，然后与对控CPU进行通信，进行状态同步；若从控CPU获取到对控状态异常，则CPU通知FPGA，将本控强制切换为主控，对控自动变为从控，系统告警；若主控CPU获取到对控状态异常，则主从关系不变，系统直接告警。
具体的，本发明公开了一种基于VPX架构的国产双控主从切换的实现方法， 整机系统包括2块主控卡、背板和电源模块，整机设计采用全国产化方案实现，包括电源IC、CPU、内存颗粒、FPGA、时钟IC、连接器等。背板为整个系统的核心，2张主控卡和电源模块均通过连接器固定到背板上，2张主控卡的数据交互通过背板进行互联实现。
主控卡上包括有CPU模块、内存模块、PCIE交换模块、BMC模块、FPGA模块等，参与整机主从切换的模块主要是FPGA模块、BMC模块和CPU模块。
整机采用双控冗余设计，双控之间的业务交换采用4条10G-KR实现，双控的主从切换采用三层策略模式，FPGA为底层，BMC为中间层，FPGA为底层。
整机包含2个控制器，以下主从切换任选一个控制器为本控制器（简称本控），另外一个控制器为对端控制器（简称对控），从本控的角度出发，阐述双控主从切换的策略。
根据整机的工作特性，主板上各模块的上电流程图如图2所示：
系统上电主要分为以下几步：系统上电，主控卡FPGA启动；BMC启动，并且完成单板自检、系统自检；自检成功，则给CPU上电，开始引导操作系统启动；自检失败，则CPU不上电，并且对外告警；
主从切换策略
系统主从切换主要分为两个层级，FPGA具有加载速度快，IO速率高的优势，为系统主从切换的执行层；BMC是整机的机箱和单板管理模块，CPU是整机的业务功能模块，为系统主从切换的策略层。
系统上电后，FPGA首先启动完成，由FPGA先去判定主从关系，FPGA判定主从流程如图3所示：
FPGA为单板执行单元，FPGA首先启动完成，启动完成之后，根据以下策略判定主从关系：
如果对控不在位，即当前系统为单控制器系统，则本控直接为主控制器；
如果对控在位，则判定本控的ID，如果本控ID为0，则首先判定本控为主控；
如果本控ID为1，则判定本控为从控制器。
初步建立主从关系后，双控FPGA进行通信，如果从控判定主控状态异常，则从控变为主控，主控变为从控，同时系统告警；
如果主控判定从控状态异常，则主从关系不变，系统告警；
FPGA启动完成后，启动BMC，BMC启动完成后，通过BMC之间的心跳同步和单板状态，再次确认判定主从关系，如图4所示；
BMC启动完成后，首先从FPGA获取主从状态，然后与对控BMC进行通信；
如果从控BMC获取到对控状态异常，则BMC通知FPGA，将本控强制切换为主控，对控自动变为从控，系统告警；
如果主控BMC获取到对控状态异常，则主从关系不变，系统直接告警；
CPU启动完成后，引导进入操作系统，双控之间的数据交互主要依赖CPU实现，通过双控之间的CPU交互状态同步，可再次确认双控的主从关系，如图5所示。
CPU启动完成后，首先从FPGA获取主从状态，然后与对控CPU进行通信，进行状态同步；
如果从控CPU获取到对控状态异常，则CPU通知FPGA，将本控强制切换为主控，对控自动变为从控，系统告警；
如果主控CPU获取到对控状态异常，则主从关系不变，系统直接告警。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (5)

1.一种基于VPX架构的双控主从切换方法，其特征在于，包括如下步骤：
步骤一，系统上电，FPGA启动完成，FPGA判定双主控的主从关系，初步建立主从关系；
步骤二，启动BMC，BMC启动完成后，通过BMC之间的心跳同步和单板状态，再次判定双主控的主从关系，完成双主控的主从关系再次确认；
步骤三，CPU启动完成后，引导进入操作系统，通过双控之间的CPU交互状态同步，确认双控的主从关系。
2.根据权利要求1所述的一种基于VPX架构的双控主从切换方法，其特征在于，所述的双主控包括对控和本控；所述的本控为从双主控长中任选一个控制器，另一个控制器为对控。
3.根据权利要求1所述的一种基于VPX架构的双控主从切换方法，其特征在于，所述的FPGA启动完成，FPGA判定双主控的主从关系，建立初步主从关系，包括如下过程：
FPGA为单板执行单元，FPGA启动完成之后，若对控不在位，则当前系统为单控制器系统，则本控直接为主控制器；
若对控在位，则获取本控的ID，若本控ID为0，则判定本控为主控；若本控ID为1，则判定本控为从控，初步建立主从关系；
初步建立主从关系后，双控与FPGA进行通信，若判定主控状态异常，则从控变为主控，主控变为从控，同时系统告警；若判定从控状态异常，则主从关系不变，系统告警。
4.根据权利要求1所述的一种基于VPX架构的双控主从切换方法，其特征在于，所述的通过BMC之间的心跳同步和单板状态，再次判定双主控的主从关系，完成双主控的主从关系再次确认，包括如下过程:
BMC启动完成后，从FPGA获取主从状态，然后与对控BMC进行通信；
若从控BMC获取到对控状态异常，则BMC通知FPGA，将本控切换为主控，对控自动变为从控，系统告警；
若主控BMC获取到对控状态异常，则主从关系不变，系统直接告警。
5.根据权利要求1所述的一种基于VPX架构的双控主从切换方法，其特征在于，所述的CPU启动完成后，引导进入操作系统，通过双控之间的CPU交互状态同步，确认双控的主从关系，包括如下步骤：
CPU启动完成后，首先从FPGA获取主从状态，然后与对控CPU进行通信，进行状态同步；若从控CPU获取到对控状态异常，则CPU通知FPGA，将本控强制切换为主控，对控自动变为从控，系统告警；
若主控CPU获取到对控状态异常，则主从关系不变，系统直接告警。
CN202111612854.1A 2021-12-27 2021-12-27 一种基于vpx架构的双控主从切换实现方法 Pending CN114385254A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111612854.1A CN114385254A (zh) 2021-12-27 2021-12-27 一种基于vpx架构的双控主从切换实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111612854.1A CN114385254A (zh) 2021-12-27 2021-12-27 一种基于vpx架构的双控主从切换实现方法

Publications (1)

Publication Number Publication Date
CN114385254A true CN114385254A (zh) 2022-04-22

Family

ID=81198032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111612854.1A Pending CN114385254A (zh) 2021-12-27 2021-12-27 一种基于vpx架构的双控主从切换实现方法

Country Status (1)

Country Link
CN (1) CN114385254A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115061757A (zh) * 2022-08-11 2022-09-16 深圳云豹智能有限公司 异构系统启动同步的方法、系统、异构系统及计算机设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815908A (zh) * 2006-03-02 2006-08-09 迈普（四川）通信技术有限公司 通信设备主从切换方法及通信设备
CN101430550A (zh) * 2007-03-30 2009-05-13 哈尔滨工程大学 发动机冗余电控系统切换控制方法
CN103248526A (zh) * 2012-02-08 2013-08-14 迈普通信技术股份有限公司 实现带外监控管理的通信设备、方法及主从切换方法
CN104793896A (zh) * 2015-02-04 2015-07-22 北京神州云科数据技术有限公司 一种双控设备的单双控切换方法及装置
CN105718337A (zh) * 2016-01-20 2016-06-29 邦彦技术股份有限公司 基于fpga的主备板卡在位自动检测及切换的系统及方法
CN105871592A (zh) * 2016-03-18 2016-08-17 广州海格通信集团股份有限公司 分布式体系构架电话调度设备的双机热备份方法
CN108462529A (zh) * 2018-04-27 2018-08-28 上海欣诺通信技术股份有限公司 主备板卡切换方法、光传送网络设备及存储介质
CN109308234A (zh) * 2018-12-03 2019-02-05 郑州云海信息技术有限公司 一种控制板卡上多个控制器进行主备切换的方法
CN111338992A (zh) * 2020-02-25 2020-06-26 邦彦技术股份有限公司 基于fpga的vpx机框板卡管理方法和装置
CN112100007A (zh) * 2020-10-12 2020-12-18 苏州浪潮智能科技有限公司 一种多控制器存储设备中主控制器的切换方法和系统
CN113742165A (zh) * 2021-07-23 2021-12-03 文华学院 双主控设备及主备控制方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815908A (zh) * 2006-03-02 2006-08-09 迈普（四川）通信技术有限公司 通信设备主从切换方法及通信设备
CN101430550A (zh) * 2007-03-30 2009-05-13 哈尔滨工程大学 发动机冗余电控系统切换控制方法
CN103248526A (zh) * 2012-02-08 2013-08-14 迈普通信技术股份有限公司 实现带外监控管理的通信设备、方法及主从切换方法
CN104793896A (zh) * 2015-02-04 2015-07-22 北京神州云科数据技术有限公司 一种双控设备的单双控切换方法及装置
CN105718337A (zh) * 2016-01-20 2016-06-29 邦彦技术股份有限公司 基于fpga的主备板卡在位自动检测及切换的系统及方法
CN105871592A (zh) * 2016-03-18 2016-08-17 广州海格通信集团股份有限公司 分布式体系构架电话调度设备的双机热备份方法
CN108462529A (zh) * 2018-04-27 2018-08-28 上海欣诺通信技术股份有限公司 主备板卡切换方法、光传送网络设备及存储介质
CN109308234A (zh) * 2018-12-03 2019-02-05 郑州云海信息技术有限公司 一种控制板卡上多个控制器进行主备切换的方法
CN111338992A (zh) * 2020-02-25 2020-06-26 邦彦技术股份有限公司 基于fpga的vpx机框板卡管理方法和装置
CN112100007A (zh) * 2020-10-12 2020-12-18 苏州浪潮智能科技有限公司 一种多控制器存储设备中主控制器的切换方法和系统
CN113742165A (zh) * 2021-07-23 2021-12-03 文华学院 双主控设备及主备控制方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115061757A (zh) * 2022-08-11 2022-09-16 深圳云豹智能有限公司 异构系统启动同步的方法、系统、异构系统及计算机设备

Similar Documents

Publication Publication Date Title
US7681073B2 (en) Arbitration system for redundant controllers, with output interlock and automatic switching capabilities
CN203786723U (zh) 基于x86 pc/104嵌入式cpu模块的双机冗余系统
CN102724083A (zh) 基于软件同步的可降级三模冗余计算机系统
CN101625568B (zh) 一种基于数据同步控制器的主控单元热备份系统和实现方法
US8397053B2 (en) Multi-motherboard server system
CN107870662B (zh) 一种多CPU系统中CPU复位的方法及PCIe接口卡
CN114385254A (zh) 一种基于vpx架构的双控主从切换实现方法
US20030065861A1 (en) Dual system masters
CN212541329U (zh) 基于国产龙芯平台的双冗余计算机设备
CN111984471B (zh) 一种机柜电源bmc冗余管理系统及方法
CN107179818B (zh) 双主板的控制电路及控制方法
CN102053847B (zh) 服务器与其更新方法
CN114461286B (zh) 一种服务器启动方法、装置、电子设备及可读存储介质
CN115766410A (zh) 一种机器工作状态切换方法、系统、装置及介质
CN115408240A (zh) 一种冗余系统主备方法、装置、设备及储存介质
CN114047803A (zh) 计算机主板、双路处理器计算机及四路处理器计算机
CN103186223A (zh) 计算机装置及外接子板的侦测方法
CN112099609A (zh) 一种多节点服务器上电时序控制系统
CN112486868B (zh) 基于cpld存储双控同步系统、方法、设备及存储介质
JP3183227B2 (ja) 冗長化起動方式
CN106814643B (zh) 一种双机热备的控制方法及系统
CN101000561A (zh) 多机容错系统内核的实现方法
CN111007753B (zh) 一种双控制器的主备仲裁方法与装置
CN117112308B (zh) 智能网卡的双基本输入输出系统切换方法、系统、终端、介质及网卡
CN117439870A (zh) 一种异构松耦合架构的物联终端的系统恢复方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination