CN203786723U - 基于x86 pc/104嵌入式cpu模块的双机冗余系统 - Google Patents
基于x86 pc/104嵌入式cpu模块的双机冗余系统 Download PDFInfo
- Publication number
- CN203786723U CN203786723U CN201420191061.6U CN201420191061U CN203786723U CN 203786723 U CN203786723 U CN 203786723U CN 201420191061 U CN201420191061 U CN 201420191061U CN 203786723 U CN203786723 U CN 203786723U
- Authority
- CN
- China
- Prior art keywords
- cpu module
- bus
- redundancy
- double
- bus interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000009977 dual effect Effects 0.000 title abstract description 8
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000002596 correlated effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005755 formation reaction Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 11
- 238000012544 monitoring process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Abstract
本实用新型公开了一种基于X86PC/104嵌入式CPU模块的双机冗余系统,包括主CPU模块、从CPU模块和总线冗余底板。两个CPU模块各有一个PC/104总线接口,总线冗余底板有三个PC/104总线接口,其中两个总线接口与两个CPU模块的总线接口相连接,另一个为负载总线接口,与设备板卡连接。两个CPU模块在系统中并联运行相同的操作系统和应用程序,总线冗余逻辑控制从机自动跟随主机运行,接收监控状态信息,根据状态信息判断CPU模块的故障并控制主从机自动无缝切换。本实用新型的双机冗余统通过总线冗余技术,软硬件结合的软件同步技术,CPU模块状态监控技术,主从机自动切换技术等实现两个CPU模块冗余工作,保证系统能持续提供服务,提高了系统工作的可靠性。
Description
技术领域
本实用新型涉及一种双机冗余系统,特别涉及一种基于X86 PC/104嵌入式CPU模块的双机冗余系统。
背景技术
冗余技术是计算机系统可靠性设计中常用的一种技术,是提高计算机系统可靠性的最有效方法。很多厂商的产品都有一个共同的特点,就是系统正常运行时,只有主设备单元处于正常工作状态,完成应用功能,而从设备处于等待备用状态。当主设备出现故障的时候,通过软件检测将从设备激活,保证系统在短时间内完全恢复正常使用。采用这种切换方式,主从设备不可能切换,系统恢复需要一定的时间。本实用新型提供一种基于X86 PC/104嵌入式CPU模块的双机冗余系统,从机跟随主机同步运行,当主机出现故障的时候,可以实现主从机的无缝切换,保证系统能持续提供服务,提高了系统工作的可靠性。
发明内容
本实用新型所要解决的技术问题是提供一种基于X86 PC/104嵌入式CPU模块的双机冗余系统,以实现两个CPU模块冗余工作,在故障状态时,可以实现主从机的自动无缝切换,保证系统能持续提供服务,提高系统工作的可靠性。
本实用新型为解决上述技术问题而采用的技术方案是:
一种基于X86 PC/104嵌入式CPU模块的双机冗余系统,
包括主CPU模块、从CPU模块和总线冗余底板。两个CPU模块各自有一个PC/104总线接口,总线冗余底板有三个PC/104总线接口,其中两个总线接口与两个CPU模块的总线接口相连接,另一个为负载总线接口,与设备板卡连接。两个CPU模块在系统中并联运行相同的操作系统和应用程序,总线冗余逻辑控制从机自动跟随主机运行,接收系统监控的状态信息,根据状态信息判断CPU模块的工作状态并控制主从机切换。设备板卡只有都接收到主、从机二者相同的总线操作指令才能执行冗余后的总线操作。
所述双机冗余系统的总线冗余底板以FPGA逻辑芯器件为核心,由双口RAM存储器,总线电平转换电路,电源和时钟电路,总线连接器等构成。由FPGA经编程获得总线冗余逻辑,主要完成总线操作转发,总线输入输出操作同步,总线操作比较和记录,状态信息监控,主从CPU模块总线切换,主从CPU模块双口RAM交换数据。总线冗余逻辑为主CPU模块和从CPU模块各设置一个同步寄存器A和B,记录对应模块总线操作的相关状态位,双口RAM存储器记录总线操作的相关特征(操作方式、操作地址、操作数据)。CPU模块在进行总线操作时,需查询对方同步寄存器的相关状态位,进行相应的总线操作,通过双口RAM存取共享数据,保证主从CPU模块的同步运行。总线冗余逻辑接收总线时序、指令超时、CPU模块温度、CPU模块电压等状态监控信息,并判断CPU模块的工作状态,在故障状态下切换主从机,并再次完成主、从机的同步运行。如此重复执行上述过程。
本实用新型的双机冗余系统是由两个CPU模块的PC/104总线接口跟总线冗余底板的两个PC/104总线接口构成两条并联的总线冗余链路,由总线冗余逻辑控制主从机的总线操作,接收CPU模块的状态信息,实现主从机的同步运行和状态监控及故障状态下的自动无缝切换,保证系统能持续提供服务,提高了系统工作的可靠性。
附图说明
图1是本实用新型的双机冗余系统的系统结构框图。
图2是本实用新型的双机冗余系统的总线冗余底板的结构框图。
具体实施方式
下面结合附图对本实用新型作进一步描述:
如图1所示,本实用新型的一种基于X86 PC/104嵌入式CPU模块的双机冗余系统,
所述双机冗余系统包括主CPU模块1、从CPU模块2和总线冗余底板3。
所述双机冗余系统主CPU模块1和从CPU模块2为完全一样的标准PC/104板卡,分别具有1个PC/104总线接口11和12。所述CPU模块采用x86架构LX800处理器,板上集成芯片组、南北桥、显示芯片、网络芯片、音频控制器、Super I/O控制器等,扩展了标准的键盘、鼠标、VGA、USB、IDE、ISA等PC功能和接口,可作为嵌入式计算机主板应用。
如图2所示,总线冗余底板3以FPGA逻辑器件31为核心,由双口RAM存储器32,总线电平转换电路33、34、35,电源和时钟电路36,PC/104总线接口37、38、39等构成。由FPGA逻辑器件31经过编程实现总线冗余逻辑,主要完成总线操作转发,总线输入输出操作同步,总线操作比较和记录,状态信息监控,主从CPU模块总线切换,主从CPU模块双口RAM交换数据。总线冗余逻辑针对主CPU模块1和从CPU模块2各设置了一个同步寄存器A和B,记录总线操作的相关标志位。各设置了一个状态寄存器记录总线时序、指令超时、CPU模块温度、CPU模块电压等状态监控信息。FPGA是3.3V器件,PC/104总线是5V电平,通过FPGA提供PC/104总线接口时需由总线电平转换电路将3.3V电平转换为5V电平。双口RAM存储器32存储总线操作的相关特征(操作方式、操作地址、操作数据)等共享数据信息。电源和时钟电路34为总线冗余底板供电,提供总线冗余底板工作的时钟信号。
所述双机冗余系统的总线冗余底板3的PC/104总线接口37与主CPU模块1 的PC/104总线接口11相连接,总线接口38与从CPU模块2的PC/104总线接口21相连接,构成两条总线冗余链路,可组成分别以主CPU模块1和辅CPU模块2为核心的嵌入式计算机。
所述双机冗余系统在上电时,系统自动分配主机与从机,主机与从机运行相同的操作系统和应用程序。CPU模块通过总线冗余底板3的总线接口39对设备板卡实施访问时,需先查询同步寄存器A、B是否可以进行总线操作,如果同步寄存器显示不允许进行总线操作,CPU模块需等待同步寄存器相关标志或进行其它同步操作。
所述双机冗余系统的主CPU模块1经总线接口11发起总线操作时,总线冗余逻辑通过双口RAM存储器32记录总线操作的相关特征(操作方式、操作地址、操作数据)。主CPU模块1完成总线操作后,置位主CPU模块1的同步寄存器A的相关标志位,告知从CPU模块2可发起相同的总线操作,同时主CPU模块1开始进入等待状态,等待从CPU模块2完成相同的总线操作。从CPU模块2经总线接口21发起相同总线操作时,总线冗余逻辑通过双口RAM存储器32记录总线操作的相关特征(操作方式、操作地址、操作数据)。从CPU模块2完成总线操作后,置位从CPU模块2的同步寄存器B的相关标志位,告知主CPU模块1和总线冗余逻辑,从CPU模块2已完成相同的总线操作。总线冗余逻辑从双口RAM取出数据比较从CPU模块2的总线操作是否与主CPU模块1的总线操作相同,如果相同,PC/104总线接口39连接的设备板卡执行相应总线操作指令;如果不同,冗余逻辑状态位报警,人工干预处理此问题。之后主CPU模块1可以进行后续总线操作,从CPU模块跟随运行,重复上述运行过程。在上述总线操作过程中,采用软硬件结合的软件同步技术,从CPU模块2自动跟随主CPU模块1完成了相同的总线操作,实现了主、从CPU模块的同步运行。
所述总线冗余底板的FPGA逻辑器件通过与CPU模块总线和外设接口连接,获取总线时序、指令超时、CPU模块温度、CPU模块电压等状态信息,并将状态信息存入状态寄存器C、D。主CPU模块1和从CPU模块2定时读取状态寄存器C、D,并判断当前CPU模块的工作状态,如果主CPU模块1出现故障状态,总线冗余逻辑将切换主CPU模块1和从CPU模块2,复位主CPU模块1,从CPU模块2变为主机。主CPU模块1复位后重启变为从机,通过双口RAM存储器32读取共享数据,自动跟随上主机的运行,再次完成主从机的同步。如果从机出现故障状态,复位重启后仍为从机。总线冗余逻辑通过对系统状态信息的监控,实现了故障状态下的主从机切换。
如图1所示,本实用新型的双机冗余系统通过总线冗余底板的PC/104总线接口39连接设备板卡,执行冗余后的总线操作。设备板卡可以通过PC/104总线接口堆叠使用,可以是串口、CAN口、I/O口等通讯板卡。也可以通过设备板卡与仿真计算机相连,用以测试本系统的工作。
本实用新型的双机冗余统通过总线冗余技术,软硬件结合的软件同步技术,CPU模块状态监控技术,主从机自动切换技术等实现两个CPU模块冗余工作,保证系统能持续提供服务,提高了系统工作的可靠性。
Claims (8)
1.一种基于X86 PC/104嵌入式CPU模块的双机冗余系统,包括主CPU模块、从CPU模块和总线冗余底板;两个CPU模块各自有一个PC/104总线接口,总线冗余底板有三个PC/104总线接口,其中两个总线接口与两个CPU模块的总线接口相连接,另一个为负载总线接口,与设备板卡连接;用以实现两个CPU模块PC/104总线的同步,仲裁和冗余,其特征在于,所述双机冗余系统包括:
主CPU模块和从CPU模块,采用x86架构LX800处理器;
总线冗余底板以FPGA逻辑器件为核心,由双口RAM存储器,总线电平转换电路,电源和时钟电路,总线连接器等构成。
2.如权利要求1所述的基于X86 PC/104嵌入式CPU模块的双机冗余系统,其特征在于,所述主CPU模块和从CPU模块是完全一样PC/104 CPU模块,具有一个PC/104总线接口,一个作为主机,一个作为从机。
3. 如权利要求1所述的基于X86 PC/104嵌入式CPU模块的双机冗余系统,其特征在于,所述总线冗余底板具有三个PC/104总线接口。
4.如权利要求1所述的基于X86 PC/104嵌入式CPU模块的双机冗余系统,其特征在于,所述总线冗余底板的两个PC/104总线接口与主CPU模块和从CPU模块的PC/104总线接口相连接,构成两条总线冗余链路;另一个为负载总线接口,与设备板卡的PC/104总线接口连接。
5.如权利要求1所述的基于X86 PC/104嵌入式CPU模块的双机冗余系统,其特征在于,所述总线冗余底板的总线冗余逻辑由FPGA经编程获得。
6.如权利要求1所述的基于X86 PC/104嵌入式CPU模块的双机冗余系统,其特征在于,所述总线冗余底板的双口RAM存储器用于记录总线操作的相关特征(操作方式、操作地址、操作数据),总线冗余逻辑设置有同步寄存器用于记录总线操作的相关标志位、状态寄存器记录总线时序、指令超时、CPU模块温度、CPU模块电压等状态信息。
7.如权利要求1所述的基于X86 PC/104嵌入式CPU模块的双机冗余系统,其特征在于,所述总线主CPU模块和从CPU模块同步运行相同的操作系统和应用程序,在上电时,系统自动分配主机与从机,且从机具有自动跟随主机运行的功能。
8.如权利要求1所述的基于X86 PC/104嵌入式CPU模块的双机冗余系统,其特征在于,设备板卡只有在都接收到主、从机二者相同的总线操作指令时才能执行冗余后的总线操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420191061.6U CN203786723U (zh) | 2014-04-18 | 2014-04-18 | 基于x86 pc/104嵌入式cpu模块的双机冗余系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420191061.6U CN203786723U (zh) | 2014-04-18 | 2014-04-18 | 基于x86 pc/104嵌入式cpu模块的双机冗余系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203786723U true CN203786723U (zh) | 2014-08-20 |
Family
ID=51322885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420191061.6U Expired - Lifetime CN203786723U (zh) | 2014-04-18 | 2014-04-18 | 基于x86 pc/104嵌入式cpu模块的双机冗余系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203786723U (zh) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106647613A (zh) * | 2017-03-07 | 2017-05-10 | 中国电子信息产业集团有限公司第六研究所 | 一种基于mac的plc双机冗余方法及系统 |
CN106776463A (zh) * | 2016-12-30 | 2017-05-31 | 西安奇维科技有限公司 | 一种基于fpga的双余度计算机控制系统的设计方法 |
CN106873356A (zh) * | 2015-12-11 | 2017-06-20 | 重庆川仪自动化股份有限公司 | 可自动恢复冗余的冗余控制系统及其冗余自动恢复方法 |
WO2018040049A1 (zh) * | 2016-08-29 | 2018-03-08 | 邦彦技术股份有限公司 | 信号传输电路及通信设备 |
CN108363636A (zh) * | 2018-03-14 | 2018-08-03 | 中国人民解放军国防科技大学 | 一种嵌入式容错系统及其容错方法 |
CN109460314A (zh) * | 2018-11-13 | 2019-03-12 | 天津津航计算技术研究所 | 一种嵌入式系统的双机热备装置 |
CN109739697A (zh) * | 2018-12-13 | 2019-05-10 | 北京计算机技术及应用研究所 | 一种基于高速数据交换的强实时性双机同步容错系统 |
CN109947019A (zh) * | 2019-03-27 | 2019-06-28 | 中国铁道科学研究院集团有限公司 | 列车网络输入输出系统的处理装置及并行工作控制方法 |
CN111506466A (zh) * | 2020-04-24 | 2020-08-07 | 卡斯柯信号有限公司 | 一种用于关键电压的交互冗余监控系统及方法 |
CN112068991A (zh) * | 2020-08-05 | 2020-12-11 | 苏州浪潮智能科技有限公司 | 一种基于主从同步的高可靠的双管理系统 |
CN112327692A (zh) * | 2020-11-02 | 2021-02-05 | 珠海格力电器股份有限公司 | SoC芯片、伺服驱动器、伺服驱动器的控制方法及装置 |
CN113010352A (zh) * | 2020-12-04 | 2021-06-22 | 中国船舶重工集团公司第七一五研究所 | 一种循环自恢复的双冗余模块设计方法 |
CN113311695A (zh) * | 2021-04-26 | 2021-08-27 | 中国船舶重工集团公司第七0三研究所 | 一种不同控制地点的控制状态自动跟随方法 |
CN114243881A (zh) * | 2021-12-23 | 2022-03-25 | 杭州铂科电子有限公司 | 一种电源冗余功率系统的输出同步调节方法 |
CN114884767A (zh) * | 2022-05-07 | 2022-08-09 | 广州软件学院 | 一种同步双冗余can总线通信系统、方法、设备及介质 |
-
2014
- 2014-04-18 CN CN201420191061.6U patent/CN203786723U/zh not_active Expired - Lifetime
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106873356A (zh) * | 2015-12-11 | 2017-06-20 | 重庆川仪自动化股份有限公司 | 可自动恢复冗余的冗余控制系统及其冗余自动恢复方法 |
CN106873356B (zh) * | 2015-12-11 | 2023-06-13 | 重庆川仪自动化股份有限公司 | 可自动恢复冗余的冗余控制系统及其冗余自动恢复方法 |
WO2018040049A1 (zh) * | 2016-08-29 | 2018-03-08 | 邦彦技术股份有限公司 | 信号传输电路及通信设备 |
CN106776463B (zh) * | 2016-12-30 | 2020-04-07 | 西安奇维科技有限公司 | 一种基于fpga的双余度计算机控制系统的设计方法 |
CN106776463A (zh) * | 2016-12-30 | 2017-05-31 | 西安奇维科技有限公司 | 一种基于fpga的双余度计算机控制系统的设计方法 |
CN106647613A (zh) * | 2017-03-07 | 2017-05-10 | 中国电子信息产业集团有限公司第六研究所 | 一种基于mac的plc双机冗余方法及系统 |
CN108363636A (zh) * | 2018-03-14 | 2018-08-03 | 中国人民解放军国防科技大学 | 一种嵌入式容错系统及其容错方法 |
CN108363636B (zh) * | 2018-03-14 | 2022-04-19 | 中国人民解放军国防科技大学 | 一种嵌入式容错系统及其容错方法 |
CN109460314A (zh) * | 2018-11-13 | 2019-03-12 | 天津津航计算技术研究所 | 一种嵌入式系统的双机热备装置 |
CN109460314B (zh) * | 2018-11-13 | 2022-02-11 | 天津津航计算技术研究所 | 一种嵌入式系统的双机热备装置 |
CN109739697A (zh) * | 2018-12-13 | 2019-05-10 | 北京计算机技术及应用研究所 | 一种基于高速数据交换的强实时性双机同步容错系统 |
CN109739697B (zh) * | 2018-12-13 | 2022-10-14 | 北京计算机技术及应用研究所 | 一种基于高速数据交换的强实时性双机同步容错系统 |
CN109947019A (zh) * | 2019-03-27 | 2019-06-28 | 中国铁道科学研究院集团有限公司 | 列车网络输入输出系统的处理装置及并行工作控制方法 |
CN111506466A (zh) * | 2020-04-24 | 2020-08-07 | 卡斯柯信号有限公司 | 一种用于关键电压的交互冗余监控系统及方法 |
CN111506466B (zh) * | 2020-04-24 | 2022-08-02 | 卡斯柯信号有限公司 | 一种用于关键电压的交互冗余监控系统及方法 |
CN112068991A (zh) * | 2020-08-05 | 2020-12-11 | 苏州浪潮智能科技有限公司 | 一种基于主从同步的高可靠的双管理系统 |
CN112327692A (zh) * | 2020-11-02 | 2021-02-05 | 珠海格力电器股份有限公司 | SoC芯片、伺服驱动器、伺服驱动器的控制方法及装置 |
CN113010352A (zh) * | 2020-12-04 | 2021-06-22 | 中国船舶重工集团公司第七一五研究所 | 一种循环自恢复的双冗余模块设计方法 |
CN113311695B (zh) * | 2021-04-26 | 2022-08-19 | 中国船舶重工集团公司第七0三研究所 | 一种不同控制地点的控制状态自动跟随方法 |
CN113311695A (zh) * | 2021-04-26 | 2021-08-27 | 中国船舶重工集团公司第七0三研究所 | 一种不同控制地点的控制状态自动跟随方法 |
CN114243881A (zh) * | 2021-12-23 | 2022-03-25 | 杭州铂科电子有限公司 | 一种电源冗余功率系统的输出同步调节方法 |
CN114243881B (zh) * | 2021-12-23 | 2023-11-17 | 杭州铂科电子有限公司 | 一种电源冗余功率系统的输出同步调节方法 |
CN114884767A (zh) * | 2022-05-07 | 2022-08-09 | 广州软件学院 | 一种同步双冗余can总线通信系统、方法、设备及介质 |
CN114884767B (zh) * | 2022-05-07 | 2023-02-03 | 广州软件学院 | 一种同步双冗余can总线通信系统、方法、设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203786723U (zh) | 基于x86 pc/104嵌入式cpu模块的双机冗余系统 | |
CN103559053B (zh) | 一种板卡系统及通信接口卡fpga在线升级方法 | |
CN105700969B (zh) | 服务器系统 | |
CN104050061B (zh) | 一种基于PCIe总线多主控板冗余备份系统 | |
CN101609440B (zh) | 总线系统和总线从锁定状态中恢复的方法 | |
CN103136048B (zh) | 计算机系统 | |
CN102081568B (zh) | 多主机板服务器系统 | |
CN102724083A (zh) | 基于软件同步的可降级三模冗余计算机系统 | |
CN105700970A (zh) | 服务器系统 | |
CN104111881A (zh) | 一种用于双机冗余热备份计算机的仲裁装置 | |
EP3244319B1 (en) | Flexible nvme drive management solution | |
CN111767244A (zh) | 基于国产龙芯平台的双冗余计算机设备 | |
CN102662803A (zh) | 一种双控双活冗余设备 | |
CN102724093A (zh) | 一种atca机框及其ipmb连接方法 | |
CN110427283B (zh) | 一种双余度的燃油管理计算机系统 | |
US9026838B2 (en) | Computer system, host-bus-adaptor control method, and program thereof | |
CN102508759A (zh) | 一种嵌入式智能平台管理系统 | |
CN105278630A (zh) | 一种统一电源管理的单主机多主板独立系统架构 | |
CN109976489A (zh) | 一种iic总线异常情况下自动复位实现方法及系统 | |
US11301145B2 (en) | Storage device providing disconnection from host without loss of data | |
CN103399807A (zh) | 一种用于三模冗余计算机的动态现场自主恢复方法 | |
CN105824650B (zh) | 计算机系统、可适性休眠控制模块及其控制方法 | |
CN110688263A (zh) | 基于fpga的硬盘自动切换装置及应用方法 | |
CN103135728A (zh) | 电源开机控制方法及其系统 | |
CN115408240A (zh) | 一种冗余系统主备方法、装置、设备及储存介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |