CN111506466B - 一种用于关键电压的交互冗余监控系统及方法 - Google Patents

Abstract

本发明公开了一种用于关键电压的交互冗余监控系统，包括：CPU监控模块与CPU芯片连接；第一采集模块，设置于FPGA芯片上，第一输入端与CPU监控模块的输出端连接，第二输入端与CPU芯片连接；第一控制执行模块，设置于FPGA芯片上，输入端与第一采集模块的输出端连接，输出端与CPU芯片连接；FPGA监控模块与FPGA芯片连接；第二采集模块，设置于CPU芯片上，第一输入端与FPGA监控模块的输出端连接，第二输入端与FPGA芯片连接；第二控制执行模块，设置于CPU芯片上，输入端与第二采集模块的输出端连接，输出端与FPGA芯片连接。此发明解决了传统单一电源监控系统稳定性差的问题，通过监控模块与芯片处理模块组合，CPU和FPGA互相监控，有效提高了芯片架构平台的安全性和稳定性。

Description

一种用于关键电压的交互冗余监控系统及方法

技术领域

本发明涉及铁路通信信号技术领域，具体涉及一种用于关键电压的交互冗余监控系统及方法。

背景技术

电源电压的稳定性对铁路通信信号设备安全、稳定运行是事关重要的，尤其对于处理及通讯板卡等核心板卡，电压的偏差严重影响板卡的稳定性，因此电源电压监控系统应运而生。

然而目前，铁路通信信号设备的电压监控存在以下问题：

(1)铁路通信信号设备中的电压监控对象一般为处理或通讯板卡的输入电压或相应电源板的输出电压，对板卡内部芯片的电压监控很少。

(2)铁路通信信号设备中的电压监控方式一般为单一监控，没有构成冗余架构，且监控的精度不高、不可调。

(3)铁路通信信号设备中电压监控结果不一定记录且不一定可以自恢复，电压异常若不能及时处理，相关设备极有可能出现宕机事故，引发交通安全事故。

(4)铁路通信信号设备中电压监控设备的供电电压很有可能即为被监控电压，导致监控结果不可靠。

发明内容

本发明的目的是提供一种用于关键电压的交互冗余监控系统及方法。此系统及方法旨在解决传统单一电源监控系统稳定性差问题，通过监控模块与芯片处理模块组合，CPU和FPGA互相监控，有效提高芯片架构平台的可靠性、安全性和稳定性。

为达到上述目的，本发明提供了一种用于关键电压的交互冗余监控系统，包括：

CPU监控模块，与CPU芯片连接，实时监控CPU芯片的CPU关键电压是否出现异常情况，并产生CPU监控信号；

第一采集模块，设置于FPGA芯片上，且第一输入端与CPU监控模块的输出端连接，第二输入端与CPU芯片连接，根据CPU监控信号，对CPU关键电压进行实时采集，产生CPU采集信号；

第一控制执行模块，设置于FPGA芯片上，且输入端与第一采集模块的输出端连接，输出端与CPU芯片连接，根据CPU采集信号实时调控CPU芯片的异常的CPU关键电压，保证CPU芯片正常工作；

FPGA监控模块，与FPGA芯片连接，实时监控FPGA芯片的FPGA关键电压是否出现异常情况，并产生FPGA监控信号；

第二采集模块，设置于CPU芯片上，且第一输入端与FPGA监控模块的输出端连接，第二输入端与FPGA芯片连接，根据FPGA监控信号，对FPGA关键电压进行实时采集，产生FPGA采集信号；

第二控制执行模块，设置于CPU芯片上，且输入端与第二采集模块的输出端连接，输出端与FPGA芯片连接，根据FPGA采集信号实时调控FPGA芯片的异常的FPGA关键电压，保证FPGA芯片正常工作。

最优选的，CPU监控模块包括：

电源管理芯片，实时采集CPU芯片的CPU关键电压，获得电压反馈管脚输出值，并与电源管理芯片内设的第一阈值范围进行第一类比较判断，产生第一CPU监控信号；

第一电压监测仪，实时采集CPU芯片的CPU关键电压，获得第一采集电压，并与第一电压监测仪内设的第一基准电压范围进行第二类比较判断，产生第二CPU监控信号；

第一CPU监控信号和第二CPU监控信号进行逻辑或运算，获得CPU监控信号。

最优选的，FPGA监控模块包括：

直流/直流电源转换芯片，实时采集FPGA芯片的FPGA关键电压，获得开漏输出管脚输出值，并与直流/直流电源转换芯片内设的第二阈值范围进行第三类比较判断，产生第一FPGA监控信号；

第二电压监测仪，实时采集FPGA芯片的FPGA关键电压，获得第二采集电压，将与第二电压监测仪内设的第二基准电压范围进行第四类比较判断，产生第二FPGA监控信号；

第一FPGA监控信号和第二FPGA监控信号进行逻辑或运算，获得FPGA监控信号。

最优选的，第一控制执行模块的输出端与CPU芯片之间设置有第一中断信号中断线，通过调节第一中断信号中断线的电平，来调控CPU芯片正常工作；

第二控制执行模块的输出端与FPGA芯片之间设置有第二中断信号中断线，通过调节第二中断信号中断线的电平，来调控FPGA芯片正常工作。

本发明提供了一种用于关键电压的交互冗余监控方法，该方法是基于一种用于关键电压的交互冗余监控系统实现的，包括以下步骤：

步骤1：CPU监控模块实时监控CPU芯片，并产生CPU监控信号；

步骤2：FPGA芯片根据CPU监控信号，对CPU芯片进行第一采集调控，保证CPU芯片正常工作；

步骤3：FPGA监控模块实时监控FPGA芯片，并产生FPGA监控信号；

步骤4：CPU芯片根据FPGA监控信号，对FPGA芯片进行第二采集调控，保证FPGA芯片正常工作。

最优选的，CPU监控模块实时监控还包括以下步骤：

步骤1.1：将CPU芯片的CPU关键电压分成两路；

步骤1.2：电源管理芯片实时采集第一路CPU关键电压，获得电压反馈管脚输出值，并与电源管理芯片内设的第一阈值范围进行第一类比较判断，产生第一CPU监控信号；

步骤1.3：第一电压监测仪实时采集第二路CPU关键电压，获得第一采集电压，并与第一电压监测仪内设的第一基准电压范围进行第二类比较判断，产生第二CPU监控信号；

步骤1.4：CPU监控模块将第一CPU监控信号和第二CPU监控信号进行逻辑或运算，获得CPU监控信号。

最优选的，第一采集调控包括以下步骤：

步骤2.1：第一采集模块根据CPU监控信号对CPU关键电压进行采集，获取CPU采集信号；

步骤2.2：将CPU采集信号传输至第一控制执行模块，对CPU芯片进行CPU调控，保证CPU芯片正常工作。

最优选的，FPGA监控模块实时监控还包括以下步骤：

步骤3.1：将FPGA芯片的FPGA关键电压分成两路；

步骤3.2：直流/直流电源转换芯片实时采集第一路FPGA关键电压，获得开漏输出管脚输出值，并与直流/直流电源转换芯片内设的第二阈值范围进行第三类比较判断，产生第一FPGA监控信号；

步骤3.3：第二电压监测仪实时采集第二路FPGA关键电压，获得第二采集电压，并与第二电压监测仪内设的第二基准电压范围进行第四类比较判断，产生第二FPGA监控信号；

步骤3.4：FPGA监控模块将第一FPGA监控信号和第二FPGA监控信号进行逻辑或运算，获得FPGA监控信号。

最优选的，第二采集调控包括以下步骤：

步骤4.1：第二采集模块根据FPGA监控信号对FPGA关键电压进行采集，获取FPGA采集信号；

步骤4.2：将FPGA采集信号传输至第二控制执行模块，对FPGA芯片进行FPGA调控，保证FPGA芯片正常工作。

最优选的，CPU调控是通过调节第一中断信号中断线的电平，从而调控CPU芯片的异常的CPU关键电压复位；

FPGA调控是通过调节第二中断信号中断线的电平，从而调控FPGA芯片的异常的FPGA关键电压复位。

运用此发明，解决了单一电源监控系统所存在的问题，通过监控模块与芯片处理模块组合，CPU芯片和FPGA芯片互相监控，有效提高了芯片架构平台的可靠性、安全性和稳定性。

相对于现有技术，本发明具有以下有益效果：

1、本发明提供的交互冗余监控系统对板卡关键芯片进行电压监控，减少电压异常波动对芯片产生的危害，提高板卡运行的可靠性和稳定性，延长板卡使用寿命。

2、本发明的CPU监控模块和FPGA监控模块均使用具有冗余架构的监控方式；CPU监控模块对同一CPU关键电压进行监控，获得两个CPU监控信号，将两个CPU监控信号的结果逻辑或在一起，得到CPU监控信号；和FPGA监控模块对同一FPGA关键电压进行监控，获得两个FPGA监控信号，将两个FPGA监控信号的结果逻辑或在一起，得到FPGA监控信号；这种冗余架构的监控方式提高了电压监控的可靠性。

3、本发明的交互冗余监控系统的CPU及FPGA相互监控及控制，CPU对FPGA的电压中断信号进行控制，FPGA对CPU的电压中断信号进行控制，当其中任意一芯片发生故障时，能够通过另一芯片及时调控，保证CPU芯片及FPGA芯片的电压出现问题时可以及时复位，提高了CPU芯片及FPGA芯片应用的芯片架构平台的稳定及安全性。

4、本发明的交互冗余监控系统中当电压故障不能自动排除，可以通过复位情况定位故障芯片，对电压监控的相应管脚进行测量，可以定位问题电压，提升了电压监控系统的可维护性。

附图说明

图1为本发明提供的交互冗余监控系统结构示意图；

图2为本发明提供的CPU芯片的监控方法流程示意图；

图3为本发明提供的FPGA芯片的监控方法流程示意图。

具体实施方式

以下结合附图通过具体实施例对本发明作进一步的描述，这些实施例仅用于说明本发明，并不是对本发明保护范围的限制。

本发明是一种用于关键电压的交互冗余监控系统，如图1所示，包括中央处理器(central processing unit,CPU)监控模块3、第一采集模块4、第一控制执行模块5、现场可编程门阵列(Field-Programmable Gate Array,FPGA)监控模块6、第二采集模块7和第二控制执行模块8。

CPU监控模块3与CPU芯片1连接，实时监控CPU芯片1的CPU关键电压是否出现异常情况，并产生CPU监控信号。

CPU监控模块3包括电源管理芯片(Power Management IC,PMIC)和第一电压监测仪(Voltage Supervisor)，分别实时采集CPU芯片1的CPU关键电压，并分别获得第一CPU监控信号和第二CPU监控信号。

且，PMIC监测的第一CPU监控信号和第一电压监测仪监测的第二CPU监控信号进行逻辑或运算，获得CPU监控信号。

其中，PMIC包括依序连接的电压反馈(FB)管脚和PMIC比较器；内设的FB管脚实时采集CPU芯片1的CPU关键电压，获得FB管脚输出值；其中，PMIC采用内设的FB管脚设置为通用输入输出(GPIO)的输出模式。

内设的PMIC比较器的输入端与FB管脚的输出端连接，用于接收FB管脚输出值，并与PMIC内设的第一阈值范围进行第一类比较判断，产生第一CPU监控信号。

在本实施例中，第一阈值范围为CPU关键电压的95％-CPU关键电压的105％。

则，第一CPU监控信号包括以下三种情况：

情况1：CPU芯片1的CPU关键电压欠压时，FB管脚输出值小于第一阈值范围，即FB管脚输出值小于CPU关键电压*0.95，则第一CPU监控信号输出低电平；

情况2：CPU芯片1的CPU关键电压过压时，FB管脚输出值大于第一阈值范围，即FB管脚输出值大于CPU关键电压*1.05，则第一CPU监控信号输出低电平；

情况3：CPU芯片1的CPU关键电压正常时，FB管脚输出值在第一阈值范围之间，即FB管脚输出值在CPU关键电压*0.95-CPU关键电压*1.05之间，则第一CPU监控信号输出高电平。

第一电压监测仪，实时采集CPU芯片1的CPU关键电压，获得第一采集电压，并将第一采集电压与第一电压监测仪芯片内设的第一基准电压范围实时进行第二类比较判断，产生第二CPU监控信号。

在本实施例中，第一基准电压范围为0.475V-0.525V。

则，第二CPU监控信号包括以下三种情况：

情况1：CPU芯片1的CPU关键电压欠压时，第一采集电压小于第一基准电压范围，即第一采集电压小于0.475V，则第二CPU监控信号输出低电平；

情况2：CPU芯片1的CPU关键电压过压时，第一采集电压大于第一基准电压范围，即第一采集电压大于0.525V，则第二CPU监控信号输出低电平；

情况3：CPU芯片1的CPU关键电压正常时，第一采集电压在第一基准电压范围之间，即第一采集电压在0.475V-0.525V之间，则第二CPU监控信号输出高电平。

第一CPU监控信号和第二CPU监控信号进行逻辑或运算，获得CPU监控信号；因此，CPU监控信号的输出状态包括以下四种情况：

情况1：CPU芯片1的CPU关键电压正常时，第一CPU监控信号和第二CPU监控信号均输出高电平，则CPU监控信号输出高电平；

情况2：CPU芯片1的CPU关键电压过压或欠压时，第一CPU监控信号输出低电平，第二CPU监控信号输出高电平，则CPU监控信号输出低电平；

情况3：CPU芯片1的CPU关键电压过压或欠压时，第一CPU监控信号输出高电平，第二CPU监控信号输出低电平，则CPU监控信号输出低电平；

情况4：CPU芯片1的CPU关键电压过压或欠压时，第一CPU监控信号和第二CPU监控信号均输出低电平，则CPU监控信号输出低电平。

第一采集模块4设置于FPGA芯片2上，且第一输入端与CPU监控模块3的输出端连接，第二输入端与CPU芯片1连接，根据CPU监控信号的状态，当CPU监控信号为低电平时，对CPU关键电压进行实时采集，产生CPU采集信号。

第一控制执行模块5设置于FPGA芯片上，且输入端与第一采集模块4的输出端连接，输出端与CPU芯片1连接，根据CPU采集信号实时调控CPU芯片1的异常的CPU关键电压，保证CPU芯片1正常工作。

第一控制执行模块5的输出端与CPU芯片1之间设置有第一中断信号(INT0)中断线9；第一控制执行模块5根据CPU采集信号调节INT0中断线9的电平，从而实时调控CPU芯片1的异常的CPU关键电压复位，保证CPU芯片1正常工作。

FPGA监控模块6与FPGA芯片2连接，实时监控FPGA芯片2的FPGA关键电压是否出现异常情况，并产生FPGA监控信号；

其中，FPGA监控模块6包括直流/直流(DC/DC)电源转换芯片和第二电压监测仪，分别实时采集FPGA芯片2的FPGA关键电压，并分别获得第一FPGA监控信号和第二FPGA监控信号。

且，DC/DC电源转换芯片监测的第一FPGA监控信号和第二电压监测仪监测的第二FPGA监控信号进行逻辑或运算，获得FPGA监控信号。

DC/DC电源转换芯片包括依序连接的开漏输出(PGOOD)管脚和DC/DC比较器；内设的PGOOD管脚实时采集FPGA芯片2的FPGA关键电压，获得PGOOD管脚输出值；其中，DC/DC电源转换芯片的PGOOD管脚设置为GPIO的输出模式。

内设的DC/DC比较器的输入端与PGOOD管脚的输出端连接，用于接收PGOOD管脚输出值，并将PGOOD管脚输出值与DC/DC电源转换芯片的第二阈值范围进行第三类比较判断，产生第一FPGA监控信号，且DC/DC电源转换芯片的PGOOD管脚的输出值根据第一FPGA监控信号实时发生变化。

在本实施例中，第二阈值范围为0.6V-2.8V。

第一FPGA监控信号包括以下三种情况：

情况1：FPGA芯片2的FPGA关键电压欠压时，PGOOD管脚输出值小于第二阈值范围，即PGOOD管脚输出值小于0.6V，则第一FPGA监控信号输出低电平；

情况2：FPGA芯片2的FPGA关键电压过压时，PGOOD管脚输出值小于第二阈值范围，即PGOOD管脚输出值小于0.6V，则第一FPGA监控信号输出低电平；

情况3：FPGA芯片2的FPGA关键电压正常时，PGOOD管脚输出值大于第二阈值范围，即PGOOD管脚输出值大于2.8V，则第一FPGA监控信号输出高电平。

第二电压监测仪，实时采集FPGA芯片2的FPGA关键电压，获得第二采集电压，并将第二采集电压与第二电压监测仪芯片内设的第二基准电压范围实时进行第四类比较判断，产生第二FPGA监控信号。

在本实施例中，第二基准电压范围为0.475V-0.525V。

则，第二FPGA监控信号包括以下三种情况：

情况1：FPGA芯片2的FPGA关键电压欠压时，第二采集电压小于第二基准电压范围，即第二采集电压小于0.475V，则第二FPGA监控信号输出低电平；

情况2：FPGA芯片2的FPGA关键电压过压时，第二采集电压大于第二基准电压范围，即第二采集电压大于0.525V，则第二FPGA监控信号输出低电平；

情况3：FPGA芯片2的FPGA关键电压正常时，第二采集电压在第二基准电压范围之间，即第二采集电压在0.475V-0.525V之间，则第二FPGA监控信号输出高电平。

FPGA监控信号由第一FPGA监控信号和第二FPGA监控信号进行逻辑或运算获得，因此，FPGA监控信号的输出状态包括以下四种情况：

情况1：FPGA芯片2的FPGA关键电压正常时，第一FPGA监控信号和第二FPGA监控信号均输出高电平，则FPGA监控信号输出高电平；

情况2：FPGA芯片2的FPGA关键电压过压或欠压时，第一FPGA监控信号输出低电平，第二FPGA监控信号输出高电平，则FPGA监控信号输出低电平；

情况3：FPGA芯片2的FPGA关键电压过压或欠压时，第一FPGA监控信号输出高电平，第二FPGA监控信号输出低电平，则FPGA监控信号输出低电平；

情况4：FPGA芯片2的FPGA关键电压过压或欠压时，第一FPGA监控信号和第二FPGA监控信号均输出低电平，则FPGA监控信号输出低电平。

第二采集模块7设置于CPU芯片1上，且第一输入端与FPGA监控模块6的输出端连接，第二输入端与FPGA芯片2连接，根据FPGA监控信号的状态，当FPGA监控信号为低电平时，对FPGA关键电压进行实时采集，产生FPGA采集信号。

第二控制执行模块8设置于CPU芯片1上，且输入端与第二采集模块7的输出端连接，输出端与FPGA芯片2连接，根据FPGA采集信号实时调控FPGA芯片2的异常的FPGA关键电压，保证FPGA芯片2正常工作。

第二控制执行模块8的输出端与FPGA芯片2之间设置有第二中断信号(INT1)中断线10；第二控制执行模块8根据FPGA采集信号调节INT1中断线10的电平，从而实时调控FPGA芯片2的异常的FPGA关键电压复位，保证FPGA芯片2正常工作。

本发明还提供了一种用于关键电压的交互冗余监控方法，该方法是基于一种用于关键电压的交互冗余监控系统实现的，包括以下步骤：

步骤1：如图2所示，CPU监控模块3实时监控CPU芯片1的CPU关键电压，并产生CPU监控信号。其中，CPU监控模块3实时监控CPU芯片的CPU关键电压还包括以下步骤：

步骤1.1：将CPU芯片1的CPU关键电压分成两路；

步骤1.2：PMIC通过FB管脚实时采集第一路CPU关键电压，获得FB管脚输出值，并通过PMIC比较器将FB管脚输出值与PMIC内设的第一阈值范围进行第一类比较判断，产生第一CPU监控信号；

步骤1.3：所述第一电压监测仪实时采集第二路CPU关键电压，获得第一采集电压，并将第一采集电压与第一电压监测仪内设的第一基准电压范围进行第二类比较判断，产生第二CPU监控信号；

步骤1.4：CPU监控模块3将第一CPU监控信号和第二CPU监控信号进行逻辑或运算，获得CPU监控信号。

步骤2：FPGA芯片2根据CPU监控信号，对CPU芯片1进行第一采集调控，保证CPU芯片1正常工作。

其中，第一采集调控之前，CPU监控模块3根据CPU监控信号，判断CPU关键电压是否出现异常；若CPU关键电压未出现异常，则CPU监控模块3继续监测；若CPU关键电压出现异常，则将CPU监控信号交叉传输至FPGA芯片2上的第一采集模块4。

同时，FPGA芯片2上的第一采集模块4进行第一采集调控包括以下步骤：

步骤2.1：第一采集模块4根据CPU监控信号对CPU关键电压进行采集，获取CPU采集信号；

步骤2.2：将CPU采集信号传输至第一控制执行模块5，对CPU芯片1进行CPU调控，保证CPU芯片1正常工作。

其中，CPU调控是通过调节INT0中断线9的电平置低，从而来调控CPU芯片1的异常的CPU关键电压复位，保证CPU芯片1正常工作。

步骤3：如图3所示，FPGA监控模块6实时监控FPGA芯片2的FPGA关键电压，并产生FPGA监控信号。

其中，FPGA监控模块6实时监控FPGA芯片的FPGA关键电压还包括以下步骤：

步骤3.1：将FPGA芯片2的FPGA关键电压分成两路；

步骤3.2：DC/DC电源转换芯片通过PGOOD管脚实时采集第一路FPGA关键电压，获得PGOOD管脚输出值，并通过DC/DC比较器将PGOOD管脚输出值与DC/DC电源转换芯片内设的第二阈值范围进行第三类比较判断，产生第一FPGA监控信号，且所述PGOOD管脚输出值根据所述第一FPGA监控信号实时发生变化；

步骤3.3：第二电压监测仪实时采集第二路FPGA关键电压，获得第二采集电压，并与第二电压监测仪内设的第二基准电压范围进行第四类比较判断，产生第二FPGA监控信号；

步骤3.4：FPGA监控模块6将第一FPGA监控信号和第二FPGA监控信号进行逻辑或运算，获得FPGA监控信号。

步骤4：CPU芯片1根据FPGA监控信号，对FPGA芯片2进行第二采集调控，保证FPGA芯片2正常工作。

其中，第二采集调控之前，FPGA监控模块6根据FPGA监控信号，判断FPGA关键电压是否出现异常；若FPGA关键电压未出现异常，则FPGA监控模块6继续监测；若FPGA关键电压出现异常，则将FPGA监控信号交叉传输至CPU芯片1上的第二采集模块7，根据FPGA监控信号对异常的FPGA关键电压进行采集，获取FPGA采集信号。

同时，CPU芯片1上的第二采集模块7进行第二采集调控包括以下步骤：

步骤4.1：第二采集模块7根据FPGA监控信号对FPGA关键电压进行采集，获取FPGA采集信号；

步骤4.2：将FPGA采集信号传输至第二控制执行模块8，对FPGA芯片2进行FPGA调控，保证FPGA芯片2正常工作。

其中，FPGA调控是通过调节INT1中断线10的电平置低，从而调控FPGA芯片2的异常的FPGA关键电压复位，保证FPGA芯片2正常工作。

本发明的工作原理：

CPU监控模块和FPGA监控模块分别实时监控CPU芯片的CPU关键电压和FPGA芯片的FPGA关键电压，且分别产生CPU监控信号和FPGA监控信号；CPU监控模块和FPGA监控模块分别根据CPU监控信号和FPGA监控信号，分别判断CPU关键电压和FPGA关键电压是否出现异常；对CPU关键电压进行分析：若CPU关键电压未出现异常，则CPU监控模块继续监测；若CPU关键电压出现异常，则将CPU监控信号交叉传输至与FPGA芯片连接的CPU采集模块，根据CPU监控信号对异常的CPU关键电压进行采集，获取CPU采集信号；对FPGA关键电压进行分析：若FPGA关键电压未出现异常，则FPGA监控模块继续监测；若FPGA关键电压出现异常，则将FPGA监控信号交叉传输至与CPU芯片连接的FPGA采集模块，根据FPGA监控信号对异常的FPGA关键电压进行采集，获取FPGA采集信号；将CPU采集信号和FPGA采集信号分别传输至CPU控制执行模块和FPGA控制执行模块，并分别调节INT0中断线和INT1中断线的电平置低，从而分别调控CPU芯片和FPGA芯片复位，保证CPU芯片和FPGA芯片正常工作。

综上所述，本发明一种用于关键电压的交互冗余监控系统及方法，解决了传统单一电源监控系统稳定性差的问题，通过监控模块与芯片处理模块组合，CPU和FPGA互相监控，有效提高了芯片架构平台的可靠性、安全性和稳定性。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种用于关键电压的交互冗余监控系统，其特征在于，包括：

CPU监控模块，与CPU芯片连接，实时监控CPU芯片的CPU关键电压是否出现异常情况，并产生CPU监控信号；

第一采集模块，设置于FPGA芯片上，且第一输入端与所述CPU监控模块的输出端连接，第二输入端与CPU芯片连接，根据所述CPU监控信号，对所述CPU关键电压进行实时采集，产生CPU采集信号；

第一控制执行模块，设置于FPGA芯片上，且输入端与所述第一采集模块的输出端连接，输出端与CPU芯片连接，根据所述CPU采集信号实时调控CPU芯片的异常的CPU关键电压，保证CPU芯片正常工作；

FPGA监控模块，与FPGA芯片连接，实时监控FPGA芯片的FPGA关键电压是否出现异常情况，并产生FPGA监控信号；

第二采集模块，设置于CPU芯片上，且第一输入端与所述FPGA监控模块的输出端连接，第二输入端与FPGA芯片连接，根据所述FPGA监控信号，对所述FPGA关键电压进行实时采集，产生FPGA采集信号；

第二控制执行模块，设置于CPU芯片上，且输入端与所述第二采集模块的输出端连接，输出端与FPGA芯片连接，根据所述FPGA采集信号实时调控FPGA芯片的异常的FPGA关键电压，保证FPGA芯片正常工作。

2.如权利要求1所述的用于关键电压的交互冗余监控系统，其特征在于，所述CPU监控模块包括：

电源管理芯片，实时采集CPU芯片的CPU关键电压，获得电压反馈管脚输出值，并与所述电源管理芯片内设的第一阈值范围进行第一类比较判断，产生第一CPU监控信号；

第一电压监测仪，实时采集CPU芯片的CPU关键电压，获得第一采集电压，并与所述第一电压监测仪内设的第一基准电压范围进行第二类比较判断，产生第二CPU监控信号；

所述第一CPU监控信号和所述第二CPU监控信号进行逻辑或运算，获得所述CPU监控信号。

3.如权利要求2所述的用于关键电压的交互冗余监控系统，其特征在于，所述FPGA监控模块包括：

直流/直流电源转换芯片，实时采集FPGA芯片的FPGA关键电压，获得开漏输出管脚输出值，并与所述直流/直流电源转换芯片内设的第二阈值范围进行第三类比较判断，产生第一FPGA监控信号；

第二电压监测仪，实时采集FPGA芯片的FPGA关键电压，获得第二采集电压，并与所述第二电压监测仪内设的第二基准电压范围进行第四类比较判断，产生第二FPGA监控信号；

所述第一FPGA监控信号和所述第二FPGA监控信号进行逻辑或运算，获得所述FPGA监控信号。

4.如权利要求3所述的用于关键电压的交互冗余监控系统，其特征在于，所述第一控制执行模块的输出端与CPU芯片之间设置有第一中断信号中断线，通过调节所述第一中断信号中断线的电平，来调控CPU芯片正常工作；

所述第二控制执行模块的输出端与FPGA芯片之间设置有第二中断信号中断线，通过调节所述第二中断信号中断线的电平，来调控FPGA芯片正常工作。

5.一种用于关键电压的交互冗余监控方法，其特征在于，该方法是基于权利要求4所述的用于关键电压的交互冗余监控系统实现的，包括以下步骤：

步骤1：CPU监控模块实时监控CPU芯片，并产生CPU监控信号；

步骤2：FPGA芯片根据所述CPU监控信号，对CPU芯片进行第一采集调控，保证CPU芯片正常工作；

步骤3：FPGA监控模块实时监控FPGA芯片，并产生FPGA监控信号；

步骤4：CPU芯片根据所述FPGA监控信号，对FPGA芯片进行第二采集调控，保证FPGA芯片正常工作。

6.如权利要求5所述的用于关键电压的交互冗余监控方法，其特征在于，所述CPU监控模块实时监控还包括以下步骤：

步骤1.1：将CPU芯片的CPU关键电压分成两路；

步骤1.2：所述电源管理芯片实时采集第一路CPU关键电压，获得所述电压反馈管脚输出值，并与所述电源管理芯片内设的第一阈值范围进行第一类比较判断，产生所述第一CPU监控信号；

步骤1.3：所述第一电压监测仪实时采集第二路CPU关键电压，获得第一采集电压，并与所述第一电压监测仪内设的第一基准电压范围进行第二类比较判断，产生第二CPU监控信号；

步骤1.4：所述CPU监控模块将所述第一CPU监控信号和所述第二CPU监控信号进行逻辑或运算，获得所述CPU监控信号。

7.如权利要求6所述的用于关键电压的交互冗余监控方法，其特征在于，所述第一采集调控包括以下步骤：

步骤2.1：所述第一采集模块根据所述CPU监控信号对CPU关键电压进行采集，获取所述CPU采集信号；

步骤2.2：将所述CPU采集信号传输至所述第一控制执行模块，对CPU芯片进行CPU调控，保证CPU芯片正常工作。

8.如权利要求7所述的用于关键电压的交互冗余监控方法，其特征在于，所述FPGA监控模块实时监控还包括以下步骤：

步骤3.1：将FPGA芯片的FPGA关键电压分成两路；

步骤3.2：所述直流/直流电源转换芯片实时采集第一路FPGA关键电压，获得所述开漏输出管脚输出值，并与所述直流/直流电源转换芯片内设的第二阈值范围进行第三类比较判断，产生所述第一FPGA监控信号；

步骤3.3：所述第二电压监测仪实时采集第二路FPGA关键电压，获得第二采集电压，并与所述第二电压监测仪内设的第二基准电压范围进行第四类比较判断，产生第二FPGA监控信号；

步骤3.4：所述FPGA监控模块将所述第一FPGA监控信号和所述第二FPGA监控信号进行逻辑或运算，获得所述FPGA监控信号。

9.如权利要求8所述的用于关键电压的交互冗余监控方法，其特征在于，所述第二采集调控包括以下步骤：

步骤4.1：所述第二采集模块根据所述FPGA监控信号对FPGA关键电压进行采集，获取所述FPGA采集信号；

步骤4.2：将所述FPGA采集信号传输至所述第二控制执行模块，对FPGA芯片进行FPGA调控，保证FPGA芯片正常工作。

10.如权利要求9所述的用于关键电压的交互冗余监控方法，其特征在于，所述CPU调控是通过调节所述第一中断信号中断线的电平，从而调控CPU芯片的异常的CPU关键电压复位；

所述FPGA调控是通过调节所述第二中断信号中断线的电平，从而调控FPGA芯片的异常的FPGA关键电压复位。

Images