CN113010352A - 一种循环自恢复的双冗余模块设计方法 - Google Patents
一种循环自恢复的双冗余模块设计方法 Download PDFInfo
- Publication number
- CN113010352A CN113010352A CN202011397989.6A CN202011397989A CN113010352A CN 113010352 A CN113010352 A CN 113010352A CN 202011397989 A CN202011397989 A CN 202011397989A CN 113010352 A CN113010352 A CN 113010352A
- Authority
- CN
- China
- Prior art keywords
- module
- working state
- cpu
- auxiliary
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000011084 recovery Methods 0.000 claims abstract description 10
- 238000012545 processing Methods 0.000 claims abstract description 4
- 238000012544 monitoring process Methods 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims description 2
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
Abstract
本发明公开了一种循环自恢复的双冗余模块设计方法，包括：模块设计和系统设计，模块设计采用CPU和FPGA并通过高速总线协同工作模式，CPU负责网络1、网络2的数据接收和发送，数据的处理相关任务，FPGA负责检测CPU的工作状态并进行冗余管理；模块上的FPGA检测模块上的CPU的工作状态，通过对CPU工作状态的判定，来管理模块上的网络切换的管理和副模块是否开始工作的管理；系统由主模块、副模块和底板组成，主模块和副模块插在系统的底板上，通过底板上的槽位信号判断每个槽位上对应模板的工作模式，处于正常工作状态下或处于待机工作状态，时刻检测工作状态。本发明的有益效果为：模块设计采用CPU和FPGA并协同工作，系统采用主副模块循环自恢复双冗余设计，大大增加了系统的可靠性，减少了系统宕机的机率。
Description
技术领域
本发明涉及计算机自动控制技术领域，主要是一种循环自恢复的双冗余模块设计方法。
背景技术
随着计算机自动控制技术的大力发展，越来越注重产品的稳定可靠，为了增加系统的可靠性，减少系统宕机的机率，使系统更加稳定可靠。
发明内容
本发明的目的在于克服现有技术存在的不足，而提供一种循环自恢复的双冗余模块设计方法。
本发明的目的是通过如下技术方案来完成的。一种循环自恢复的双冗余模块设计方法，包括：模块设计和系统设计，所述的模块设计采用CPU和FPGA并通过高速总线协同工作模式， CPU负责网络1、网络2的数据接收和发送，数据的处理相关任务，FPGA负责检测CPU的工作状态并进行冗余管理；模块上的FPGA检测模块上的CPU的工作状态，通过对CPU工作状态的判定，来管理模块上的网络切换的管理和副模块是否开始工作的管理；所述的系统由主模块、副模块和底板组成，主模块和副模块插在系统的底板上，通过底板上的槽位信号判断每个槽位上对应模板的工作模式，处于正常工作状态下或处于待机工作状态，时刻检测工作状态。
所述主模块正常工作并时刻检测自身的网络状态，通过监测接口告诉副模块自己的工作状态并让副模块处于待机状态；当主模块两个网络都不工作的时候，工作模式切换到副模块，副模块开始工作；所述副模块正常工作并时刻检测自身的网络状态，通过监测接口告诉主模块自己的工作状态并让主模块处于待机状态；当副模块两个网络都不工作的时候，工作模式切换到主模块，主模块开始工作。
本发明的有益效果为：模块设计采用CPU和FPGA并协同工作，系统采用主副模块循环自恢复双冗余设计，大大增加了系统的可靠性，减少了系统宕机的机率，使系统更加稳定可靠。
附图说明
图1为本发明模块组成功能框图。
图2为本发明系统组成功能框图。
图3为本发明系统冗余工作流程图。
具体实施方式
下面将结合附图对本发明做详细的介绍：
本发明公开了一种循环自恢复的双冗余模块设计方法，包括：模块设计和系统设计。设计按以下3步骤进行：
1.按图1所示，CPU采用AM4377，FPGA采用XC3S700AN，试制模块；
2.按图2所示设计系统，包括主模块、副模块、底板；
3.按图3所示，基于SYS/BIOS操作系统设计系统循环自恢复的双冗余工作流程。
所述模块设计，采用CPU和FPGA并通过高速总线协同工作模式，CPU负责网络1、网络 2的数据接收和发送，数据的处理等相关任务，FPGA负责检测CPU的工作状态并进行冗余管理。模块上的FPGA检测模块上的CPU的工作状态，通过对CPU工作状态的判定，来管理模块上的网络切换的管理和副模块是否开始工作的管理。所述模块功能框图如图1所示。
所述系统设计，系统由主模块、副模块和底板组成。主模块和副模块硬件、软件均一样。所述主副模块通过主副模块相互监测接口交换信息，主副模块相互监测接口包括看门狗 WD_IN、WD_OUT及I2C通讯接口。主模块和副模块插在系统的底板上，通过底板上的槽位信号G0、G1判断每个槽位上对应模板的工作模式。若模块读出来的槽位信号G0、G1是00时，该槽位上的模块的功能是主模块，处于正常工作状态下；若模块读出来的槽位信号G0、G1是 01时，该槽位上的模块的功能是副模块，处于待机工作状态，时刻检测主模块是否处于正常工作状态。所述系统功能框图如图2所示。
所述系统采用主副模块循环自恢复双冗余设计。所述主模块正常工作并时刻检测自身的网络状态，通过主副模块相互监测接口告诉副模块自己的工作状态并让副模块处于待机状态。所述主模块检测到网络1工作不正常的时候，模块使能网络2，让网络2处于工作状态。当主模块两个网络都不工作的时候，所述副模块检测到主模块工作不正常，工作模式切换到副模块，副模块开始工作。所述副模块正常工作并时刻检测自身的网络状态，通过主副模块相互监测接口告诉主模块自己的工作状态并让主模块处于待机状态。所述副模块检测到网络1 工作不正常的时候，模块使能网络2，让网络2处于工作状态。当副模块两个网络都不工作的时候，所述主模块检测到副模块工作不正常，工作模式切换到主模块，主模块开始工作。系统冗余工作流程图如图3所示。
可以理解的是，对本领域技术人员来说，对本发明的技术方案及发明构思加以等同替换或改变都应属于本发明所附的权利要求的保护范围。
Claims (2)
1.一种循环自恢复的双冗余模块设计方法，其特征在于：包括：模块设计和系统设计，所述的模块设计采用CPU和FPGA并通过高速总线协同工作模式，CPU负责网络1、网络2的数据接收和发送，数据的处理相关任务，FPGA负责检测CPU的工作状态并进行冗余管理；模块上的FPGA检测模块上的CPU的工作状态，通过对CPU工作状态的判定，来管理模块上的网络切换的管理和副模块是否开始工作的管理；所述的系统由主模块、副模块和底板组成，主模块和副模块插在系统的底板上，通过底板上的槽位信号判断每个槽位上对应模板的工作模式，处于正常工作状态下或处于待机工作状态，时刻检测工作状态。
2.根据权利要求1所述的循环自恢复的双冗余模块设计方法，其特征在于：所述主模块正常工作并时刻检测自身的网络状态，通过监测接口告诉副模块自己的工作状态并让副模块处于待机状态；当主模块两个网络都不工作的时候，工作模式切换到副模块，副模块开始工作；所述副模块正常工作并时刻检测自身的网络状态，通过监测接口告诉主模块自己的工作状态并让主模块处于待机状态；当副模块两个网络都不工作的时候，工作模式切换到主模块，主模块开始工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011397989.6A CN113010352A (zh) | 2020-12-04 | 2020-12-04 | 一种循环自恢复的双冗余模块设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011397989.6A CN113010352A (zh) | 2020-12-04 | 2020-12-04 | 一种循环自恢复的双冗余模块设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113010352A true CN113010352A (zh) | 2021-06-22 |
Family
ID=76383180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011397989.6A Pending CN113010352A (zh) | 2020-12-04 | 2020-12-04 | 一种循环自恢复的双冗余模块设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113010352A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203786723U (zh) * | 2014-04-18 | 2014-08-20 | 北京盛博协同科技有限责任公司 | 基于x86 pc/104嵌入式cpu模块的双机冗余系统 |
| CN205581535U (zh) * | 2016-05-04 | 2016-09-14 | 常熟瑞特电气股份有限公司 | 一种高冗余度可编程自动化控制器 |
| CN110445533A (zh) * | 2019-07-02 | 2019-11-12 | 北京计算机技术及应用研究所 | 一种双冗余光纤以太网传输系统 |
-
2020
- 2020-12-04 CN CN202011397989.6A patent/CN113010352A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203786723U (zh) * | 2014-04-18 | 2014-08-20 | 北京盛博协同科技有限责任公司 | 基于x86 pc/104嵌入式cpu模块的双机冗余系统 |
| CN205581535U (zh) * | 2016-05-04 | 2016-09-14 | 常熟瑞特电气股份有限公司 | 一种高冗余度可编程自动化控制器 |
| CN110445533A (zh) * | 2019-07-02 | 2019-11-12 | 北京计算机技术及应用研究所 | 一种双冗余光纤以太网传输系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101976217B (zh) | 网络处理器异常检测方法及系统 | |
| CN201909961U (zh) | 一种冗余控制系统 | |
| CN111767244A (zh) | 基于国产龙芯平台的双冗余计算机设备 | |
| CN103853622A (zh) | 一种互为备份的双余度控制方法 | |
| CN107247647B (zh) | 一种存储系统中bbu工作状态检测方法及系统 | |
| CN103441863A (zh) | 一种空管自动化系统中的双服务器热备系统及控制方法 | |
| CN110928719A (zh) | Ssd低功耗模式异常处理方法、装置、计算机设备及存储介质 | |
| CN103425553A (zh) | 一种双机热备份系统及该系统的故障检测方法 | |
| CN103298013A (zh) | 一种进行业务恢复的方法及装置 | |
| CN105760241A (zh) | 一种内存数据导出方法和系统 | |
| CN103455393A (zh) | 一种基于进程冗余的容错系统设计方法 | |
| CN114237990A (zh) | 一种基于fpga芯片的二乘冗余切换方法及装置 | |
| CN101415127B (zh) | 小型电信和计算通用硬件平台架构系统及可靠性管理方法 | |
| CN212541329U (zh) | 基于国产龙芯平台的双冗余计算机设备 | |
| CN103095766A (zh) | 通信前置机的端口级冗余管理方法 | |
| CN113010352A (zh) | 一种循环自恢复的双冗余模块设计方法 | |
| CN103593251A (zh) | 一种基于进程冗余的容错系统及其设计方法 | |
| CN116644011B (zh) | 一种i2c设备的快速识别方法、装置、设备及存储介质 | |
| CN110247809B (zh) | 双环网控制系统的通信控制方法 | |
| CN211349235U (zh) | 一种bios冗余的飞腾服务器主板 | |
| CN106326042B (zh) | 一种运行状态确定方法及装置 | |
| CN110618891B (zh) | 一种固态硬盘故障在线处理方法及固态硬盘 | |
| CN115695156A (zh) | 通信前置机端口管理系统、端口故障应对方法及介质 | |
| CN110825666B (zh) | 基于arinc659协议的故障切换方法及其系统 | |
| CN107885621B (zh) | 一种基于飞腾平台的热备计算机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210622 |