CN103842932A - 保持芯片上系统上的操作稳定性 - Google Patents

保持芯片上系统上的操作稳定性 Download PDF

Info

Publication number
CN103842932A
CN103842932A CN201180073785.XA CN201180073785A CN103842932A CN 103842932 A CN103842932 A CN 103842932A CN 201180073785 A CN201180073785 A CN 201180073785A CN 103842932 A CN103842932 A CN 103842932A
Authority
CN
China
Prior art keywords
current
threshold value
value setting
interruption
levels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180073785.XA
Other languages
English (en)
Inventor
R·D·威豪尔
W·T·格来南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103842932A publication Critical patent/CN103842932A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3031—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a motherboard or an expansion card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

各实施例涉及保持芯片上系统（SOC）上的操作稳定性。功率管理集成电路（PMIC）包括可用于监测SOC的电源轨上的电流水平的比较器电路。当所监测的电流水平越过阈值设置时，中断管理组件可创建中断。该中断可指示电流水平是否已越过阈值设置进入或离开过大的电流水平。SOC上的微控制器可以接收并解释该中断，SOC经由通信接口上的低延迟中断通道与PMIC相耦合。响应于该中断，微控制器可用于改变SOC上的一个或多个组件的工作点以便缓解过流情况。

Description

保持芯片上系统上的操作稳定性
背景
许多现有的和即将到来的芯片上系统（SOC）体系结构实现了行业中以前从未见过的水平不断提高的中央处理单元（CPU）、图形和图像处理能力。由于尺寸和形状因数限制，这些系统继续通过具有固有内阻的单单元锂离子（Li-Ion）型电池来运行。高功率激增下的显著的输出电压下降可能发生，如果不能维持最小的电压要求，则使系统组件的操作稳定性面临风险。对于高计算或图形性能场景来说，SOC的动态功率范围可在任意给定的时间消耗大量功率。在特定的PVT（过程、电压、温度）条件下，SOC可能超过操作电流水平，并且因此，由于电池电压下降而使系统崩溃。因此，可能存在对解决这些和其他问题的改进技术的需要。
附图说明
图1示出SOC体系结构的一个实施例。
图2示出比较器逻辑电路的一个实施例。
图3示出确定是否应生成中断的逻辑电路的一个实施例。
图4示出用于监测SOC的VCC轨上的电流变化并对其作出反应的时序图的一个实施例。
图5示出用于监测SOC的VNN轨上的电流变化并对其作出反应的时序图的一个实施例。
图6示出逻辑流程图的一个实施例。
具体实施方式
在各个实施例中，电流监测和中断方案可解决与操作SOC相关联的常见缺陷。
在某些实施例中，SOC可利用一个或多个可配置的比较器电路以便向SOC提供主动的功率降低机制，该比较器电路持续地监测电源轨（例如VCC和VNN轨）上的电流水平。一旦这些轨上的电流超过用作阈值设置的可编程比较器跳变点，则功率管理集成电路（PMIC）可通过主机通信接口向SOC快速地发送低延迟警报中断。
作为示例性示例，主机通信接口可以是如
Figure BDA0000483707680000021
移动电压定位（IMVP）7规范中定义的串行电压识别（SVID）接口。然而，可以使用具有低延迟中断或总线主控机制的任何行业标准通信接口。在IMVP7的情形中，可使用IMVP7寄存器空间中的专用状态位通过SVID来发送中断消息，以向SOC警告电源轨的过流状况。类似的中断机制可用于其他通信接口。
PMIC可能不会主动地尝试限制VCC和/或VNN上的电流、或降低VCC和/或VNN上的电压，因为它不了解SOC的当前活动。相反，给定整体的SOC情况时，PMIC允许SOC视情况解释中断并且降低或“扼制”性能，以降低功耗。
一旦通过SVID接口发送警报中断，SOC上的微控制器在确定该中断是否表示VCC、VNN或这两者上的过流事件之后快速地确定最佳行动方针。SOC可尝试扼制其由VCC或VNN供电的CPU、图形处理器（GFX）或其他SOC组件至一工作点（operating point），该工作点可将VCC和/或VNN电流消耗水平降至阈值设置以下，而不影响用户体验。在更加严重的场景中，SOC中的微控制器可通过电源门控来允许可感知的性能下降或禁用特定的功能，以避免系统崩溃。微控制器可具有关于SOC当前可能在做什么的上下文知识，以便有助于决定最佳行动方针。
现在参考附图，其中文中相同的附图标记用于指代相同的元件。在下面的描述中，出于解释的目的说明了众多的具体细节，以便提供对本发明的全面理解。然而，显而易见的是可实施新的实施例而无需这些具体的细节。在其他实例中，以框图形式示出已知的结构和设备，以方便描述。目的是覆盖落入所请求保护主题的精神和范围内的全部修改方案、等同方案和替代方案。
图1示出SOC100体系结构的一个实施例。此处示出的SOC100体系结构可包括与微处理器120通信的组件，诸如通信接口118。微处理器120可与若干其他组件可操作地通信，其他组件包括CPU122、图形处理器（GFX）124、视频组件126、相机128、显示器130、一个或多个静态随机存取存储器（SRAM）132以及一个或多个集成低压差稳压器（LDO）134。对于该特定的组件集合，CPU122由VCC轨供电，而GFX124、视频组件126、相机126、显示器130、SRAM132和LDO134由VNN轨供电。SOC100可与功率管理集成电路（PMIC）110通信地耦合。
PMIC110可包括附加组件，诸如脉冲控制单元（BCU）112、中断管理组件114和通信接口116。BCU112可操作以从一个或多个比较器接收数据并处理该数据，该数据指示电源轨（诸如SOC100的VCC轨和VNN轨）上的电流水平。这种电流监测的结果可被发送到中断管理组件114以供进一步处理。中断管理组件114可操作以在所监测的电流水平越过阈值设置时创建中断。阈值设置也可被称为可编程的跳变点。中断可包括指示VCC轨或VNN轨的电流水平是否已越过阈值设置进入过度水平或者已越过阈值设置回到正常水平的数据。中断随后可被转发到PMIC110上的通信接口114。通信接口114随后可将中断从PMIC110转发到SOC100。
SOC100上这个特定的组件集合是示例性的。可依赖于SOC的具体环境和功能而采用其他组件或组件的组合。实施例不限于该示例。
SOC100上的通信接口118可从PMIC110接收中断，并在通过通信接口118读取信息之后将中断信息转发到微控制器120。微控制器120可解释中断消息以确定SOC100的VCC轨、VNN轨或这两条轨上是否发生过流情况或事件。如果VCC轨和VNN轨中的一个或两个存在过流情况，则微控制器120可决定降低SOC100上其他组件中的一个或多个的工作点。微控制器120对SOC100上当前活动的了解可部分地辅助微控制器120的决定。
例如，如果VCC轨电流已刚越过进入过大的电流水平，则微控制器120可扼制CPU122（例如降低CPU的工作频率或电压），因为CPU122由VCC轨供电。降低组件的工作频率或电压也可被称为降低所引组件的工作点。扼制CPU122进入低频模式（LFM）可导致VCC轨上随之而来的电流下降。在该LFM工作状态中经过足够的时间段之后，监测VCC轨的比较器电路可识别出VCC轨上的电流已经越过回到正常水平，并且可以开始从PMIC110生成另一个中断的过程。这次在由微控制器120读取时，中断可指示正常的电流水平，赋予微控制器120在必要时提高CPU122的工作点的选择。实施例不限于该示例。
类似地，如果VNN轨电流已刚越过而进入过大的电流水平，则微控制器120可扼制GFX124进入例如降低性能模式，因为GFX124由VNN轨供电。一旦VNN轨电流返回到正常水平，则可向微控制器120发送指示电流水平返回正常范围的另一个中断。微控制器120具有在必要时提高GFX124的工作点的选择。实施例不限于该示例。例如，其他由VNN供电的组件（视频组件126、相机126、显示器130、SRAM132和LDO134）中的任一个或多个可使其工作点由微控制器120基于SOC100的当前活动来改变。
图2示出比较器逻辑电路200的一个实施例。电流比较器是比较两个电流并且切换其输出以指示哪一个较大的设备。电流比较器逻辑电路200可被编程为将比较器214中被可编程的跳变点组件212标为IccMAXVCC设置的阈值设置以及比较器224中被可编程的跳变点组件222标为IccMAXVNN设置的阈值设置，分别作为一个输入来接收。另一个比较器输入可以是用于比较器214的IccVCC（目前VCC轨上的电流）以及用于比较器224的IccVNN（目前VNN轨上的电流）。每当IccMAXVCC设置大于比较器214的IccVCC时，VCC轨上的电流都处于正常水平内。然而，当IccMAXVCC设置小于比较器214的IccVCC时，VCC轨电流已超过正常水平，并且比较器214的输出可被设为过流情况并被赋予逻辑值“1”。输出可被标为STATUS_IccMAXVCC并且可以是逻辑“0”或者“1”，并可指示VCC轨上正常的或过大的电流。
类似地，当IccMAXVNN设置大于比较器224的IccVNN时，VNN轨上的电流处于正常水平内。然而，当IccMAXVNN设置小于比较器224的IccVNN时，VNN轨电流已超过正常水平，并且比较器224的输出可被设为过流情况并被赋予逻辑值“1”。输出可被标为STATUS_IccMAXVNN并且可以是逻辑“0”或者“1”，并可指示VNN轨上正常的或过大的电流。
来自比较器214的STATUS_IccMAXVCC输出可被馈送到可编程的防抖组件216，以确保从一个状态到另一个状态的干脆的转换。例如，如果防抖被设为500纳秒并且STATUS_IccMAXVCC为“1”仅200纳秒，则瞬间的毛刺将不会导致虚假的转换。可编程的防抖组件216的输出可以是被标为IccMAXVCC_EVENT218的数据信号，它可以是可指示STATUS_IccMAXVCC逻辑值是否已改变的逻辑“0”或“1”。如果STATUS_IccMAXVCC已从“0”变成“1”或者相反，则IccMAXVCC_EVENT218可被设为“1”。如果STATUS_IccMAXVCC尚未改变，则IccMAXVCC_EVENT218可被设为“0”。因此，IccMAXVCC_EVENT218上的任何改变，从“0”到“1”或从“1”到“0”，都可导致中断被发送到SOC100。
类似地，来自比较器214的STATUS_IccMAXVNN输出可被馈送到与上面描述类似的可编程的防抖组件226。可编程的防抖组件226的输出可以是被标为IccMAXVNN_EVENT228的数据信号，它可以是可指示STATUS_IccMAXVNN逻辑值是否已改变的逻辑“0”或“1”。如果STATUS_IccMAXVNN已从“0”变成“1”或者相反，则IccMAXVNN_EVENT228可被设为“1”。如果STATUS_IccMAXVNN尚未改变，则IccMAXVCC_EVENT228可被设为“0”。
图3示出中断管理组件114内的逻辑电路300的一个实施例，它可操作以确定是否应当生成中断。第一与门310可接收与VCC轨电流有关的输入，并且第二与门320可接收与VNN轨电流有关的输入。每个与门310、320的输出随后可被馈送到或非门330，该或非门330可确定是否应触发中断请求（IRQ#）340。
与门310可接收来自比较器电路214的IccMAXVCC_EVENT218以及被标为MIccMAXVCC、通常被设为逻辑“0”以使与门310切断IccMAXVCC_EVENT218输入的掩码设置作为输入。掩码若被设为1则将阻止中断IRQ#340被触发。当系统处理中断时或者如果由于系统正在忙或认为不需要中断而决定此时不处理该中断，则掩码可被暂时地设为“1”。
当IccMAXVCC_EVENT218被设为逻辑“1”时，它是VCC轨上的电流已越过阈值设置进入过大水平或回到正常水平的指示。任一情况中，如果掩码输入被设为逻辑“0”，则它将导致触发中断IRQ#340。由于IccMAXVCC_EVENT218和倒置的掩码位二者都是“1”，与门310输出也将是“1”。与门310输出是或非门330的输入，并且只要它的任一个输入被设为“1”它的输出就将是“1”。或非门330的输出“1”可导致触发中断IRQ340#。另外，IRQ#340具有状态寄存器（例如VCC状态寄存器）中的数据，该数据指示IRQ#340的起因是否是进入过流情况或退出过流情况的结果。这示出在与门310的输出上，其中IRQ#340使用VCC状态寄存器中的IccMAX位向SOC通知这件事。
类似地，当IccMAXVNN_EVENT228被设为逻辑“1”时，它是VNN轨上的电流已越过阈值设置进入过大水平或回到正常水平的指示。任一情况中，如果掩码输入被设为逻辑“1”，则它将导致触发中断IRQ#340。由于IccMAXVNN_EVENT228和倒置的掩码位二者都是“1”，与门320输出也将是“1”。与门320输出是或非门330的输入，并且只要它的任一个输入被设为“1”它的输出就将是“1”。或非门330的输出“1”可导致触发中断IRQ#340。另外，IRQ#340具有状态寄存器（例如VNN状态寄存器）中的数据，该数据指示IRQ#340的起因是否是进入过流情况或退出过流情况的结果。这示出在与门320的输出上，其中IRQ#340使用VNN状态寄存器中的IccMAX位向SOC通知这件事。
图4示出用于监测SOC100的VCC轨上的电流变化并对其作出反应的时序图400的一个实施例。时序图上示出的各元素包括VCC电流水平随时间变化的图、VCC电流水平位于或超过最大电流水平的时间的数字表示、中断断言和解除断言其引脚电平的数字表示、微控制器读取中断状态寄存器的时间线、以及对SOC100活动的高级描述。
在该示例中，随着VCC轨上的电流升高，它可越过被标为IccMAXVCC[m:0]的阈值设置。在402，该事件可触发来自中断管理组件114的中断IRQ#340，其中VCC状态寄存器中的IccMAX位可被设为指示VCC轨上的过流情况。中断可从PMIC110被发送到SOC100。在404，SOC100的微控制器120可使用StatusReg命令来读取中断的状态寄存器。在406读取VCC状态寄存器之后，微控制器120可以发现VCC轨的IccMAX位被设置。中断（IRQ#）340的引脚电平随后可被解除断言。微控制器120随后可决定降低CPU122频率以在LFM模式中运行，并且可在408向CPU122发送指示降低CPU122频率以在LFM模式中运行的请求。在410，CPU122可锁定较低的频率并开始运行于LFM模式。在412，由于CPU122现在可工作于LFM模式，VCC轨上的电流可开始下降。在414，当VCC轨上的电流下降至阈值设置IccMAXVCC[m:0]以下时，可触发从PMIC110到SOC100上的微控制器120的另一个中断（IRQ#）340。如上面描述的，SOC100的微控制器120可读取中断的状态寄存器。在416读取VCC状态寄存器之后，微控制器120可以发现VCC轨的IccMAX位可能已被清除。IRQ#340的引脚电平随后可被解除断言。在418，微控制器120随后可决定将CPU122恢复到它之前的工作点。如果微控制器决定将CPU122保持在LFM中或将工作点改变到不同模式是毫无根据的，则微控制器不必一定要恢复CPU122的工作点。微控制器120可使用其对当前SOC100活动的了解来做决定。然而，它现在可能知道VCC轨上的电流已回到正常水平内。
图5示出用于监测SOC100的VNN轨上的电流变化并对其作出反应的时序图500的一个实施例。时序图上示出的各元素包括VNN电流水平随时间变化的图、VNN电流水平位于或超过最大电流水平的时间的数字表示、中断断言和清除其引脚电平的数字表示、微控制器读取中断状态寄存器的时间线、以及对SOC100活动的高级描述。
在该示例中，随着VNN轨上的电流升高，它可越过被标为IccMAXVNN[m:0]的阈值设置。在502，该事件可触发来自中断管理组件114的中断IRQ#340，其中VNN状态寄存器中的IccMAX位可被设为指示VNN轨上的过流情况。中断可从PMIC110被发送到SOC100。在504，SOC100的微控制器120可使用StatusReg命令来读取该中断的状态寄存器。在506读取VNN状态寄存器之后，微控制器120可以发现VNN轨的IccMAX位被设置。中断（IRQ#）340的引脚电平随后可被解除断言。在508，微控制器120随后可决定降低GFX124频率以在降低性能模式中运行，并且可向GFX124发送指示降低GFX124频率以在降低性能模式中运行的请求。在510，GFX124可锁定该降低性能模式。在512，由于GFX124现在可工作于降低性能模式，VNN轨上的电流可开始下降。当VNN轨上的电流下降至阈值设置IccMAXVNN[m:0]以下时，可在514触发从PMIC110到SOC100上的微控制器120的另一个中断（IRQ#）340。如上面描述的，SOC100的微控制器120可读取中断的状态寄存器。在516读取VNN状态寄存器之后，微控制器120可以发现VNN轨的IccMAX位可能已被清除。IRQ#340的引脚电平随后可被解除断言。在518，微控制器120随后可决定将GFX124恢复到它之前的工作点。如果微控制器决定将GFX124保持在降低性能模式中或将工作点改变到不同模式是毫无根据的，则微控制器不必一定要恢复GFX124的工作点。微控制器120可使用其对当前SOC100活动的了解来做决定。然而，它现在可能知道VNN轨上的电流已回到正常水平内。
此处包括的是代表用于执行所公开体系结构的新方面的示例性方法的一个或多个流程图。虽然出于简化解释的目的，此处示出的例如流程图或流程图表形式的一个或多个方法被示出且被描述为一系列动作，但应当理解和领会的是方法不受限于动作的次序，因为根据本发明某些动作可按照不同的次序进行、和/或与此处示出和描述的其他动作并发地进行。例如，本领域技术人员将理解和领会的是方法可被替换地表示为（例如状态图中的）一系列相互关联的状态或事件。另外，可能并非方法中示出的全部动作对于新实现来说都是必需的。
图6示出逻辑流程图600的一个实施例。逻辑流600表示由此处描述的一个或多个实施例所执行的操作中的某些或全部。
在图6示出的所示实施例中，在框610，逻辑流600可以监测SOC100的电源轨上的电流水平。例如，电流比较器214、224可被编程为将比较器214中被可编程的跳变点组件212标为IccMAXVCC设置的阈值设置、比较器224中被可编程的跳变点组件222标为IccMAXVNN设置的阈值设置分别作为一个输入来接收。另一个比较器输入可以是用于比较器214的IccVCC（当前VCC电源轨上的电流）以及用于比较器224的IccVNN（当前VNN电源轨上的电流）。实施例不限于此示例。
在框620，逻辑流600可将SOC100的VCC和VNN轨上所监测的电流水平与阈值设置进行比较。例如，当IccMAXVCC设置大于比较器214的IccVCC时，VCC轨处于正常水平内。然而，当IccMAXVCC设置小于比较器214的IccVCC时，VCC轨已超过正常水平，并且比较器214的输出可被设为过流情况并被赋予逻辑值“1”。类似地，每当IccMAXVNN设置大于比较器224的IccVNN时，VNN轨处于正常水平内。然而，当IccMAXVNN设置小于比较器224的IccVNN时，VNN轨已超过正常水平，并且比较器224的输出可被设为过流情况并被赋予逻辑值“1”。实施例不限于该示例。
在框630，逻辑流600可创建指示电流水平已越过阈值设置的中断。例如，在中断管理组件114内部，第一与门310可接收与VCC轨有关的输入，并且第二与门320可接收与VNN轨有关的输入。每个与门310、320的输出随后可被馈送到或非门330，该或非门可确定是否应触发中断请求（IRQ#）340。实施例不限于该示例。
在框640，逻辑流600可向SOC100上的微控制器120发送中断。例如，可将中断IRQ#340从PMIC110内的中断管理组件114转发到通信接口114。通信接口114随后可将该中断从PMIC110转发到SOC100内的通信接口118。实施例不限于该示例。
在框650，逻辑流600可确定SOC100的VCC和VNN轨上的电流水平是否已越过阈值设置进入或离开过大水平。例如，中断可包括指示VCC轨或VNN轨的电流水平是否已越过阈值设置进入过大水平、或者已越过阈值设置进入正常水平的数据。中断数据可以是VCC状态寄存器中被设为指示VCC轨上过流情况的IccMAX位、和/或VNN状态寄存器中被设为指示VNN轨上过流情况的IccMAX位。实施例不限于该示例。
在框660，逻辑流600可响应于指示电流已越过进入过大水平的中断而确定是否改变一个或多个SOC组件的工作条件（operating condition）。例如，如果VCC轨电流已刚越过进入过大的电流水平，则微控制器120可以降低CPU122的工作点，因为CPU122由VCC轨供电。迫使CPU122进入低频模式（LFM）可导致VCC轨上的电流下降。类似地，如果VNN轨电流已刚越过进入过大的电流水平，则微控制器120可使GFX124降入降低性能模式，因为GFX124由VNN轨供电。实施例不限于该示例。
在框670，逻辑流600可响应于指示电流已越过离开过大水平的中断而确定是否改变一个或多个SOC组件的工作条件。例如，如果VCC轨电流已刚越过回到正常的电流水平，则微控制器120可以考虑提高CPU122的工作点。类似地，如果VNN轨电流已刚越过回到正常的电流水平，则微控制器120可以考虑将GFX124升入高性能模式。实施例不限于该示例。
可使用短语“一个实施例”或“实施例”及其派生词来描述某些实施例。这些术语意味着与实施例相关联地描述的特定特征、结构或特性被包括在至少一个实施例中。短语“在一个实施例中”在说明书中多处的出现不必全都指代同一实施例。此外，可使用短语“耦合的（coupled）”和“连接的（connected）”及其派生词来描述某些实施例。这些术语不必是彼此的同义词。例如，可使用术语“连接的”和/或“耦合的”来描述某些实施例，以指示两个或更多个元件彼此直接物理或电气接触。然而，术语“耦合的”还可指两个或更多个元件彼此不直接接触，而是彼此协作或交互。
要强调的是提供本发明的摘要以允许读者快速确定技术内容的本质。应当理解的是，摘要将不用于解释或限制权利要求书的范围或含义。另外，在前面的具体实施方式中，可以看到出于精简本发明的目的，在单个实施例中将各种特征分组到一起。本发明的这种方式不应被解释为反映了以下意图：即要求保护的实施例需要比在每个权利要求中明确陈述的更多的特征。相反，如下面的权利要求书所反映的，本发明的主题在于比单个公开的实施例的全部特征更少。因此，下面的权利要求书由此被包含在具体实施方式中，每个权利要求本身作为单独的实施例。在所附的权利要求书中，术语“包括（including）”和“其中（in which）”分别被用作各自术语“包含（comprising）”和“在其中（wherein）”的纯英语等同语。此外，术语“第一”、“第二”、“第三”等仅被用作标记，且不旨在对其对象施加数值要求。
上面已描述的内容包括所公开的体系结构的示例。当然，描述组件和/或方法的每种可想到的组合是不可能的，但是本领域技术人员可以认识到许多其他的组合和排列是可能的。因此，新的体系结构旨在包含落入所附权利要求书的精神和范围内的全部这些变化方案、修改方案和变更方案。

Claims (24)

1.一种装置，包括：
一个或多个比较器电路，用于监测处理单元的一个或多个电源轨上的电流水平，并确定所述一个或多个电源轨上的所述电流水平是否越过阈值设置，所述阈值设置指示过大的电流水平；
与所述一个或多个比较器电路通信地耦合的中断管理组件，所述中断管理组件用于：
当所监测的电流水平越过所述阈值设置时创建中断，所述中断包括指示所述一个或多个电源轨的所述电流水平是否已越过所述阈值设置进入所述过大水平、或者已越过所述阈值设置进入所述正常水平的数据；以及
将所述中断发送到所述处理单元。
2.如权利要求1所述的装置，其特征在于，所述处理单元是芯片上系统（SOC）。
3.如权利要求1所述的装置，其特征在于，所述阈值设置是可编程的。
4.如权利要求1所述的装置，其特征在于，所述中断管理组件包括一个或多个供电状态寄存器。
5.如权利要求4所述的装置，其特征在于，所述中断管理组件用于设置供电状态寄存器中的状态位，所述状态位指示所述供电状态寄存器上的所述电流水平越过所述阈值设置进入所述过大水平。
6.如权利要求4所述的装置，其特征在于，所述中断管理组件用于清除供电状态寄存器中的状态位，所述状态位指示所述供电状态寄存器上的所述电流水平越过所述阈值设置进入所述正常水平。
7.一种装置，包括：
微控制器，用于：
从功率管理集成电路（PMIC）接收中断，所述中断指示所监测的电流水平何时越过所述装置的电源轨的阈值设置，所述中断包括指示所述电源轨的所述电流水平是否已越过所述阈值设置进入所述过大水平、或已越过所述阈值设置进入所述正常水平的数据；
评估在所述装置上进行的活动；以及
响应于所述中断，确定是否改变所述装置上一个或多个组件的工作点。
8.如权利要求7所述的装置，其特征在于，所述微控制器用于响应于所述中断而降低所述装置上的一个或多个组件的工作点。
9.如权利要求7所述的装置，其特征在于，所述微控制器用于响应于所述中断而提高所述装置上的一个或多个组件的工作点。
10.如权利要求7所述的装置，其特征在于，包括芯片上系统（SOC）。
11.如权利要求7所述的装置，其特征在于，所述SOC包括所述微控制器。
12.如权利要求7所述的装置，其特征在于，受SOC控制的所述一个或多个组件包括显示器。
13.如权利要求7所述的装置，其特征在于，所述中断是经由通信接口上的低延迟中断通道来接收的。
14.一种方法，包括：
监测芯片上系统（SOC）的电源轨上的电流水平；
确定所述电源轨上的所述电流水平是否越过阈值设置，所述阈值设置指示过大的电流水平；
当所监测的所述电源轨的电流水平越过所述阈值设置时创建中断，所述中断包括指示所述电流水平是否已越过所述阈值设置的数据；以及
通过通信接口将所述中断发送到微控制器。
15.如权利要求14所述的方法，其特征在于，包括：
读取所述中断；以及
如果所述中断指示所述电源轨上的所述电流水平已越过所述阈值设置，则确定是否改变所述SOC上的一个或多个组件的所述工作点。
16.如权利要求15所述的方法，其特征在于，包括：
响应于所述中断，改变所述SOC上一个或多个组件的所述工作点。
17.如权利要求15所述的方法，其特征在于，包括评估所述SOC上进行的活动，以在所述电源轨上的所述电流水平已越过所述阈值设置时确定哪些组件改变所述工作点。
18.一种系统，包括：
功率管理集成电路（PMIC），包括：
一个或多个比较器电路，用于监测处理单元的一个或多个电源轨上的电流水平，并确定所述一个或多个电源轨上的所述电流水平是否越过阈值设置，所述阈值设置指示过大的电流水平；
与所述一个或多个比较器电路可通信地耦合的中断管理组件，所述中断管理组件用于在所监测的电流水平越过所述阈值设置时创建中断，所述中断包括指示所述一个或多个电源轨的所述电流水平是否已越过所述阈值设置的数据；并发送所述中断；以及
包括微控制器的芯片上系统（SOC），可操作以：
从所述PMIC接收所述中断；
评估在所述SOC上进行的活动；以及
响应于所述中断，确定是否改变所述SOC上的一个或多个组件的工作点。
19.如权利要求18所述的系统，其特征在于，所述阈值设置是可编程的。
20.如权利要求18所述的系统，其特征在于，在创建所述中断之前必须经过越过所述阈值设置的可编程的最小时间量。
21.如权利要求18所述的系统，其特征在于，所述中断可被设置掩码。
22.如权利要求18所述的系统，其特征在于，所述微控制器用于响应于所述中断而改变所述SOC上的一个或多个组件的工作点。
23.如权利要求22所述的系统，其特征在于，所述微控制器用于响应于所述中断而降低所述SOC上的一个或多个组件的工作点。
24.如权利要求22所述的系统，其特征在于，所述微控制器用于响应于所述中断而提高所述SOC上的一个或多个组件的工作点。
CN201180073785.XA 2011-09-30 2011-09-30 保持芯片上系统上的操作稳定性 Pending CN103842932A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/054284 WO2013048447A1 (en) 2011-09-30 2011-09-30 Maintaining operational stability on a system on a chip

Publications (1)

Publication Number Publication Date
CN103842932A true CN103842932A (zh) 2014-06-04

Family

ID=47996180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180073785.XA Pending CN103842932A (zh) 2011-09-30 2011-09-30 保持芯片上系统上的操作稳定性

Country Status (4)

Country Link
US (1) US20130283083A1 (zh)
CN (1) CN103842932A (zh)
TW (1) TWI489270B (zh)
WO (1) WO2013048447A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106528311A (zh) * 2016-09-29 2017-03-22 杭州芯讯科技有限公司 嵌入式系统及其控制方法
CN111427719A (zh) * 2020-02-17 2020-07-17 福州瑞芯微电子股份有限公司 一种提升soc系统可靠性和异常重启性能的方法和装置
CN113434368A (zh) * 2021-07-06 2021-09-24 深圳市商汤科技有限公司 一种数据处理装置、方法、计算机设备及存储介质

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014202692A2 (de) * 2013-06-21 2014-12-24 Fujitsu Technology Solutions Intellectual Property Gmbh Computersystem und überlastschutzschaltung
TWI569137B (zh) * 2013-09-04 2017-02-01 Ｉｄｔ歐洲有限公司 Fpga功率管理系統
WO2015056043A1 (en) * 2013-10-18 2015-04-23 Freescale Semiconductor, Inc. Method and apparatus for detecting and managing overcurrent events
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
KR102244992B1 (ko) 2014-10-17 2021-04-28 삼성전자주식회사 부하 전류 정보를 제공하는 전력관리 집적회로 및 그것을 포함하는 전자 장치
US9419624B2 (en) * 2014-11-12 2016-08-16 Xilinx, Inc. Power management system for integrated circuits
KR102387203B1 (ko) 2015-06-03 2022-04-15 삼성전자주식회사 병합된 파워 레일을 통해 전원전압을 공급받는 시스템 온 칩 및 이를 포함하는 모바일 시스템
WO2017172987A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Power consumption measurement for system-on-chip devices
US10256665B2 (en) 2016-07-01 2019-04-09 Intel Corporation Power transmitting device having wire-free power transfer safety detection
US11493975B2 (en) * 2020-09-24 2022-11-08 Intel Corporation System, apparatus and method for providing power monitoring isolation in a processor
US11493980B1 (en) 2021-05-17 2022-11-08 Qualcomm Incorporated Power controller communication latency mitigation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809223A (en) * 1995-11-07 1998-09-15 Samsung Electronics Co., Ltd. Network hibernation system and a control method thereof
TWI225586B (en) * 2002-09-09 2004-12-21 Quanta Comp Inc Dynamically changing the power consumption apparatus for a computer system
US20070198991A1 (en) * 2003-10-10 2007-08-23 Nokia Corporation Microcontrol architecture for a system on a chip (SoC)
TW201009559A (en) * 2008-07-18 2010-03-01 Intersil Inc Intelligent management of current sharing group
US20100078999A1 (en) * 2008-09-30 2010-04-01 International Business Machines Corporation Administering Offset Voltage Error In A Current Sensing Circuit
TW201013381A (en) * 2008-09-30 2010-04-01 Lite On Technology Corp System-on-chip (SoC) and power supply method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338150B1 (en) * 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US7716502B2 (en) * 2005-08-24 2010-05-11 Radu Muresan Current flattening and current sensing methods and devices
DE102006007261A1 (de) * 2006-02-10 2007-08-23 Atmel Germany Gmbh Transponder und Verfahren zur drahtlosen Datenübertragung
KR101258530B1 (ko) * 2006-09-01 2013-04-30 삼성전자주식회사 딥스탑 모드를 구현하기 위한 시스템 온 칩 및 그 방법
US7882383B2 (en) * 2006-11-01 2011-02-01 Freescale Semiconductor, Inc. System on a chip with RTC power supply
EP2150889A1 (en) * 2007-04-10 2010-02-10 Cambridge Consultants Limited Data processing apparatus
US20090230923A1 (en) * 2008-03-14 2009-09-17 Eveready Battery Company, Inc. Battery management circuit
US8635470B1 (en) * 2009-12-16 2014-01-21 Applied Micro Circuits Corporation System-on-chip with management module for controlling processor core internal voltages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809223A (en) * 1995-11-07 1998-09-15 Samsung Electronics Co., Ltd. Network hibernation system and a control method thereof
TWI225586B (en) * 2002-09-09 2004-12-21 Quanta Comp Inc Dynamically changing the power consumption apparatus for a computer system
US20070198991A1 (en) * 2003-10-10 2007-08-23 Nokia Corporation Microcontrol architecture for a system on a chip (SoC)
TW201009559A (en) * 2008-07-18 2010-03-01 Intersil Inc Intelligent management of current sharing group
US20100078999A1 (en) * 2008-09-30 2010-04-01 International Business Machines Corporation Administering Offset Voltage Error In A Current Sensing Circuit
TW201013381A (en) * 2008-09-30 2010-04-01 Lite On Technology Corp System-on-chip (SoC) and power supply method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106528311A (zh) * 2016-09-29 2017-03-22 杭州芯讯科技有限公司 嵌入式系统及其控制方法
CN111427719A (zh) * 2020-02-17 2020-07-17 福州瑞芯微电子股份有限公司 一种提升soc系统可靠性和异常重启性能的方法和装置
CN111427719B (zh) * 2020-02-17 2023-06-13 瑞芯微电子股份有限公司 一种提升soc系统可靠性和异常重启性能的方法和装置
CN113434368A (zh) * 2021-07-06 2021-09-24 深圳市商汤科技有限公司 一种数据处理装置、方法、计算机设备及存储介质

Also Published As

Publication number Publication date
TW201337548A (zh) 2013-09-16
US20130283083A1 (en) 2013-10-24
WO2013048447A1 (en) 2013-04-04
TWI489270B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
CN103842932A (zh) 保持芯片上系统上的操作稳定性
CN113246887B (zh) 一种时序电路控制方法、装置、电子设备及存储介质
JP2013109461A (ja) Ｕｓｂハブ装置及びそれを用いたシステム
US10228744B2 (en) Method and apparatus for detecting and managing overcurrent events
DE112013006190T5 (de) Verfahren und Einrichtung für Energieressourcen-Schutz
CN107037868A (zh) 一种基于存储系统的冷备电切换系统及方法
CN101964724A (zh) 通信单板的节能方法和一种通信单板
CN108733191A (zh) 通信设备掉电告警的检测系统及方法
CN104834246A (zh) 汽车控制器和应用于汽车控制器的状态同步方法
US20230352257A1 (en) Relay protective device, construction machine, relay protection control method and apparatus
CN103427403B (zh) 一种电子设备的保护方法和电子设备
CN105657232A (zh) 摄像机默认设置的恢复方法及装置
CN102810840B (zh) 电压保护系统
CN101256518A (zh) 一种防止误操作导致主机系统非法断电的方法及装置
CN201937236U (zh) 一种车辆电子系统中的锁定型短路保护电路
CN113721508B (zh) 一种上下电时序控制装置及方法
CN202153352U (zh) 防止计算机控制系统失效的看门狗装置
CN104252609A (zh) 热插拔保护方法和装置
CN113991599A (zh) 一种保护电路、控制方法及计算机可读存储介质
CN116069147A (zh) 车载控制器的休眠方法、装置及车辆
CN220775370U (zh) 一种基于ste2h60m芯片的显卡电源短路保护电路
CN114204809B (zh) 一种动力输出电路的控制装置及供电系统
CN109885450B (zh) 主动式星载计算机健康状态监视优化方法及系统
CN108733611A (zh) 一种控制电子设备的方法、电子设备和计算机存储介质
US11056082B1 (en) Waterfall display for high-speed streaming measurements

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140604