JP2007128447A - マルチプロセッサシステム及び割り込み信号送信方法 - Google Patents
マルチプロセッサシステム及び割り込み信号送信方法 Download PDFInfo
- Publication number
- JP2007128447A JP2007128447A JP2005322595A JP2005322595A JP2007128447A JP 2007128447 A JP2007128447 A JP 2007128447A JP 2005322595 A JP2005322595 A JP 2005322595A JP 2005322595 A JP2005322595 A JP 2005322595A JP 2007128447 A JP2007128447 A JP 2007128447A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt signal
- processor
- power
- multiprocessor system
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 91
- 230000008054 signal transmission Effects 0.000 title claims description 5
- 238000012545 processing Methods 0.000 claims description 87
- 230000008569 process Effects 0.000 claims description 74
- 238000003860 storage Methods 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 35
- 238000001514 detection method Methods 0.000 description 14
- 230000010365 information processing Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【解決手段】複数のプロセッサを備えるマルチプロセッサシステムであって、第1のプロセッサと、1つ以上の第2のプロセッサと、を備え、1つ以上の第2のプロセッサは、それぞれ、第1のプロセッサに対して専用割り込み信号線で接続されており、第1のプロセッサは、電源断を示す第1の割り込み信号を受信した場合に、1つ以上の第2のプロセッサのうち、少なくとも1つの第2のプロセッサに対して、第2の割り込み信号を、専用割り込み信号線を介して送信することを特徴とするマルチプロセッサシステム。
【選択図】図1
Description
A.第1の実施例:
A1.プリンタの概要構成:
A2.停電処理:
A3.実施例の効果:
B.第2の実施例:
B1.停電処理:
B2.実施例の効果:
C.変形例:
A1.プリンタの構成概要:
図1は、本発明の一実施例としてのマルチプロセッサシステムを適用したプリンタの概要構成を示す説明図である。
停電処理の前提として、メインCPU102及び各サブCPU103〜105は、上述した印刷に係る各処理を実行しており、通常モードで動作している。かかる前提の下、停電が発生し、図1に示す検出部131が電源断を検出すると、メインCPU102及び各サブCPU103〜105に対してキャパシタ132から給電が開始されると共に、プリンタPRTにおいて停電処理が実行される。
以上説明したように、プリンタPRTにおいて制御部100では、メインCPU102とサブCPU103との間、メインCPU102とサブCPU104との間、メインCPU102とサブCPU105との間は、それぞれ、専用割り込み信号線23,24,25によって接続されている。従って、停電処理部102aは、検出部131から電源断の割り込み信号を受信した場合に、各サブCPU103〜105に対して、割り込み信号を送信することができる。
上述した第1の実施例では、電源断処理を行うのは、メインCPU102であったが、本実施例では、サブCPU103が電源断処理を行う。これは、キャパシタの容量を第1の実施例における容量に比べてより少なくすることを目的としている。
停電処理の前提として、メインCPU102において停電処理部102aは、プリンタPRTの起動時に、電源断処理のためのプログラムと、印刷関連情報のDDR−SDRAM112における格納先頭アドレスと、印刷関連情報のデータサイズと、をサブCPU103に対して内部バス114を介して送信している。従って、サブCPU103において停電処理部103aは、受信した電源断処理のためのプログラムを実行することにより、電源断処理を行うことができる。
以上説明したように、メインCPU102において、停電処理部102aは、検出部131から電源断を示す割り込み信号を受信すると、各サブCPU103〜105に対して電源断を示す割り込み信号を送信すると共に、低消費電力モードに移行するようにしている。また、サブCPU104及びサブCPU105において、停電処理部104a及び停電処理部105aは、割り込み信号をメインCPU102から受信した場合に、最優先の処理として、それぞれ、サブCPU104及びサブCPU105の動作モードを通常モードから低消費電力モードに移行させるようにしている。
なお、本発明は、前述の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において、種々の態様において実施することが可能であり、例えば以下のような変形も可能である。
上述した第1の実施例及び第2の実施例では、停電発生の場合の停電処理について説明したが、本発明は、停電発生時に限らず、プリンタPRTが動作中にユーザによって電源ケーブルが抜かれた場合など、突発的な電源断の場合に適用することができる。
上述した第2の実施例では、電源断処理を行うCPUは、サブCPU103であったが、サブCPU103に代えて、サブCPU104またはサブCPU105が電源断処理を行っても構わない。通常モードにおける消費電力量がより少ないサブCPUが、電源断処理を行うようにすることで、より容量の少ないキャパシタを用いることが可能となる。
上述した第1の実施例及び第2の実施例では、停電処理部102aは、電源断処理を行わない全てのサブCPUに対して割り込み信号を送信するものとしたが、電源断処理を行わないサブCPUのうち、一部のサブCPUに対してのみ割り込み信号を送信するようにしてもよい。
上述した第1の実施例及び第2の実施例において、サブCPU103〜105では、印刷に係る処理として、色変換や解像度変換やハーフトーン処理を行うものとしたが、これらの処理に限らず、例えば、ガンマ補正処理や、JPEG(Joint Photographic Experts Group)形式で圧縮された画像の展開処理など、他の処理を行っても構わない。
上述した第1の実施例及び第2の実施例において、電源断処理を行うCPU以外のCPUは、通常モードから低消費電力モードに移行するものとしたが、本発明はこれに限定されるものではない。かかるCPUにおいて、全く電力を消費しない動作モード(以下、「停止モード」と呼ぶ。)が設定されており、かつ、この停止モードに通常モードから遷移することが可能である場合には、上述した低消費電力モードに代えて、この停止モードに通常モードから移行するようにしても構わない。なお、かかる場合、この停止モードが、請求項における低消費電力モードに相当する。
上述した第1の実施例における停電処理部102aは、各サブCPU103〜105に対して割り込み信号を送信した(ステップS206)後に、電源断処理を実行(ステップS208)していたが、割り込み信号の送信の処理と、電源断処理と、を同時に行っても構わない。
上述した第1の実施例及び第2の実施例では、印刷時にプリンタPRTを統合制御するのは、メインCPU102(印刷制御部)であったが、メインCPU102に代えて、いずれかのサブCPU103〜105であってもよい。
上述した第1の実施例及び第2の実施例では、制御部100は、1つの半導体基板上に集積化されているものとしたが、各構成要素(メインCPU102や、各サブCPU103〜105など)が、それぞれ別個の半導体基板上に実装されている構成であっても構わない。
上述した第1の実施例及び第2の実施例では、情報処理装置として、プリンタPRTを用いる構成であったが、本発明はプリンタに限定されるものではない。スキャナ等のデバイスや、パーソナルコンピュータなど、複数のCPUを備える他の情報処理装置を用いる構成であっても、本発明を適用することができる。
23〜25…専用割り込み信号線
50…給電線
100…制御部
102…メインCPU
102a…停電処理部
103〜105…サブCPU
103a…停電処理部
104a…停電処理部
105a…停電処理部
110…フラッシュメモリ
114…内部バス
120…メインCPU
130…電力供給部
131…検出部
132…キャパシタ
140…プリンタエンジン
141…インクカートリッジ
142…ICチップ
142…チップ
150…電源スイッチ
PRT…プリンタ
Claims (8)
- マルチプロセッサシステムであって、
第1のプロセッサと、
1つ以上の第2のプロセッサと、
を備え、
前記1つ以上の第2のプロセッサは、それぞれ、前記第1のプロセッサに対して専用割り込み信号線で接続されており、
前記第1のプロセッサは、電源断を示す第1の割り込み信号を受信した場合に、前記1つ以上の第2のプロセッサのうち、少なくとも1つの第2のプロセッサに対して、第2の割り込み信号を、前記専用割り込み信号線を介して送信することを特徴とするマルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムにおいて、
前記第1のプロセッサは、前記第1の割り込み信号を受信した場合に、前記1つ以上の第2のプロセッサのうち、少なくとも1つの第2のプロセッサに対して、前記第2の割り込み信号を、前記専用割り込み信号線を介して送信すると共に、予め設定されている所定の処理を実行し、
前記第2のプロセッサは、前記第2の割り込み信号を、前記第1のプロセッサから受信した場合に、予め設定されている低消費電力モードに移行する、
マルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムにおいて、
前記第1のプロセッサは、前記第1の割り込み信号を受信した場合に、前記1つ以上の第2のプロセッサのうち、少なくとも1つの第2のプロセッサに対して、前記第2の割り込み信号を、前記専用割り込み信号線を介して送信すると共に、予め設定されている低消費電力モードに移行し、
前記第2の割り込み信号を受信した前記第2のプロセッサのうち、特定のプロセッサは、前記第2の割り込み信号を、前記第1のプロセッサから受信した場合に、予め設定されている所定の処理を実行し、
前記第2の割り込み信号を受信した前記第2のプロセッサのうち、前記特定のプロセッサを除く他のプロセッサは、前記第2の割り込み信号を、前記第1のプロセッサから受信した場合に、予め設定されている低消費電力モードに移行する、
マルチプロセッサシステム。 - 請求項3に記載のマルチプロセッサシステムにおいて、
前記第1のプロセッサは、予め、前記特定のプロセッサに対して、前記所定の処理を実行するためのプログラムと、前記所定の処理を実行するために用いられる所定のデータと、を送信しておく、
マルチプロセッサシステム。 - 請求項2ないし請求項4のいずれかに記載のマルチプロセッサシステムであって、さらに、
記憶部を備え、
前記所定の処理は、少なくとも、電源が次回オンとなった場合に、前記マルチプロセッサシステムが正常に動作するために用いられる所定のデータを、前記記憶部に記憶させる処理を含む、
マルチプロセッサシステム。 - 請求項1ないし請求項5のいずれかに記載のマルチプロセッサシステムであって、
1つの半導体基板上に集積化されていることを特徴とする、
マルチプロセッサシステム。 - 請求項1ないし請求項6のいずれかに記載のマルチプロセッサシステムを備える印刷装置。
- 第1のプロセッサと、1つ以上の第2のプロセッサと、を備えたマルチプロセッサシステムにおいて、前記第1のプロセッサが電源断を示す第1の割り込み信号を受信した場合に、前記第2のプロセッサに対して第2の割り込み信号を送信するための、割り込み信号送信方法であって、
前記第2のプロセッサ毎に、専用割り込み信号線を用いて前記第1のプロセッサに接続する第1の工程と、
前記第1のプロセッサにおいて、前記第1の割り込み信号を受信した場合に、前記専用割り込み信号線を介して、前記1つ以上の第2のプロセッサのうち、少なくとも1つの第2のプロセッサに対して、前記第2の割り込み信号を送信する第2の工程と、
を備える割り込み信号送信方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322595A JP4687399B2 (ja) | 2005-11-07 | 2005-11-07 | マルチプロセッサシステム及びデータバックアップ方法 |
US11/591,309 US7853814B2 (en) | 2005-11-07 | 2006-10-31 | Method and system for executing a power-cutoff-specific process within a specific processor of a multiprocessor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322595A JP4687399B2 (ja) | 2005-11-07 | 2005-11-07 | マルチプロセッサシステム及びデータバックアップ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007128447A true JP2007128447A (ja) | 2007-05-24 |
JP4687399B2 JP4687399B2 (ja) | 2011-05-25 |
Family
ID=38005197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005322595A Expired - Fee Related JP4687399B2 (ja) | 2005-11-07 | 2005-11-07 | マルチプロセッサシステム及びデータバックアップ方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7853814B2 (ja) |
JP (1) | JP4687399B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009268488A (ja) * | 2008-04-30 | 2009-11-19 | Tiger Vacuum Bottle Co Ltd | 電気炊飯器 |
JP2020016069A (ja) * | 2018-07-25 | 2020-01-30 | グローリー株式会社 | 物品管理装置、物品管理方法および履歴管理方法 |
JP7472687B2 (ja) | 2020-07-03 | 2024-04-23 | 富士通株式会社 | 情報処理装置、情報処理プログラム、及び、情報処理方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7536506B2 (en) * | 2004-06-21 | 2009-05-19 | Dot Hill Systems Corporation | RAID controller using capacitor energy source to flush volatile cache data to non-volatile memory during main power outage |
US7451348B2 (en) * | 2005-08-04 | 2008-11-11 | Dot Hill Systems Corporation | Dynamic write cache size adjustment in raid controller with capacitor backup energy source |
US7487391B2 (en) * | 2005-08-04 | 2009-02-03 | Dot Hill Systems Corporation | Storage controller super capacitor adaptive life monitor |
US7661002B2 (en) * | 2005-08-04 | 2010-02-09 | Dot Hill Systems Corporation | Storage controller super capacitor dynamic voltage throttling |
EP2075696A3 (en) * | 2007-05-10 | 2010-01-27 | Texas Instruments Incorporated | Interrupt- related circuits, systems and processes |
JP5094666B2 (ja) * | 2008-09-26 | 2012-12-12 | キヤノン株式会社 | マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム |
KR101596222B1 (ko) * | 2009-08-25 | 2016-02-23 | 삼성전자주식회사 | 영상 재생 장치의 부팅을 제어하는 방법 및 그 장치 |
JP5480598B2 (ja) * | 2009-11-05 | 2014-04-23 | キヤノン株式会社 | 画像形成装置 |
US20110219243A1 (en) * | 2010-03-02 | 2011-09-08 | Daniel Humphrey | Supplying Power To A Computer System During A Holdup Time |
US20150052390A1 (en) * | 2013-08-13 | 2015-02-19 | Breakaway Systems | Apparatus and Method for Microprocessor File System Protection |
US9396089B2 (en) | 2014-05-30 | 2016-07-19 | Apple Inc. | Activity tracing diagnostic systems and methods |
US10430577B2 (en) | 2014-05-30 | 2019-10-01 | Apple Inc. | Method and apparatus for inter process privilige transfer |
US9348645B2 (en) | 2014-05-30 | 2016-05-24 | Apple Inc. | Method and apparatus for inter process priority donation |
US11747994B2 (en) * | 2021-08-31 | 2023-09-05 | Micron Technology, Inc. | Power loss protection of data in memory devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62162728U (ja) * | 1986-03-31 | 1987-10-16 | ||
JPH07152844A (ja) * | 1993-12-01 | 1995-06-16 | Toshiba Corp | 自動取引装置 |
JP2003005871A (ja) * | 2001-06-26 | 2003-01-08 | Omron Corp | データ処理装置のデータバックアップ方法および装置 |
JP2004291645A (ja) * | 1998-11-26 | 2004-10-21 | Seiko Epson Corp | 印刷装置およびカートリッジ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62162728A (ja) | 1986-01-10 | 1987-07-18 | Nissan Motor Co Ltd | 過給機付エンジン |
US5410713A (en) * | 1992-01-02 | 1995-04-25 | Smith Corona/Acer | Power-management system for a computer |
JPH064418A (ja) | 1992-06-18 | 1994-01-14 | Hitachi Ltd | メモリバックアップ装置の異常処理方式 |
JPH06309288A (ja) | 1993-04-20 | 1994-11-04 | Fujitsu Ltd | 並列マルチプロセッサシステムの低消費電力化回路 |
US5933649A (en) * | 1994-06-20 | 1999-08-03 | Samsung Electronics Co., Ltd. | Method and device for controlling a CPU stop clock interrupt |
US5857090A (en) * | 1995-12-29 | 1999-01-05 | Intel Corporation | Input/output subsystem having an integrated advanced programmable interrupt controller for use in a personal computer |
US6105142A (en) * | 1997-02-11 | 2000-08-15 | Vlsi Technology, Inc. | Intelligent power management interface for computer system hardware |
JPH11110308A (ja) | 1997-10-01 | 1999-04-23 | Nec Eng Ltd | 電源断時のデータバックアップ方式 |
US6189065B1 (en) * | 1998-09-28 | 2001-02-13 | International Business Machines Corporation | Method and apparatus for interrupt load balancing for powerPC processors |
US6678830B1 (en) * | 1999-07-02 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Method and apparatus for an ACPI compliant keyboard sleep key |
US6526514B1 (en) * | 1999-10-11 | 2003-02-25 | Ati International Srl | Method and apparatus for power management interrupt processing in a computing system |
US6772241B1 (en) * | 2000-09-29 | 2004-08-03 | Intel Corporation | Selective interrupt delivery to multiple processors having independent operating systems |
US7353362B2 (en) * | 2003-07-25 | 2008-04-01 | International Business Machines Corporation | Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus |
US20050228967A1 (en) | 2004-03-16 | 2005-10-13 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing power dissipation in a multi-processor system |
US20090049323A1 (en) * | 2007-08-14 | 2009-02-19 | Imark Robert R | Synchronization of processors in a multiprocessor system |
-
2005
- 2005-11-07 JP JP2005322595A patent/JP4687399B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-31 US US11/591,309 patent/US7853814B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62162728U (ja) * | 1986-03-31 | 1987-10-16 | ||
JPH07152844A (ja) * | 1993-12-01 | 1995-06-16 | Toshiba Corp | 自動取引装置 |
JP2004291645A (ja) * | 1998-11-26 | 2004-10-21 | Seiko Epson Corp | 印刷装置およびカートリッジ |
JP2003005871A (ja) * | 2001-06-26 | 2003-01-08 | Omron Corp | データ処理装置のデータバックアップ方法および装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009268488A (ja) * | 2008-04-30 | 2009-11-19 | Tiger Vacuum Bottle Co Ltd | 電気炊飯器 |
JP2020016069A (ja) * | 2018-07-25 | 2020-01-30 | グローリー株式会社 | 物品管理装置、物品管理方法および履歴管理方法 |
JP7085436B2 (ja) | 2018-07-25 | 2022-06-16 | グローリー株式会社 | 物品管理装置、物品管理方法および履歴管理方法 |
JP7472687B2 (ja) | 2020-07-03 | 2024-04-23 | 富士通株式会社 | 情報処理装置、情報処理プログラム、及び、情報処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070106918A1 (en) | 2007-05-10 |
US7853814B2 (en) | 2010-12-14 |
JP4687399B2 (ja) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4687399B2 (ja) | マルチプロセッサシステム及びデータバックアップ方法 | |
JP3360665B2 (ja) | 省電力モードを有する電子印刷装置および制御方法 | |
US7593661B2 (en) | Power-saving control method of image forming device, and image forming device | |
JP5287297B2 (ja) | データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器 | |
US20110083027A1 (en) | Controller for image processing apparatus | |
JP5728224B2 (ja) | 画像形成装置 | |
JP2011059937A (ja) | 電子機器 | |
JP2007105917A (ja) | プリンタ装置 | |
JP7322561B2 (ja) | 情報処理装置 | |
US11064084B2 (en) | Image forming apparatus capable of reducing time of shift to low-power consumption operation mode, method of controlling same, and storage medium | |
US20100211809A1 (en) | Electronic circuit, printing apparatus and electronic apparatus | |
CN111541825B (zh) | 电子装置及其控制方法 | |
JP2007076056A (ja) | 印刷装置 | |
JP2008030477A (ja) | 記録装置及び記録装置の制御方法 | |
JP2007026075A (ja) | データ処理装置及びデータ処理装置の制御方法 | |
JP2010201705A (ja) | 画像形成装置、画像形成装置の制御方法及びプログラム | |
JP4650358B2 (ja) | 画像処理装置 | |
JP5195325B2 (ja) | ファクシミリ装置 | |
JP2010146138A (ja) | 印刷システム、印刷方法、印刷装置およびホスト装置 | |
JP2007037017A (ja) | 画像処理装置、画像処理方法、画像処理プログラム、画像処理プログラムを記録した記録媒体 | |
JP2012250394A (ja) | 画像形成装置及びその電力制御方法、並びにプログラム | |
JP2004021905A (ja) | データ処理装置およびプログラム | |
JP7167679B2 (ja) | 画像処理装置 | |
JP2010188598A (ja) | 印刷装置、ドライバープログラム、印刷システム | |
JP2007108861A (ja) | プリンタ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4687399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |