JP4687399B2 - マルチプロセッサシステム及びデータバックアップ方法 - Google Patents

Description

本発明は、複数のプロセッサを備える情報処理装置に関し、特に、停電等の突発的な電源断が生じた場合に、キャパシタにより電力を供給して、データの退避等の電源断処理を行う情報処理装置に関する。

近年、コンピュータや、プリンタ等のデバイスといった、ＣＰＵ（Central Processing Unit）などのプロセッサを備える情報処理装置の発達に伴い、電源断時に、割り込み信号を受信したプロセッサが、所定のデータをフラッシュメモリ等に退避させるなどの電源断時に実行すべき所定の処理（以下、「電源断処理」と呼ぶ。）を行う情報処理装置が種々提案されている。

そして、かかる情報処理装置として、動作中に電源ケーブルがユーザによって抜かれた場合や、停電が発生した場合など、突発的な電源断が発生した場合に、プロセッサが電源断処理を行うのに要する時間だけ電力を供給可能とするために、通常動作時に充電した電力を、停電等の発生時に放電するキャパシタを備える情報処理装置が提案されている（下記特許文献１参照）。

特開平１１−１１０３０８号公報

前述のようなキャパシタを備える情報処理装置において、複数のプロセッサを備え、これら複数のプロセッサのうち、１つのプロセッサ（仮に「メインプロセッサ」と呼ぶ。）が電源断時に電源断処理を行い、他のプロセッサ（仮に「サブプロセッサ」と呼ぶ。）は電源断処理を行わない構成について考えてみる。

かかる構成において、突発的な電源断が発生した場合には、外部電源からの電力供給が断たれ、それに代えてキャパシタから電力が供給されることとなる。ここで、電源断発生時に全てのプロセッサが処理を行っている場合、電源断処理を行うメインプロセッサのみならず、サブプロセッサに対してもキャパシタから電力が供給されることとなる。

従って、キャパシタが電力を供給することができる時間は、メインプロセッサにのみ電力を供給する場合に比べて短くなってしまう。その結果、メインプロセッサが電源断処理を完了できず、例えば、データが退避されないといった問題が発生し得る。

そこで、少なくともメインプロセッサが電源断処理を完了するまで、全てのプロセッサに対して電力を供給可能なキャパシタを用意しようとすると、大容量のキャパシタが必要となり、情報処理装置の製造コストが跳ね上がることとなる。

本発明は上述した課題の少なくとも一部を解決するためになされたものであり、複数のプロセッサを備えた情報処理装置において、大容量のキャパシタを用いることなく、突発的な電源断が生じた場合に、電源断処理を完了させることが可能な技術を提供することを目的とする。

前述の課題の少なくとも一部を解決するために、本発明のマルチプロセッサシステムは、印刷装置に用いられ、第１のサブプロセッサと、通常状態における消費電力が前記第１のサブプロセッサよりも高い第２のサブプロセッサと、通常状態における消費電力が前記第１のサブプロセッサよりも高く、前記第１のサブプロセッサ及び前記第２のサブプロセッサを制御するメインプロセッサと、インクを吐出して印刷を行うプリンタエンジンと、前記インクを収容すると共に不揮発性メモリを有するインクカートリッジと、少なくとも前記インクカートリッジにおけるインク残量に関する情報を記憶する揮発性メモリと、を備え、前記第１のサブプロセッサ及び前記第２のサブプロセッサは、それぞれ、前記メインプロセッサに対して専用割り込み信号線で接続されており、前記メインプロセッサは、電源断を示す第１の割り込み信号を受信した場合に、前記第１のサブプロセッサ及び前記第２のサブプロセッサに対して、それぞれ、第２の割り込み信号を、前記専用割り込み信号線を介して送信すると共に、予め設定されている低消費電力モードに移行し、前記第１のサブプロセッサは、前記第２の割り込み信号を、前記メインプロセッサから受信した場合に、前記インク残量に関する情報を前記揮発性メモリから読み出して前記不揮発性メモリに書き込む電源断処理を実行し、
前記第２のサブプロセッサは、前記第２の割り込み信号を、前記メインプロセッサから受信した場合に、予め設定されている低消費電力モードに移行することを要旨とする。

このように、本発明のマルチプロセッサシステムでは、メインプロセッサが第１の割り込み信号を受信した場合に、メインプロセッサと第２のサブプロセッサとは、低消費電力モードに移行することとなる。その結果、これらプロセッサ全体の所要電力を低下させることができるので、突発的な電源断発生時において、マルチプロセッサシステム全体での消費電力量が減少させることができる。従って、かかる電源断発生時にマルチプロセッサシステムに電力を供給するキャパシタおいて、給電可能な時間の短縮を大幅に抑制することができる。それ故、このキャパシタが大容量でなくとも、第２の割り込み信号を受信した第１のサブプロセッサは、電源断処理を全て完了することができる。加えて、低消費電力モードに移行するプロセッサ（メインプロセッサ及び第２のサブプロセッサ）は、いずれも、電源断処理を実行する第１のサブプロセッサよりも通常状態における消費電力が高いプロセッサであるので、容量のより小さいキャパシタを採用することができる。

それ故、突発的な電源断発生時において、マルチプロセッサシステム全体での消費電力量が減少するので、かかる電源断発生時にマルチプロセッサシステムに電力を供給するキャパシタおいて、給電可能な時間の短縮を大幅に抑制することができる。その結果、マルチプロセッサシステムにおいて、大容量のキャパシタを用いることなく、電源断発生時に行うべき処理として予め設定されている所定の処理を、全て完了させることができる。

上記マルチプロセッサシステムにおいて、前記第１のプロセッサは、前記第１の割り込み信号を受信した場合に、前記１つ以上の第２のプロセッサのうち、少なくとも１つの第２のプロセッサに対して、前記第２の割り込み信号を、前記専用割り込み信号線を介して送信すると共に、予め設定されている所定の処理を実行し、前記第２のプロセッサは、前記第２の割り込み信号を、前記第１のプロセッサから受信した場合に、予め設定されている低消費電力モードに移行することが好ましい。

このようにすることで、第１のプロセッサが第１の割り込み信号を受信した場合に、少なくとも１つの第２のプロセッサは低消費電力モードに移行することとなる。その結果、プロセッサ全体の所要電力を低下させることができるので、突発的な電源断発生時において、マルチプロセッサシステム全体での消費電力量が減少させることができる。従って、かかる電源断発生時にマルチプロセッサシステムに電力を供給するキャパシタおいて、給電可能な時間の短縮を大幅に抑制することができる。それ故、このキャパシタが大容量でなくとも、第１のプロセッサは予め設定されている所定の処理を全て完了することができる。

上記マルチプロセッサシステムにおいて、前記第１のプロセッサは、前記第１の割り込み信号を受信した場合に、前記１つ以上の第２のプロセッサのうち、少なくとも１つの第２のプロセッサに対して、前記第２の割り込み信号を、前記専用割り込み信号線を介して送信すると共に、予め設定されている低消費電力モードに移行し、前記第２の割り込み信号を受信した前記第２のプロセッサのうち、特定のプロセッサは、前記第２の割り込み信号を、前記第１のプロセッサから受信した場合に、予め設定されている所定の処理を実行し、前記第２の割り込み信号を受信した前記第２のプロセッサのうち、前記特定のプロセッサを除く他のプロセッサは、前記第２の割り込み信号を、前記第１のプロセッサから受信した場合に、予め設定されている低消費電力モードに移行することが好ましい。

このようにすることで、第１のプロセッサが第１の割り込み信号を受信した場合に、第１のプロセッサと、第２の割り込み信号を受信した第２のプロセッサのうち、特定のプロセッサを除く他のプロセッサと、は低消費電力モードに移行することとなる。その結果、プロセッサ全体の所要電力を低下させることができるので、突発的な電源断発生時において、マルチプロセッサシステム全体での消費電力量が減少させることができる。従って、かかる電源断発生時にマルチプロセッサシステムに電力を供給するキャパシタおいて、給電可能な時間の短縮を大幅に抑制することができる。それ故、このキャパシタが大容量でなくとも、第２の割り込み信号を受信した第２のプロセッサのうち、特定のプロセッサは、予め設定されている所定の処理を全て完了することができる。

上記マルチプロセッサシステムにおいて、前記第１のプロセッサは、予め、前記特定のプロセッサに対して、前記所定の処理を実行するためのプログラムと、前記所定の処理を実行するために用いられる所定のデータと、を送信しておくようにしてもよい。

このようにすることで、第１のプロセッサから第２の割り込み信号を受信した場合に、所定の処理を行うべき第２のプロセッサは、この所定の処理を実行することが可能となる。

上記マルチプロセッサシステムにおいて、さらに、記憶部を備え、前記所定の処理は、少なくとも、電源が次回オンとなった場合に、前記マルチプロセッサシステムが正常に動作するために用いられる所定のデータを、前記記憶部に記憶させる処理を含むようにしてもよい。

このようにすることで、突発的な電源断発生時に、少なくとも、電源が次回オンとなった場合にマルチプロセッサシステムが正常に動作するために用いられる所定のデータを、記憶部に記憶させることが可能となる。従って、電源が次回オンとなった場合に、かかる所定のデータを記憶部から読み出して用いることで、マルチプロセッサシステムを正常に動作させることが可能となる。

上記マルチプロセッサシステムは、１つの半導体基板上に集積化されていてもよい。

このようにすることで、マルチプロセッサシステム全体の物理的な大きさを、比較的コンパクトにすることができる。

なお、本発明は、上記マルチプロセッサシステムとしての構成の他、上記マルチプロセッサシステムを備える印刷装置としても構成することができる。また、これらマルチプロセッサシステムや印刷装置といった装置発明の態様に限ることなく、割り込み信号送信方法といった方法発明として実現することも可能である。

以下、本発明を実施するための最良の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１の実施例：
Ａ１．プリンタの概要構成：
Ａ２．停電処理：
Ａ３．実施例の効果：
Ｂ．第２の実施例：
Ｂ１．停電処理：
Ｂ２．実施例の効果：
Ｃ．変形例：

Ａ．第１の実施例：
Ａ１．プリンタの構成概要：
図１は、本発明の一実施例としてのマルチプロセッサシステムを適用したプリンタの概要構成を示す説明図である。

図１に示すプリンタＰＲＴは、主として、用紙に印刷するための機構を備えるプリンタエンジン１４０と、プリンタエンジン１４０を制御して印刷を実行させる制御部１００と、これらプリンタエンジン１４０及び制御部１００に対して電力を供給する電力供給部１３０と、を備えている。

プリンタエンジン１４０は、ＩＣ（Integrated Circuit）チップ１４２を有するインクカートリッジ１４１を備えている。

電力供給部１３０は、外部電源の断を検出する検出部１３１と、キャパシタ１３２と、を備えている。キャパシタ１３２は、プリンタＰＲＴ動作中において外部電源からの給電により充電されている。そして、キャパシタ１３２は、停電や、ユーザによって電源ケーブル（図示省略）が抜かれたことなどによる突発的な電源断が発生した場合に、外部電源に代わってプリンタエンジン１４０及び制御部１００に対して電力を供給することができる。

なお、電力供給部１３０には電源スイッチ１５０が接続されており、電力供給部１３０は、ユーザによって電源スイッチ１５０がオフされた場合に、給電をストップすることができる。

制御部１００は、メインＣＰＵ１０２と、３つのサブＣＰＵ１０３〜１０５と、フラッシュメモリ１１０と、ＤＤＲ−ＳＤＲＡＭ１１２と、を備えており、それぞれ内部バス１１４で接続されている。なお、この制御部１００は、１つの半導体基板上に集積化されている。

フラッシュメモリ１１０には、メインＣＰＵ１０２用の停電処理を行うためのプログラムが記憶されており、このプログラムがＤＤＲ−ＳＤＲＡＭ１１２にロードされると、メインＣＰＵ１０２は、このプログラムを実行することにより、停電処理部１０２ａとして機能することとなる。

さらに、フラッシュメモリ１１０には、サブＣＰＵ１０３用の停電処理を行うためのプログラムが記憶されており、このプログラムがＤＤＲ−ＳＤＲＡＭ１１２にロードされると、サブＣＰＵ１０３は、停電処理部１０３ａとして機能することとなる。同様にして、サブＣＰＵ１０４，サブＣＰＵ１０５は、それぞれ、停電処理部１０４ａ，停電処理部１０５ａとして機能することとなる。

なお、メインＣＰＵ１０２，サブＣＰＵ１０３〜１０５では、動作モードとして、予め、通常モード及び低消費電力モードが設定されている。ここで通常モードとは、プログラムを実行して所定の処理を行うことができるモードである。そして、この通常モードにおける各ＣＰＵの所要電力は比較的高い。

一方、低消費電力モードとは、実質的にＣＰＵが停止しているモードであり、通常モードに遷移しない限りプログラム等を実行することができないモードである。そして、この低消費電力モードにおける各ＣＰＵの所要電力は、通常モードにおける所要電力に比べて極めて低い。

以上の各構成要素は、給電線によって電力供給部１３０に接続されて電力の供給を受けている。例えば、図１に示すように、メインＣＰＵ１０２，サブＣＰＵ１０３〜サブＣＰＵ１０５は、給電線５０によって電力供給部１３０に接続されて電力の供給を受けている。

また、検出部１３１とメインＣＰＵ１０２との間は、専用割り込み信号線１０によって接続されている。さらに、本発明の特徴部分として、メインＣＰＵ１０２とサブＣＰＵ１０３との間、メインＣＰＵ１０２とサブＣＰＵ１０４との間、メインＣＰＵ１０２とサブＣＰＵ１０５との間も、それぞれ、専用割り込み信号線２３，２４，２５によって接続されている。

なお、前述の制御部１００は請求項におけるマルチプロセッサシステムに、メインＣＰＵ１０２は請求項における第１のプロセッサに、サブＣＰＵ１０３〜１０５は請求項における第２のプロセッサに、それぞれ相当する。

ここで、プリンタＰＲＴにおける印刷時の各ＣＰＵの動作について簡単に説明する。

メインＣＰＵ１０２は、印刷時にプリンタＰＲＴを統合制御する印刷制御部として機能することとなる。具体的には、この印刷制御部は、プリンタＰＲＴに挿入された図示せざるメモリカード等の記録媒体からユーザによって指定された画像ファイルを読み出して、各サブＣＰＵ１０３〜１０５を制御して、後述する色変換等の処理を実行させる。

サブＣＰＵ１０３は、印刷時に色変換を行う機能部として機能することとなる。具体的には、この機能部は、メインＣＰＵ１０２からの指示に従い、Ｒ（レッド），Ｇ（グリーン），Ｂ（ブルー）の階調値の組み合わせによって表現されているＲＧＢカラー画像データを、印刷のために使用されるインク各色（Ｃ（シアン），Ｍ（マゼンダ），Ｙ（イエロー），Ｋ（ブラック））についての階調値の組み合わせによって表現された画像データに変換する。

サブＣＰＵ１０４は、印刷時に、色変換後の画像データの解像度を、プリンタＰＲＴが画像を印刷する場合の解像度（印刷解像度）に変換する機能部として機能することとなる。

サブＣＰＵ１０５は、印刷時に、解像度変換後の画像データを、ドットのオン／オフで表現するドットデータに変換するハーフトーン処理を行う機能部として機能することとなる。

そして、上述した印刷制御部は、このようにして生成されたドットデータに基づき、プリンタエンジン１４０の有する印刷ヘッド（図示省略）や、キャリッジ駆動用モータ（図示省略）や、紙送り用モータ（図示省略）等を駆動して印刷を実行させる。

さらに、印刷制御部は、印刷に要したインク消費量や印刷時間などの情報（以下、「印刷関連情報」と呼ぶ。）を、ＤＤＲ−ＳＤＲＡＭ１１２に記憶させるようにしている。

以上説明したプリンタＰＲＴにおいて、ユーザによって電源スイッチ１５０がオフされた場合や、停電等の突発的な電源断が発生した場合には、上述した停電処理部１０２ａによって、電源断処理が行われる。

本実施例において、電源断処理とは、具体的には以下の処理である。すなわち、停電処理部１０２ａは、まず、プリンタエンジン１４０の有する各種モータの駆動を停止し、次に、印刷関連情報をＤＤＲ−ＳＤＲＡＭ１１２から読み出して、インク消費量をＩＣチップ１４２に記憶させると共に、印刷関連情報をフラッシュメモリ１１０に記憶させる。

このように、インク残量をＩＣチップ１４２に記憶させたり、印刷関連情報をフラッシュメモリ１１０に記憶させるのは、給電がストップするにより、印刷関連情報がＤＤＲ−ＳＤＲＡＭ１１２から消去されてしまい、インク残量等を管理することができなくなるからである。

ここで、ユーザによって電源スイッチ１５０がオフされた場合、電力供給部１３０は、前述の電源断処理が完了するまで各構成要素に対して給電を続け、電源断処理が完了した後に、給電をストップするようにしている。従って、この場合、電源断処理は全て完了することとなる。

一方、停電等の突発的な電源断が発生した場合には、キャパシタ１３２から各構成要素に対して給電がなされることとなる。従って、各サブＣＰＵ１０３〜１０５が上述した色変換などの印刷に係る処理を実行中に電源断が発生すると、キャパシタ１３２は、メインＣＰＵ１０２のみならず、各サブＣＰＵ１０３〜１０５に対しても給電することとなる。

しかしながら、本実施例において、キャパシタ１３２の容量は、突発的な電源断の発生から電源断処理が完了するまでの期間（およそ３００〜４００ｍｓ程度）に、メインＣＰＵ１０２に対してのみ給電可能な分だけの容量となっている。

それ故、各サブＣＰＵ１０３〜１０５に対して給電することによって、メインＣＰＵ１０２に給電可能な時間が短くなってしまう。その結果、電源断処理が完了する前にメインＣＰＵ１０２への給電がストップして、インク残量のＩＣチップ１４２への記憶や、印刷関連情報のフラッシュメモリ１１０への記憶ができなくなるおそれがある。

そこで、本発明では、後述する停電処理を行うことにより、各サブＣＰＵ１０３〜１０５が印刷に係る処理を実行中に突発的な電源断が発生しても、停電処理部１０２ａによる電源断処理を全て完了させるようにする。

Ａ２．停電処理：
停電処理の前提として、メインＣＰＵ１０２及び各サブＣＰＵ１０３〜１０５は、上述した印刷に係る各処理を実行しており、通常モードで動作している。かかる前提の下、停電が発生し、図１に示す検出部１３１が電源断を検出すると、メインＣＰＵ１０２及び各サブＣＰＵ１０３〜１０５に対してキャパシタ１３２から給電が開始されると共に、プリンタＰＲＴにおいて停電処理が実行される。

図２は、第１の実施例における停電処理の手順を示すフローチャートである。図２において、左側のフローチャートは検出部１３１における停電処理の手順を、真ん中のフローチャートはメインＣＰＵ１０２における停電処理の手順を、右側のフローチャートは各サブＣＰＵ１０３〜１０５における停電処理の手順を、それぞれ示す。

図２に示す停電処理が開始されると、まず、検出部１３１は、専用割り込み信号線１０を介して電源断を示す割り込み信号をメインＣＰＵ１０２に送信する（ステップＳ２０２）。

一方、メインＣＰＵ１０２において、停電処理部１０２ａは、検出部１３１から割り込み信号を受信すると（ステップＳ２０４）、専用割り込み信号線２３を介して電源断を示す割り込み信号をサブＣＰＵ１０３に送信すると共に、同様にして、専用割り込み信号線２４を介してサブＣＰＵ１０４に、専用割り込み信号線２５を介してサブＣＰＵ１０５に、それぞれ電源断を示す割り込み信号を送信する（ステップＳ２０６）。

なお、検出部１３１からの割り込みは、ＮＭＩ（マスク不可能な割り込み）であり、メインＣＰＵ１０２において、各サブＣＰＵ１０３〜１０５への割り込み信号の送信処理（ステップＳ２０６）が最優先で行われる。

一方、サブＣＰＵ１０３において、停電処理部１０３ａは、メインＣＰＵ１０２から送信された割り込み信号を受信すると（ステップＳ２１０）、サブＣＰＵ１０３の動作モードを通常モードから低消費電力モードに移行させる（ステップＳ２１２）。従って、サブＣＰＵ１０３では、前述の色変換等の処理が強制的に終了され、所要電力が急激に低下することとなる。

なお、サブＣＰＵ１０４及びサブＣＰＵ１０５においても、それぞれ、停電処理部１０４ａ及び停電処理部１０５ａが、前述のステップＳ２１０及びステップＳ２１２の処理を行っており、所要電力が急激に低下することとなる。

また、メインＣＰＵ１０２からの割り込みは、ＮＭＩ（マスク不可能な割り込み）であり、各サブＣＰＵ１０３〜１０５において、低消費電力モードへの移行（ステップＳ２１２）が最優先で行われる。

メインＣＰＵ１０２に戻って、停電処理部１０２ａは、ステップＳ２０６の処理において各サブＣＰＵ１０３〜１０５に対して割り込み信号を送信した後、上述した電源断処理を行う（ステップＳ２０８）。

以上の停電処理によって、各サブＣＰＵ１０３〜１０５は、低消費電力モードに移行して所要電力が急激に低下することとなる。従って、停電処理部１０２ａが電源断処理を行う際の、各サブＣＰＵ１０３〜１０５での消費電力量は急激に減少するので、キャパシタ１３２による給電可能な時間の短縮は大幅に抑制される。その結果、停電処理部１０２ａは、電源断処理を全て完了させることができ、インク消費量をＩＣチップ１４２に記憶させると共に、印刷関連情報をフラッシュメモリ１１０に記憶させることができる。

Ａ３．実施例の効果：
以上説明したように、プリンタＰＲＴにおいて制御部１００では、メインＣＰＵ１０２とサブＣＰＵ１０３との間、メインＣＰＵ１０２とサブＣＰＵ１０４との間、メインＣＰＵ１０２とサブＣＰＵ１０５との間は、それぞれ、専用割り込み信号線２３，２４，２５によって接続されている。従って、停電処理部１０２ａは、検出部１３１から電源断の割り込み信号を受信した場合に、各サブＣＰＵ１０３〜１０５に対して、割り込み信号を送信することができる。

そして、各サブＣＰＵ１０３〜１０５では、この割り込み信号をメインＣＰＵ１０２から受信した場合に、最優先の処理として、各サブＣＰＵ１０３〜１０５の動作モードを通常モードから低消費電力モードに移行させるようにしている。従って、メインＣＰＵ１０２において、停電処理部１０２ａが電源断処理を行う際に、各サブＣＰＵ１０３〜１０５の所要電力を極めて低くすることができる。

その結果、各サブＣＰＵ１０３〜１０５において消費される電力量が極めて少なくなるので、キャパシタ１３２による給電可能な時間の短縮を大幅に抑制することができ、停電処理部１０２ａは、電源断処理を全て完了させることができる。

Ｂ．第２の実施例：
上述した第１の実施例では、電源断処理を行うのは、メインＣＰＵ１０２であったが、本実施例では、サブＣＰＵ１０３が電源断処理を行う。これは、キャパシタの容量を第１の実施例における容量に比べてより少なくすることを目的としている。

通常モードにおいて要する電力が、メインＣＰＵ１０２に比べてサブＣＰＵ１０３の方がより低い場合、停電処理において、メインＣＰＵ１０２を低消費電力モードに移行させると共に、サブＣＰＵ１０３に上述した電源断処理を行わせることで、制御部１００全体の所要電力は、メインＣＰＵ１０２が停電処理を行う場合に比べて低く抑えることができる。それ故、キャパシタ１３２の容量をより少なくすることができる。

なお、プリンタの概要構成は、第１の実施例における構成と同じであるので説明を省略する。ただし上述したように、メインＣＰＵ１０２に比べてサブＣＰＵ１０３の方が、通常モードでの所要電力が低いものとする。

Ｂ１．停電処理：
停電処理の前提として、メインＣＰＵ１０２において停電処理部１０２ａは、プリンタＰＲＴの起動時に、電源断処理のためのプログラムと、印刷関連情報のＤＤＲ−ＳＤＲＡＭ１１２における格納先頭アドレスと、印刷関連情報のデータサイズと、をサブＣＰＵ１０３に対して内部バス１１４を介して送信している。従って、サブＣＰＵ１０３において停電処理部１０３ａは、受信した電源断処理のためのプログラムを実行することにより、電源断処理を行うことができる。

また、本実施例におけるキャパシタ１３２の容量は、突発的な電源断の発生から、電源断処理が完了するまでの期間（およそ３００〜４００ｍｓ程度）に、サブＣＰＵ１０３に対してのみ給電可能な分だけの容量となっている。なお、その他の前提は、第１の実施例と同じであるので説明を省略する。

かかる前提の下、停電が発生し、図１に示す検出部１３１が電源断を検出すると、プリンタＰＲＴにおいて停電処理が実行される。なお、電源断の発生と同時に、メインＣＰＵ１０２及び各サブＣＰＵ１０３〜１０５に対してキャパシタ１３２から給電が開始される。

図３は、第２の実施例における停電処理の手順を示すフローチャートである。図２において、最も左側のフローチャートは検出部１３１における停電処理の手順を、左から２番目のフローチャートはメインＣＰＵ１０２における停電処理の手順を、左から３番目のフローチャートはサブＣＰＵ１０３における停電処理の手順を、最も右側のフローチャートは、サブＣＰＵ１０４及びサブＣＰＵ１０５における停電処理の手順を、それぞれ示す。

図３に示す停電処理が開始されると、まず、検出部１３１は、専用割り込み信号線１０を介して、電源断を示す割り込み信号をメインＣＰＵ１０２に送信する（ステップＳ３０２）。

一方、メインＣＰＵ１０２において、停電処理部１０２ａは、検出部１３１から割り込み信号を受信すると（ステップＳ３０４）、専用割り込み信号線２３を介して電源断を示す割り込み信号をサブＣＰＵ１０３に送信すると共に、同様にして、専用割り込み信号線２４を介してサブＣＰＵ１０４に、また、専用割り込み信号線２５を介してサブＣＰＵ１０５に、それぞれ電源断を示す割り込み信号を送信する（ステップＳ３０６）。

なお、検出部１３１からの割り込みはＮＭＩであり、メインＣＰＵ１０２において、各サブＣＰＵ１０３〜１０５への割り込み信号の送信処理（ステップＳ３０６）が最優先で行われる。

上述した第１の実施例では、停電処理部１０２ａは、各サブＣＰＵ１０３〜１０５に対して割り込み信号を送信した後、電源断処理を実行していたのに対して、本実施例では、停電処理部１０２ａは、各サブＣＰＵ１０３〜１０５に対して割り込み信号を送信した後、メインＣＰＵ１０２の動作モードを通常モードから低消費電力モードに移行させる（ステップＳ３０８）。従って、メインＣＰＵ１０２では、印刷制御に係る処理が強制的に終了され、所要電力が急激に低下することとなる。

一方、サブＣＰＵ１０４及びサブＣＰＵ１０５では、ステップＳ３１４及びステップＳ３１６の処理が行われる。なお、これらステップＳ３１４及びステップＳ３１６の処理は、それぞれ、第１の実施例におけるステップＳ２１０及びステップＳ２１２の処理と同じであるので説明を省略する。そして、ステップＳ３１４及びステップＳ３１６の処理の結果、サブＣＰＵ１０４及びサブＣＰＵ１０５では、解像度変換やハーフトーン処理が強制的に終了され、所要電力が急激に低下することとなる。

なお、メインＣＰＵ１０２からの割り込みはＮＭＩであり、サブＣＰＵ１０４及びサブＣＰＵ１０５において、低消費電力モードへの移行（ステップＳ３１６）が最優先で行われる。

一方、サブＣＰＵ１０３において、停電処理部１０３ａは、メインＣＰＵ１０２から送信された割り込み信号を受信すると（ステップＳ３１０）、予め通知されているアドレス及びデータサイズに基づき、ＤＤＲ−ＳＤＲＡＭ１１２から印刷関連情報を読み出すと共に、前述の電源断処理を行う（ステップＳ３１２）。

以上の停電処理によって、メインＣＰＵ１０２，サブＣＰＵ１０４，サブＣＰＵ１０５は、低消費電力モードに移行して所要電力が急激に低下することとなる。従って、これらＣＰＵでの消費電力量が急激に減少することとなるので、キャパシタによる給電可能な時間の短縮を大幅に抑制することができる。その結果、停電処理部１０３ａは、電源断処理を全て完了させることができ、インク消費量をＩＣチップ１４２に記憶させると共に、印刷関連情報をフラッシュメモリ１１０に記憶させることができる。

Ｂ２．実施例の効果：
以上説明したように、メインＣＰＵ１０２において、停電処理部１０２ａは、検出部１３１から電源断を示す割り込み信号を受信すると、各サブＣＰＵ１０３〜１０５に対して電源断を示す割り込み信号を送信すると共に、低消費電力モードに移行するようにしている。また、サブＣＰＵ１０４及びサブＣＰＵ１０５において、停電処理部１０４ａ及び停電処理部１０５ａは、割り込み信号をメインＣＰＵ１０２から受信した場合に、最優先の処理として、それぞれ、サブＣＰＵ１０４及びサブＣＰＵ１０５の動作モードを通常モードから低消費電力モードに移行させるようにしている。

従って、サブＣＰＵ１０３において、停電処理部１０３ａが電源断処理を行う際に、メインＣＰＵ１０２，サブＣＰＵ１０４，サブＣＰＵ１０５の所要電力を極めて低くすることができる。その結果、これらＣＰＵにおいて消費される電力量が極めて少なくなるので、キャパシタによる給電可能な時間の短縮を大幅に抑制することができ、停電処理部１０３ａは、電源断処理を全て完了させることができる。

また、電源断処理を行うのは、メインＣＰＵ１０２に比べて通常モードでの所要電力が低いサブＣＰＵ１０３である。従って、メインＣＰＵ１０２が電源断処理を行う場合に比べて、より小容量のキャパシタを用いることが可能となり、プリンタＰＲＴの製造コストの上昇を抑制することができる。

Ｃ．変形例：
なお、本発明は、前述の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において、種々の態様において実施することが可能であり、例えば以下のような変形も可能である。

Ｃ１．変形例１：
上述した第１の実施例及び第２の実施例では、停電発生の場合の停電処理について説明したが、本発明は、停電発生時に限らず、プリンタＰＲＴが動作中にユーザによって電源ケーブルが抜かれた場合など、突発的な電源断の場合に適用することができる。

Ｃ２．変形例２：
上述した第２の実施例では、電源断処理を行うＣＰＵは、サブＣＰＵ１０３であったが、サブＣＰＵ１０３に代えて、サブＣＰＵ１０４またはサブＣＰＵ１０５が電源断処理を行っても構わない。通常モードにおける消費電力量がより少ないサブＣＰＵが、電源断処理を行うようにすることで、より容量の少ないキャパシタを用いることが可能となる。

Ｃ３．変形例３：
上述した第１の実施例及び第２の実施例では、停電処理部１０２ａは、電源断処理を行わない全てのサブＣＰＵに対して割り込み信号を送信するものとしたが、電源断処理を行わないサブＣＰＵのうち、一部のサブＣＰＵに対してのみ割り込み信号を送信するようにしてもよい。

具体的には、例えば、停電処理部１０２ａは、割り込み信号を送信する前に、各サブＣＰＵ１０３〜１０５の動作モードを確認して、通常モードのサブＣＰＵに対してのみ、選択的に割り込み信号を送信するようにしてもよい。このようにしても、電源断処理を行うＣＰＵ以外のＣＰＵは、全て低消費電力モードとなるので、キャパシタ１３２による給電可能な時間の短縮を、大幅に抑制することができる。

Ｃ４．変形例４：
上述した第１の実施例及び第２の実施例において、サブＣＰＵ１０３〜１０５では、印刷に係る処理として、色変換や解像度変換やハーフトーン処理を行うものとしたが、これらの処理に限らず、例えば、ガンマ補正処理や、ＪＰＥＧ（Joint Photographic Experts Group）形式で圧縮された画像の展開処理など、他の処理を行っても構わない。

Ｃ５．変形例５：
上述した第１の実施例及び第２の実施例において、電源断処理を行うＣＰＵ以外のＣＰＵは、通常モードから低消費電力モードに移行するものとしたが、本発明はこれに限定されるものではない。かかるＣＰＵにおいて、全く電力を消費しない動作モード（以下、「停止モード」と呼ぶ。）が設定されており、かつ、この停止モードに通常モードから遷移することが可能である場合には、上述した低消費電力モードに代えて、この停止モードに通常モードから移行するようにしても構わない。なお、かかる場合、この停止モードが、請求項における低消費電力モードに相当する。

Ｃ６．変形例６：
上述した第１の実施例における停電処理部１０２ａは、各サブＣＰＵ１０３〜１０５に対して割り込み信号を送信した（ステップＳ２０６）後に、電源断処理を実行（ステップＳ２０８）していたが、割り込み信号の送信の処理と、電源断処理と、を同時に行っても構わない。

Ｃ７．変形例７：
上述した第１の実施例及び第２の実施例では、印刷時にプリンタＰＲＴを統合制御するのは、メインＣＰＵ１０２（印刷制御部）であったが、メインＣＰＵ１０２に代えて、いずれかのサブＣＰＵ１０３〜１０５であってもよい。

かかる場合、上述した第２の実施例において、プリンタＰＲＴの起動時に、電源断処理のためのプログラム等をサブＣＰＵ１０３に送信するのはメインＣＰＵ１０２であったが、メインＣＰＵ１０２に代えて、プリンタＰＲＴを統合制御するサブＣＰＵが、電源断処理のためのプログラム等を送信するようにすればよい。

Ｃ８．変形例８：
上述した第１の実施例及び第２の実施例では、制御部１００は、１つの半導体基板上に集積化されているものとしたが、各構成要素（メインＣＰＵ１０２や、各サブＣＰＵ１０３〜１０５など）が、それぞれ別個の半導体基板上に実装されている構成であっても構わない。

Ｃ９．変形例９：
上述した第１の実施例及び第２の実施例では、情報処理装置として、プリンタＰＲＴを用いる構成であったが、本発明はプリンタに限定されるものではない。スキャナ等のデバイスや、パーソナルコンピュータなど、複数のＣＰＵを備える他の情報処理装置を用いる構成であっても、本発明を適用することができる。

本発明の一実施例としてのプリンタの概要構成を示す説明図である。 第１の実施例における停電処理の手順を示すフローチャートである。 第２の実施例における停電処理の手順を示すフローチャートである。

符号の説明

１０…専用割り込み信号線
２３〜２５…専用割り込み信号線
５０…給電線
１００…制御部
１０２…メインＣＰＵ
１０２ａ…停電処理部
１０３〜１０５…サブＣＰＵ
１０３ａ…停電処理部
１０４ａ…停電処理部
１０５ａ…停電処理部
１１０…フラッシュメモリ
１１４…内部バス
１２０…メインＣＰＵ
１３０…電力供給部
１３１…検出部
１３２…キャパシタ
１４０…プリンタエンジン
１４１…インクカートリッジ
１４２…ＩＣチップ
１４２…チップ
１５０…電源スイッチ
ＰＲＴ…プリンタ

Claims (3)

1. 印刷装置に用いられるマルチプロセッサシステムであって、
   第１のサブプロセッサと、
   通常状態における消費電力が前記第１のサブプロセッサよりも高い第２のサブプロセッサと、
   通常状態における消費電力が前記第１のサブプロセッサよりも高く、前記第１のサブプロセッサ及び前記第２のサブプロセッサを制御するメインプロセッサと、
   を備え、
   前記印刷装置は、インクを吐出して印刷を行うプリンタエンジンと、前記インクを収容すると共に不揮発性メモリを有するインクカートリッジと、少なくとも前記インクカートリッジにおけるインク残量に関する情報を記憶する揮発性メモリと、を有し、
   前記第１のサブプロセッサ及び前記第２のサブプロセッサは、それぞれ、前記メインプロセッサに対して専用割り込み信号線で接続されており、
   前記メインプロセッサは、電源断を示す第１の割り込み信号を受信した場合に、前記第１のサブプロセッサ及び前記第２のサブプロセッサに対して、それぞれ、第２の割り込み信号を、前記専用割り込み信号線を介して送信すると共に、予め設定されている低消費電力モードに移行し、
   前記第１のサブプロセッサは、前記第２の割り込み信号を、前記メインプロセッサから受信した場合に、前記インク残量に関する情報を前記揮発性メモリから読み出して前記不揮発性メモリに書き込む電源断処理を実行し、
   前記第２のサブプロセッサは、前記第２の割り込み信号を、前記メインプロセッサから受信した場合に、予め設定されている低消費電力モードに移行する、マルチプロセッサシステム。
2. 請求項１に記載のマルチプロセッサシステムであって、
   １つの半導体基板上に集積化されていることを特徴とする、
   マルチプロセッサシステム。
3. インクを吐出して印刷を行うプリンタエンジンと、前記インクを収容すると共に不揮発性メモリを有するインクカートリッジと、少なくとも前記インクカートリッジにおけるインク残量に関する情報を記憶する揮発性メモリと、を有する印刷装置において、電源断の発生時に、前記揮発性メモリに記憶されている前記インク残量に関する情報を前記不揮発性メモリに退避させるためのデータバックアップ方法であって、
   前記印刷装置は、さらに、第１のサブプロセッサと、通常状態における消費電力が前記第１のサブプロセッサよりも高い第２のサブプロセッサと、通常状態における消費電力が前記第１のサブプロセッサよりも高く、前記第１のサブプロセッサ及び前記第２のサブプロセッサを制御するメインプロセッサと、を有するマルチプロセッサシステムを有し、
   前記第１のサブプロセッサ及び前記第２のサブプロセッサは、それぞれ、前記メインプロセッサに対して専用割り込み信号線で接続されており、
   （ａ）前記メインプロセッサにおいて、電源断を示す第１の割り込み信号を受信した場合に、前記第１のサブプロセッサ及び前記第２のサブプロセッサに対して、それぞれ、第２の割り込み信号を、前記専用割り込み信号線を介して送信すると共に、予め設定されている低消費電力モードに移行する工程と、
   （ｂ）前記第１のサブプロセッサにおいて、前記第２の割り込み信号を、前記メインプロセッサから受信した場合に、前記インク残量に関する情報を前記揮発性メモリから読み出して前記不揮発性メモリに書き込む電源断処理を実行する工程と、
   （ｃ）前記第２のサブプロセッサにおいて、前記第２の割り込み信号を、前記メインプロセッサから受信した場合に、予め設定されている低消費電力モードに移行する工程と、
   を備える、データバックアップ方法。

Images