KR20180098148A - 메모리 전원 공급 회로, 제어 장치, 및 메모리 전원 공급 방법 - Google Patents

메모리 전원 공급 회로, 제어 장치, 및 메모리 전원 공급 방법 Download PDF

Info

Publication number
KR20180098148A
KR20180098148A KR1020180020647A KR20180020647A KR20180098148A KR 20180098148 A KR20180098148 A KR 20180098148A KR 1020180020647 A KR1020180020647 A KR 1020180020647A KR 20180020647 A KR20180020647 A KR 20180020647A KR 20180098148 A KR20180098148 A KR 20180098148A
Authority
KR
South Korea
Prior art keywords
power supply
memory
voltage
supply
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180020647A
Other languages
English (en)
Other versions
KR102154722B1 (ko
Inventor
히토시 노마
Original Assignee
아즈빌주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아즈빌주식회사 filed Critical 아즈빌주식회사
Publication of KR20180098148A publication Critical patent/KR20180098148A/ko
Application granted granted Critical
Publication of KR102154722B1 publication Critical patent/KR102154722B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

동작 전원의 공급 재개 시에 불휘발성 메모리용의 콘덴서(커패시터)로 흐르는 돌입 전류를 억제하고, 메모리 전원의 전압 상승 시간을 짧게 한다.
메모리 전원 생성부(12)는, 동작 전원의 공급 개시 시에 미리 정해진 비율로 출력 전압을 상승시킴으로써, 콘덴서(15)에 대하여 메모리 전원을 서서히 공급하고, 역류 방지부(14)가 동작 전원(Pw)의 전압(Vw)이 콘덴서(15)의 충전 전압(Vc)을 하회한 경우에는, 콘덴서(15)로부터 메모리 전원 생성부(12)로 흐르는 역류 전류를 방지하며, 공급 제어부(17)는, Vc가 Vcon 이상인 경우에 불휘발성 메모리(ROM)에 대하여 메모리 전원을 공급하고, Vc가 Vcoff 이하인 경우에 ROM에 대한 메모리 전원의 공급을 정지한다.

Description

메모리 전원 공급 회로, 제어 장치, 및 메모리 전원 공급 방법{POWER SUPPLY CIRCUIT FOR MEMORY, CONTROL APPARATUS, AND POWER SUPPLY METHOD FOR MEMORY}
본 발명은, 데이터 보존용의 불휘발성 메모리에 전원을 공급하기 위한 전원 공급 기술에 관한 것이다.
산업용의 컨트롤러나 필드 기기 등의 하위 기기를 제어하는 서버 장치나 상위 컨트롤러 등의 제어 장치에서는, 제어 대상이 되는 하위 기기의 제어, 감시, 관리 등의 각종 처리에 이용하는 각종 데이터를, SD 카드 등의 불휘발성 메모리에 보존하는 기능을 갖고 있는 것이 있다. 이러한 제어 장치에서는, 불휘발성 메모리로의 데이터 기록 시에 동작 전원이 저하된 경우, 데이터의 결손이나 포맷의 파손이 발생할 가능성이 있다.
종래, 이러한 데이터 보존 기술로서, 동작 전원이 공급되어 있는 통상 동작 시에, 불휘발성 메모리에 공급하고 있는 메모리 전원을 콘덴서(커패시터)에 백업해 두고, 동작 전원이 저하된 경우에는, 불휘발성 메모리에서 실행 중인 기록 동작이 완료하기까지의 기간분의 메모리 전원을, 콘덴서로부터 불휘발성 메모리에 대하여 공급하는 기술이 제안되어 있다(예컨대, 특허문헌 1 등 참조).
일본 특허 공개 공보 제2003-005871호
이러한 종래 기술에서는, 불휘발성 메모리에 있어서의 기억 용량의 증대에 따라서, 메모리 전원의 소비량도 증대하기 때문에, 동작 전원의 저하 시에, 불휘발성 메모리에서 실행 중인 기록 동작이 완료할 때까지 기간분의 동작을 보증하기 위해서는, 콘덴서의 대용량화가 필요해진다. 그러나, 동작 전원의 공급이 재개되어 메모리 전원이 콘덴서에 충전될 때, 콘덴서의 대용량화에 수반하여 동작 전원으로부터 콘덴서로 흐르는 돌입 전류가 증대하고, 동작 전원을 공급하는 전원 회로에 악영향을 미치게 하는 경우나, 메모리 전원의 전압 상승이 지연되어 불휘발성 메모리가 동작하지 않는 경우가 있다는 문제점이 있었다.
본 발명은 이러한 과제를 해결하기 위한 것으로, 동작 전원의 공급 재개 시에, 불휘발성 메모리의 메모리 전원을 백업하기 위한 콘덴서(커패시터)로 흐르는 돌입 전류를 억제할 수 있음과 함께, 메모리 전원의 전압 상승 시간을 단축할 수 있는 전원 공급 기술을 제공하는 것을 목적으로 하고 있다.
이러한 목적을 달성하기 위해서, 본 발명에 따른 메모리 전원 공급 회로는, 전원 회로로부터 공급된 동작 전원에 기초하여, 불휘발성 메모리의 동작에 이용하는 메모리 전원을 생성하는 메모리 전원 생성부와, 상기 메모리 전원 생성부에서 생성된 상기 메모리 전원을 백업하는 콘덴서와, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급/정지를 제어하는 공급 제어부와, 상기 메모리 전원 생성부와 상기 콘덴서 사이에 접속되어, 상기 동작 전원의 전압이 상기 콘덴서의 충전 전압을 상회한 경우에는, 상기 메모리 전원 생성부의 출력 전압을 상기 콘덴서에 공급하고, 상기 동작 전원의 전압이 상기 충전 전압을 하회한 경우에는, 상기 콘덴서로부터 상기 메모리 전원 생성부로 흐르는 역류 전류를 방지하는 역류 방지부를 구비하며, 상기 메모리 전원 생성부는, 상기 동작 전원의 공급 개시 시에 미리 정해진 비율로 상기 출력 전압을 상승시킴으로써, 상기 콘덴서에 대하여 상기 메모리 전원을 서서히 공급하고, 상기 공급 제어부는, 상기 충전 전압이 제1 전압 이상인 경우에, 상기 불휘발성 메모리에 대하여 상기 메모리 전원을 공급하고, 상기 충전 전압이 제2 전압 이하인 경우에, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급을 정지하도록 한 것이다.
또한, 본 발명에 따른 상기 메모리 전원 공급 회로의 일 구성예는, 상기 역류 방지부 대신에, 상기 전원 회로와 상기 메모리 전원 생성부 사이에 접속되어, 상기 동작 전원의 전압이 상기 충전 전압을 상회한 경우에는, 상기 동작 전원을 상기 메모리 전원 생성부에 공급하고, 상기 동작 전원의 전압이 상기 충전 전압을 하회한 경우에는, 상기 콘덴서로부터 상기 메모리 전원 생성부를 개재하여 상기 전원 회로로 흐르는 역류 전류를 방지하는 역류 방지부를 구비하는 것이다.
또한, 본 발명에 따른 상기 메모리 전원 공급 회로의 일 구성예는, 상기 메모리 전원 생성부가 상기 전원 회로의 전압이 제3 전압 이상이 된 경우에, 상기 출력 전압의 출력을 개시하도록 한 것이다.
또한, 본 발명에 따른 제어 장치는, 제어에 이용하는 각종 데이터를 불휘발성 메모리에서 보존하는 제어 장치로서, 상기 불휘발성 메모리에 대하여 메모리 전원을 공급하는 회로로서, 전술한 어느 하나의 메모리 전원 공급 회로를 구비하고 있다.
또한, 본 발명에 따른 상기 제어 장치의 일 구성예는, 상기 동작 전원의 생성에 이용되는 주전원의 주전원 전압이 제4 전압을 하회한 경우, 상기 주전원의 차단을 예고하는 주전원 저하 출력을 출력하는 전원 차단 예고부와, 상기 동작 전원의 전압이 제5 전압의 저하를 하회한 경우, 상기 동작 전원의 전압 저하를 나타내는 동작 전원 저하 출력을 출력하는 전원 전압 검출부와, 상기 주전원 저하 출력이 상기 주전원의 차단을 예고하고 있음과 함께, 상기 동작 전원 저하 출력이 상기 동작 전원의 전압 저하를 나타내고 있지 않은 경우, 상기 동작 전원의 전원 공급 상태가 전원 저하 상태에 있다고 판정하는 전원 상태 판정부와, 상기 주전원 저하 출력에 의해 상기 주전원의 차단이 예고된 경우, 상기 불휘발성 메모리에서 기록해야 할 데이터의 유무를 확인하고, 얻어진 확인 결과에 기초하여, 상기 메모리 전원에 관한 강제 차단의 필요와 불필요를 나타내는 강제 차단 제어 출력을 출력하는 연산 제어 회로와, 상기 전원 상태 판정부에 의해 상기 동작 전원이 상기 전원 저하 상태에 있다고 판정되어 있는 기간에 있어서, 상기 연산 제어 회로로부터 출력된 새로운 강제 차단 제어 출력을 받아들여, 상기 공급 제어부로 유지 출력하는 강제 차단 유지부를 더욱 구비하고, 상기 공급 제어부는, 상기 강제 차단 유지부로부터의 유지 출력이 강제 차단 필요를 나타내는 경우, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급을 강제적으로 차단하도록 한 것이다.
또한, 본 발명에 따른 상기 제어 장치의 일 구성예는, 상기 전원 차단 예고부가, 상기 주전원의 복구에 따라서 상기 주전원 전압이 제6 전압 이상으로 상승한 경우, 상기 주전원 저하 출력의 출력을 정지하고, 상기 전원 상태 판정부는, 상기 주전원 저하 출력의 출력이 정지하고 있음과 함께, 상기 동작 전원 저하 출력이 상기 동작 전원의 전압 저하를 나타내고 있지 않은 경우, 상기 동작 전원의 전원 공급 상태가 전원 공급 상태에 있다고 판정하고, 상기 강제 차단 유지부는, 상기 전원 상태 판정부에서의 판정 결과가 상기 전원 저하 상태로부터 상기 전원 공급 상태로 변화한 경우, 강제 차단 불필요를 상기 공급 제어부로 유지 출력하며, 상기 공급 제어부는, 상기 강제 차단 유지부로부터의 유지 출력이 강제 차단 불필요를 나타내는 경우, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 강제 차단을 해제하도록 한 것이다.
또한, 본 발명에 따른 메모리 전원 공급 방법은, 메모리 전원 생성부가, 전원 회로로부터 공급된 동작 전원에 기초하여, 불휘발성 메모리의 동작에 이용하는 메모리 전원을 생성하는 메모리 전원 생성 단계와, 콘덴서가, 상기 메모리 전원 생성부에서 생성된 상기 메모리 전원을 백업하는 단계와, 공급 제어부가, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급/정지를 제어하는 공급 제어 단계와, 상기 메모리 전원 생성부와 상기 콘덴서 사이에 접속된 역류 방지부가, 상기 동작 전원의 전압이 상기 콘덴서의 충전 전압을 상회한 경우에는, 상기 메모리 전원 생성부의 출력 전압을 상기 콘덴서에 공급하고, 상기 동작 전원의 전압이 상기 충전 전압을 하회한 경우에는, 상기 콘덴서로부터 상기 메모리 전원 생성부로 흐르는 역류 전류를 방지하는 역류 방지 단계를 구비하고, 상기 메모리 전원 생성 단계는, 상기 동작 전원의 공급 개시 시에 미리 정해진 비율로 상기 출력 전압을 상승시킴으로써, 상기 콘덴서에 대하여 상기 메모리 전원을 서서히 공급하고, 상기 공급 제어 단계는, 상기 충전 전압이 제1 전압 이상인 경우에, 상기 불휘발성 메모리에 대하여 상기 메모리 전원을 공급하고, 상기 충전 전압이 제2 전압 이하인 경우에, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급을 정지하도록 한 것이다.
또한, 본 발명에 따른 상기 메모리 전원 공급 방법의 일 구성예는, 상기 역류 방지 단계 대신에, 상기 전원 회로와 상기 메모리 전원 생성부 사이에 접속된 상기 역류 방지부가, 상기 동작 전원의 전압이 상기 충전 전압을 상회한 경우에는, 상기 동작 전원을 상기 메모리 전원 생성부에 공급하고, 상기 동작 전원의 전압이 상기 충전 전압을 하회한 경우에는, 상기 콘덴서로부터 상기 메모리 전원 생성부를 개재하여 상기 전원 회로로 흐르는 역류 전류를 방지하는 역류 방지 단계를 구비하는 것이다.
본 발명에 따르면, 동작 전원 공급 개시 시에는, 콘덴서에 공급되는 출력 전압의 상승하는 기울기가, 메모리 전원 생성부에 의해 억제되기 때문에, 콘덴서로의 돌입 전류가 억제됨과 함께, 콘덴서의 충전 전압이 불휘발성 메모리의 동작 개시 전압 이상에 달한 시점으로부터 불휘발성 메모리로의 메모리 전원의 공급이 개시된다. 따라서, 불휘발성 메모리의 기억 용량 증대에 따라서 콘덴서를 대용량화해도, 동작 전원으로부터 콘덴서로 흐르는 돌입 전류를 억제할 수 있고, 동작 전원을 공급하는 전원 회로에 대한 악영향을 회피할 수 있음과 함께, 불휘발성 메모리에 공급되는 메모리 전원의 전압 상승 시간을 단축하는 것이 가능해진다.
도 1은 제1 실시의 형태에 따른 제어 장치의 구성을 나타내는 블럭도이다.
도 2는 동작 전원 공급 개시 시에 있어서의 회로 전압의 변화를 나타내는 그래프이다.
도 3은 동작 전원 공급 정지 시에서의 회로 전압의 변화를 나타내는 그래프이다.
도 4는 동작 전원 공급 재개 시에서의 회로 전압의 변화를 나타내는 그래프이다.
도 5는 제2 실시의 형태에 따른 제어 장치의 구성을 나타내는 블럭도이다.
도 6은 전원 상태 판정 시에서의 회로 전압의 변화를 나타내는 타이밍 차트이다.
도 7은 제2 실시의 형태에 따른 전원 상태 판정 시에서의 회로 전압의 변화를 나타내는 그래프이다.
도 8은 제3 실시의 형태에 따른 전원 상태 판정 시에서의 회로 전압의 변화를 나타내는 그래프이다.
다음으로, 본 발명의 실시의 형태에 관해서 도면을 참조하여 설명한다.
[제1 실시의 형태]
우선, 도 1을 참조하여, 본 발명의 제1 실시의 형태에 따른 제어 장치(1)에 관해서 설명한다. 도 1은, 제1 실시의 형태에 따른 제어 장치의 구성을 나타내는 블럭도이다.
이 제어 장치(1)는, 예컨대 산업용의 컨트롤러나 필드 기기 등의 하위 기기를 제어하는, 서버 장치나 상위 컨트롤러 등의 제어 장치로 이루어지고, 제어 대상이 되는 하위 기기의 제어, 감시, 관리 등의 각종 처리에 이용하는 각종 데이터를 불휘발성 메모리에 보존하는 기능을 갖고 있다.
도 1에 나타낸 바와 같이, 제어 장치(1)에는, 주된 내부 회로로서, 연산 제어 회로(CNT), 불휘발성 메모리(ROM), 전원 회로(SP), 및 메모리 전원 공급 회로(10)가 설치되어 있다.
연산 제어 회로(CNT)는, CPU나 그 주변 회로를 갖고, 이들 하드웨어와 프로그램이 협동함으로써, 제어 대상이 되는 하위 기기의 제어, 감시, 관리 등의 각종 처리를 행하는 기능과, 이들 처리에 이용하는 각종 데이터를 불휘발성 메모리(ROM)에 보존하는 기능을 갖고 있다.
불휘발성 메모리(ROM)는, 예컨대 SD 카드 등의 NVRAM(Non-Volatile RAM)로 이루어지고, 메모리 전원 공급 회로(10)로부터 공급된 메모리 전원에 의해, 연산 제어 회로(CNT)로부터의 데이터의 기록 동작이나 독출 동작을 행하는 기능을 갖고 있다.
전원 회로(SP)는, 일반적인 전원 회로로 이루어지고, 예컨대 상용 AC 전원 등으로 이루어지는 외부로부터의 주전원(Pin)에 기초하여 동작 전원(Pw)을 생성하고, 연산 제어 회로(CNT) 및 메모리 전원 공급 회로(10)를 포함하는 내부 회로의 각각에 공급하는 기능을 갖고 있다.
[메모리 전원 공급 회로]
메모리 전원 공급 회로(10)는, 전원 회로(SP)의 동작 전원(Pw)에 기초하여, 불휘발성 메모리(ROM)에서 이용하는 메모리 전원(Pm)을 생성하여 출력하는 기능을 갖고 있고, 주된 회로부로서, 전원 감시부(11), 메모리 전원 생성부(12), 전압 비교부(13), 역류 방지부(14), 콘덴서(15), 전압 감시부(16), 및 공급 제어부(17)가 설치되어 있다.
전원 감시부(11)는, 동작 전원(Pw)의 공급 개시 시에 동작 전원(Pw)의 동작 전원 전압(Vw)이 미리 설정한 출력 개시 전압(Vmon)(제3 전압) 이상으로 상승한 경우에, 메모리 전원 생성부(12)에 대하여 메모리 전원(Pm)의 출력 개시를 지시하는 기능을 갖고 있다. 이하에서는, 메모리 전원(Pm)이, 메모리 전원 생성부(12)로부터 역류 방지부(14), 콘덴서(15), 공급 제어부(17)로 거쳐 불휘발성 메모리(ROM)에 대하여 공급되는 일련의 전원 계통을 가리키는 것으로 한다. 또, 편의상, 메모리 전원(Pm) 중, 콘덴서(15)에서 백업되는 메모리 전원을 Pc라고 부르고, 공급 제어부(17)로부터 불휘발성 메모리(ROM)에 대하여 공급되는 메모리 전원을 Prom라고 부르는 일도 있다.
메모리 전원 생성부(12)는, 전원 회로(SP)로부터 공급된 동작 전원(Pw)에 기초하여, 불휘발성 메모리(ROM)의 동작에 이용하는 메모리 전원(Pm)을 생성하는 기능과, 동작 전원(Pw)의 공급 개시 시에는, 전원 감시부(11)로부터의 출력 개시의 지시에 따라서, 미리 정해진 비율로 메모리 전원(Pm)의 출력 전압(Vm)을 상승시킴으로써, 콘덴서(15)에 대하여 메모리 전원(Pm)을 서서히 공급하는 기능을 갖고 있다.
전압 비교부(13)는, 메모리 전원(Pm)(Pc)의 메모리 전원 전압, 즉 콘덴서(15)의 충전 전압(Vc)과 동작 전원(Pw)의 동작 전원 전압(Vw)을 비교하는 기능을 갖고 있다.
역류 방지부(14)는, 메모리 전원 생성부(12)와 콘덴서(15) 사이에 접속되어, 전압 비교부(13)에 의해 동작 전원(Pw)의 동작 전원 전압(Vw)이 콘덴서(15)의 충전 전압(Vc)을 상회한 것이 검출된 경우에는, 메모리 전원 생성부(12)로부터의 출력 전압(Vm)을 콘덴서(15)에 공급하는 기능과, 전압 비교부(13)에 의해 동작 전원 전압(Vw)이 충전 전압(Vc)을 하회한 것이 검출된 경우에는, 콘덴서(15)로부터 역류 방지부(14)로 흐르는 역류 전류를 방지하는 기능을 갖고 있다.
또, 본 실시의 형태에서는, 도 1에 나타낸 바와 같이, 역류 방지부(14)가 메모리 전원 생성부(12)와 콘덴서(15) 사이에 접속되어 있는 경우를 예로 설명하지만, 이것에 한정되는 것은 아니다. 예컨대, 메모리 전원 생성부(12)와 전원 회로(SP) 사이에 역류 방지부(14)를 접속해도 좋다. 이 경우, 역류 방지부(14)는, 전압 비교부(13)에 의해 Vw가 Vc를 상회한 것이 검출된 경우에는, 동작 전원(Pw)을 메모리 전원 생성부(12)에 공급하고, Vw가 Vc를 하회한 것이 검출된 경우에는, 콘덴서(15)로부터 메모리 전원 생성부(12)를 개재하여 전원 회로(SP)로 흐르는 역류 전류를 방지하는 것이 된다. 이러한 구성이라도, 도 1의 경우와 동일한 작용 효과를 얻을 수 있다.
콘덴서(15)는, 전원 백업용의 일반적인 콘덴서나 커패시터로 이루어지고, 역류 방지부(14)를 개재하여 메모리 전원 생성부(12)로부터 공급된 출력 전압(Vm)을 항상 충전함으로써, 불휘발성 메모리(ROM)에서 이용하는 메모리 전원(Pm)을(메모리 전원(Pc)으로서) 백업하는 기능을 갖고 있다.
전압 감시부(16)는, 콘덴서(15)의 충전 전압(Vc)을 감시하고, Vc가 미리 설정한, 불휘발성 메모리(ROM)의 동작 개시 전압(제1 전압) 이상의 전압을 나타내는, 공급 개시 전압(Vcon) 이상으로 상승한 경우에, 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)(Pc→Prom)의 공급을 지시하는 기능과, Vc가 미리 설정한 공급 정지 전압(Vcoff)(제2 전압) 이하로 저하된 경우에, 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)(Pc→Prom)의 공급 정지를 지시하는 기능을 갖고 있다.
공급 제어부(17)는, 콘덴서(15)와 불휘발성 메모리(ROM) 사이에 설치되어, 전압 감시부(16)로부터의 공급 지시에 따라서, 메모리 전원(Pm)을 불휘발성 메모리(ROM)로 공급하는(Pc→Prom) 기능과, 전압 감시부(16)로부터의 공급 정지 지시에 따라서, 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)의 공급(Pc→Prom)을 정지하는 기능을 갖고 있다.
[동작 전원 공급 개시 시의 회로 동작]
다음으로, 도 2를 참조하여, 본 실시의 형태에 따른 제어 장치(1)에 있어서의, 동작 전원 공급 개시 시의 회로 동작에 관해서 설명한다. 도 2는, 동작 전원 공급 개시 시에 있어서의 회로 전압의 변화를 나타내는 그래프이다.
우선, 시각 T1에 있어서, 제어 장치(1)에 대하여 주전원(Pin)의 공급이 개시된 경우, 동작 전원(Pw)의 동작 전원 전압(Vw)이 서서히 상승한다. 이 때, 동작 전원 전압(Vw)은 충분히 상승하고 있지 않기 때문에, 메모리 전원 생성부(12)로부터 출력 전압(Vm)은 출력되고 있지 않고, 콘덴서(15)의 충전 전압(Vc)은 0 V이다.
그 후, 시각 T2에 있어서, 동작 전원 전압(Vw)이 출력 개시 전압(Vmon)까지 상승한 시점에서, 전원 감시부(11)로부터 출력 개시가 지시되어, 메모리 전원 생성부(12)로부터 미리 정해진 비율로 규정 전원 전압 Vcc까지 상승하는 출력 전압(Vm)이 출력된다. 이 때, 전압 비교부(13)에 의해, Vw가 충전 전압(Vc)보다 높은 것이 검출되고 있기 때문에, Vm은 역류 방지부(14)를 개재하여 콘덴서(15)에 공급되어 Vc로서 서서히 충전된다. 이 비율, 즉 단위 시간당의 상승 전압에 관해서는, 콘덴서(15)의 용량, 동작 전원(Pw)의 규정 전원 전압 Vcc, 전원 회로(SP)에서 허용되는 순간 전류 등의 회로 조건에 기초하여, 미리 설정해 두면 좋다.
계속해서 시각 T3에, 동작 전원 전압(Vw)이 규정 전원 전압 Vcc에 도달하여 일정해지고, 그 후의 시각 T4에 있어서, Vc가 공급 개시 전압(Vcon)까지 상승한 시점에서, 전압 감시부(16)로부터 공급 개시가 지시되어, 공급 제어부(17)에 의해, 불휘발성 메모리(ROM)에 대하여 메모리 전원(Pm)의 공급(Pc→Prom)이 개시된다. 이에 따라, 시각 T5에 Vc가 Vcc에 도달하여 일정해짐과 함께, 불휘발성 메모리(ROM)의 ROM 전원 전압(Vrom)도 Vcc에 도달하여 일정해진다. 이 때, 콘덴서(15)에 충분한 전하가 충전되어 있기 때문에, 불휘발성 메모리(ROM)가 동작을 개시하더라도 Vrom은 거의 안정되어 있다.
이에 따라, 동작 전원 공급 개시 시에는, 콘덴서(15)에 공급되는 출력 전압(Vm)의 상승하는 비율이, 메모리 전원 생성부(12)에 의해 억제되기 때문에, 콘덴서(15)로의 돌입 전류도 억제되게 된다. 따라서, 불휘발성 메모리(ROM)의 기억 용량 증대에 따라서 콘덴서(15)를 대용량화해도, 동작 전원(Pw)으로부터 콘덴서(15)로 흐르는 돌입 전류를 억제할 수 있고, 동작 전원(Pw)을 공급하는 전원 회로(SP)에 대한 악영향을 회피하는 것이 가능해진다.
[동작 전원 공급 정지 시의 회로 동작]
다음으로, 도 3을 참조하여, 본 실시의 형태에 따른 제어 장치(1)에 있어서의, 동작 전원 공급 정지 시의 회로 동작에 관해서 설명한다. 도 3은, 동작 전원 공급 정지 시에서의 회로 전압의 변화를 나타내는 그래프이다.
우선, 시각 T1에 있어서, 제어 장치(1)에 대한 주전원(Pin)의 공급이 정지된 경우, 전원 회로(SP)로부터의 동작 전원(Pw)의 동작 전원 전압(Vw)이 서서히 저하된다. 또, 시각 T1 이전에서는, Vw는 규정 전원 전압 Vcc까지 충분히 상승하고 있고, 메모리 전원 생성부(12)로부터 Vcc와 거의 동일한 출력 전압(Vm)이 출력되고 있으며, 콘덴서(15)의 충전 전압(Vc)도 Vcc와 거의 동일한 값을 나타내고 있다.
계속해서, 시각 T2에 있어서, 전압 비교부(13)에 의해, 동작 전원 전압(Vw)이 충전 전압(Vc)보다 저하된 것이 검출된 경우, 역류 방지부(14)에 의해 콘덴서(15)로부터 메모리 전원 생성부(12)로의 역류 전류가 방지된다. 이에 따라, Vw에 따라서 Vc가 저하되기 때문에, 콘덴서(15)에 대한 메모리 전원(Pm)의 공급이 정지되지만, 역류 전류에 의한 Vc의 저하를 회피할 수 있다. 따라서, 메모리 전원 생성부(12)로부터의 Pm의 공급이 정지한 후에도, 일정한 기간에 걸쳐, 콘덴서(15)에 백업되어 있는 Pm을 불휘발성 메모리(ROM)에 공급할 수 있고(Pc→Prom), 불휘발성 메모리(ROM)의 동작을 보증할 수 있다.
이 후, 시각 T3에 있어서, Vc가 공급 정지 전압(Vcoff)까지 저하된 시점에서, 전압 감시부(16)로부터 공급 정지가 지시되어, 공급 제어부(17)에 의해, 불휘발성 메모리(ROM)에 대한 Pm의 공급(Pc→Prom)이 정지된다. 이에 따라, 불휘발성 메모리(ROM)의 ROM 전원 전압(Vrom)은 시각 T5에 0 V까지 저하되지만, Vc는 Vcoff와 거의 동일한 전압으로 유지되게 된다.
이 때, Vcoff로서 불휘발성 메모리(ROM)의 최저 동작 전압을 이용한 경우, 시각 T2부터 시각 T3까지 불휘발성 메모리(ROM)의 동작이 보증되게 된다. 따라서, 불휘발성 메모리(ROM)에서 소비되는 전력이나 콘덴서(15)의 용량을 적절하게 선택함으로써, 시각 T2부터 시각 T3까지의 기간, 즉 필요해지는 불휘발성 메모리(ROM)의 동작 보증 기간을 얻을 수 있다.
[동작 전원 공급 재개 시의 회로 동작]
다음으로, 도 4를 참조하여, 본 실시의 형태에 따른 제어 장치(1)에 있어서의, 동작 전원 공급 재개 시의 회로 동작에 관해서 설명한다. 도 4는, 동작 전원 공급 재개 시에서의 회로 전압의 변화를 나타내는 그래프이다.
우선, 시각 T1에 있어서, 제어 장치(1)에 대하여 주전원(Pin)의 공급이 재개된 경우, 동작 전원(Pw)의 동작 전원 전압(Vw)이 서서히 상승한다. 이 때, 동작 전원 전압(Vw)은 충분히 상승하고 있지 않기 때문에, 메모리 전원 생성부(12)로부터 출력 전압(Vm)은 출력되고 있지 않지만, 콘덴서(15)에는 직전 동작에 있어서의 충전 전압(Vc)이 유지되고 있다.
그 후, 시각 T2에 있어서, 동작 전원 전압(Vw)이 출력 개시 전압(Vmon)까지 상승한 시점에서, 전원 감시부(11)로부터 출력 개시가 지시되어, 메모리 전원 생성부(12)로부터 미리 정해진 비율로 규정 전원 전압 Vcc까지 상승하는 출력 전압(Vm)이 출력된다. 이 때, 전압 비교부(13)에 의해, Vc가 Vm보다 높은 것이 검출되고 있기 때문에, 콘덴서(15)에 대한 충전은 행해지지 않는다.
계속해서 시각 T3에, 동작 전원 전압(Vw)이 규정 전원 전압 Vcc에 도달하여 일정해지고, 그 후의 시각 T4에 있어서 Vm이 Vc에 도달하여 전압 비교부(13)에 의해, Vc가 Vm보다 낮은 것이 검출된 후, 콘덴서(15)가 서서히 충전되고 Vc가 상승을 개시한다. 이에 따라, 시각 T5에, Vc가 공급 개시 전압(Vcon)까지 상승한 시점에서, 전압 감시부(16)로부터 공급 개시가 지시되어, 공급 제어부(17)에 의해, 불휘발성 메모리(ROM)에 대한 메모리 전원(Pc)의 공급이 개시된다. 그 후, 시각 T6에 Vc가 Vcc에 도달하여 일정해짐과 함께, 불휘발성 메모리(ROM)에서 이용하는 메모리 전원(Pm)(Prom)의 전압(Vrom)도 Vcc에 도달하여 일정해진다. 이 때, 콘덴서(15)에 충분한 전하가 충전되어 있기 때문에, 불휘발성 메모리(ROM)가 동작을 개시하더라도 Vrom은 거의 안정되어 있다.
이에 따라, 동작 전원 공급 재개 시에는, 콘덴서(15)에 직전 동작의 충전 전압(Vc)이 유지되어 있고, 출력 전압(Vm)이 Vc에 도달할 때까지 콘덴서(15)에 대한 충전 전류는 흐르지 않기 때문에, 콘덴서(15)로의 돌입 전류도 억제되게 된다. 또한, Vm이 Vc에 도달한 후에 관해서는, 콘덴서(15)에 공급되는 출력 전압(Vm)의 상승하는 비율이, 메모리 전원 생성부(12)에 의해 억제되기 때문에, 콘덴서(15)로의 돌입 전류도 억제되게 된다. 따라서, 불휘발성 메모리(ROM)의 기억 용량 증대에 따라서 콘덴서(15)를 대용량화하더라도, 동작 전원(Pw)으로부터 콘덴서(15)로 흐르는 돌입 전류를 억제할 수 있고, 동작 전원(Pw)을 공급하는 전원 회로(SP)에 대한 악영향을 회피하는 것이 가능해진다.
[제1 실시의 형태의 효과]
이와 같이, 본 실시의 형태는, 전원 회로(SP)로부터 공급된 동작 전원(Pw)에 기초하여, 불휘발성 메모리(ROM)에서 이용하는 메모리 전원(Pm)을 생성하는 메모리 전원 생성부(12)와, 메모리 전원 생성부(12)에서 생성된 메모리 전원(Pm)을(Pc로 하여) 백업하는 콘덴서(15)와, 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)(Pc→Prom)의 공급/정지를 제어하는 공급 제어부(17)를 구비하고, 메모리 전원 생성부(12)가, Pw의 공급 개시 시에 미리 정해진 비율로 출력 전압(Vm)을 상승시킴으로써, 콘덴서(15)에 대하여 메모리 전원(Pm)을 서서히 공급하고, 공급 제어부(17)가, 콘덴서(15)에서 백업되어 있는 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)(Pc)의 충전 전압(Vc)이 공급 개시 전압(Vcon) 이상인 경우에, 불휘발성 메모리(ROM)에 대하여 메모리 전원(Pc)을 공급하도록 한 것이다.
이에 따라, 동작 전원 공급 개시 시에는, 콘덴서(15)에 공급되는 출력 전압(Vm)의 상승하는 비율이, 메모리 전원 생성부(12)에 의해 억제되기 때문에, 콘덴서(15)로의 돌입 전류도 억제됨과 함께, 콘덴서(15)의 충전 전압(Vc)이 불휘발성 메모리(ROM)의 동작 개시 전압 이상에 도달한 시점으로부터, 불휘발성 메모리(ROM)로의 메모리 전원(Pm)(Pc→Prom)의 공급이 개시된다. 따라서, 불휘발성 메모리(ROM)의 기억 용량 증대에 따라서 콘덴서(15)를 대용량화하더라도, 동작 전원(Pw)으로부터 콘덴서(15)로 흐르는 돌입 전류를 억제할 수 있고, 동작 전원(Pw)을 공급하는 전원 회로(SP)에 대한 악영향을 회피하는 것이 가능해진다.
이에 더하여, 본 실시의 형태는, 메모리 전원 생성부(12)와 콘덴서(15) 사이에 접속된 역류 방지부(14)가, 메모리 전원 생성부(12)와 콘덴서(15) 사이에 접속되어, 동작 전원(Pw)의 동작 전원 전압(Vw)이 콘덴서(15)의 충전 전압(Vc)을 상회한 경우에는, 메모리 전원 생성부(12)의 출력 전압(Vm)을 콘덴서(15)에 공급하고, Vm이 Vc를 하회한 경우에는, 콘덴서(15)로부터 메모리 전원 생성부(12)로 흐르는 역류 전류를 방지하도록 한 것이다.
이에 따라, 동작 전원 공급 정지 후에 Vm이 Vc보다 저하된 시점에서, 역류 방지부(14)에 의해 콘덴서(15)로부터 메모리 전원 생성부(12)로의 역류 전류가 방지된다. 따라서, 역류 전류에 의한 Vc의 저하를 회피할 수 있고, 전원 회로(SP)로부터의 동작 전원(Pw)의 공급이 정지한 후에도, 일정한 기간에 걸쳐, 콘덴서(15)에 백업되어 있는 Pm을 불휘발성 메모리(ROM)에 공급할 수 있고(Pc→Prom), 불휘발성 메모리(ROM)의 동작을 보증할 수 있다.
또한, 본 실시의 형태에 있어서, 충전 전압(Vc)이 공급 정지 전압(Vcoff) 이하로 저하된 경우에, 공급 제어부(17)가 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)의 공급을 정지하도록 한 것이다.
이에 따라, 동작 전원 공급 정지 시에는, 일정한 기간에 걸쳐 불휘발성 메모리(ROM)의 동작을 보증한 후, 불휘발성 메모리(ROM)의 메모리 전원(Pm)(Prom)의 전압(Vrom)을 0 V로 할 수 있다.
또한, 동작 전원 공급 재개 시, 전압 감시부(16)로부터의 공급 지시에 따라서 공급 제어부(17)가 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)의 공급(Pc→Prom)을 개시한 시점에서, 메모리 전원(Pm)(Prom)의 전압(Vrom)이 Vcon까지 상승하기 때문에, 공급 제어부(17)가 없는 경우와 비교하여, 메모리 전원(Pm)(Prom)이 0 V에서 Vcon까지 상승하는 시간을 단축할 수 있다.
공급 제어부(17)가 없는 경우, 콘덴서(15)가 항상 불휘발성 메모리(ROM)와 접속되어 있게 되기 때문에, Vrom이 0 V로부터 상승하는 경우는, 전술한 도 2의 Vm과 동일하게 상승하는 것이 되고, 상승 시간은 콘덴서(15)의 충전 시간의 설정에 의존하는 것이 된다. 공급 제어부(17)가 있는 경우에는, 콘덴서(15)가, 불휘발성 메모리(ROM)를 전원 차단시에 동작시키는 데 충분한 용량을 가지고 있기 때문에, 순식간에 Vrom을 상승할 수 있다. 또한, 메모리 전원 생성부(12)로부터의 출력 전압(Vm)이 Vc에 도달할 때까지 콘덴서(15)에 대한 충전 전류는 흐르지 않기 때문에, 콘덴서(15)로의 돌입 전류를 억제할 수 있다.
또한, 본 실시의 형태에 있어서, 전원 감시부(11)가, 동작 전원(Pw)의 공급 개시 시에 동작 전원(Pw)의 동작 전원 전압(Vw)이 미리 설정한 출력 개시 전압(Vmon) 이상으로 상승한 경우에, 메모리 전원 생성부(12)에 대하여 메모리 전원(Pm)의 출력 개시를 지시하도록 해도 좋다. 이에 따라, 전원 회로(SP)의 전원 전압 V2이 충분히 상승하고 나서 메모리 전원 생성부(12)가 동작함으로써 전원 회로(SP)로의 영향을 경감할 수 있다.
[제2 실시의 형태]
다음으로, 도 5를 참조하여, 본 발명의 제2 실시의 형태에 따른 제어 장치(1)에 관해서 설명한다. 도 5는, 제2 실시의 형태에 따른 제어 장치의 구성을 나타내는 블럭도이다.
제1 실시의 형태에 따른 제어 장치(1)에서는, 도 3에 나타낸 바와 같이, 전원 차단 직후, 콘덴서(15)에 백업되어 있는 메모리 전원(Pm)을 불휘발성 메모리(ROM)에 공급하면, 시각 T2부터 시각 T3까지의 동작 보증 기간에, 불휘발성 메모리(ROM)의 동작을 보증할 수 있다. 이에 따라, 전원 차단시에, 필요해지는 데이터를 불휘발성 메모리(ROM)에 백업하는 것이 가능해진다.
불휘발성 메모리(ROM)가 SD 카드 등의 삽입 인출 가능한 미디어라면, 전원 차단 후, 불휘발성 메모리(ROM)를 제어 장치(1)로부터 추출하는 경우가 생각된다. 미디어나 미디어 접속용의 인터페이스에 따라서는, 소위 핫플러그 대응의 것도 있지만, 불휘발성 메모리(ROM)의 회로 보호의 관점에서 하면, 불휘발성 메모리(ROM)에 공급되어 있는 메모리 전원의 전압이 저하되기까지, 불휘발성 메모리(ROM)의 추출을 대기하는 것이 바람직하다.
전술한, 전원 차단 직후에서의 동작 보증 기간에 데이터를 불휘발성 메모리(ROM)에 기록한 경우, 콘덴서(15)에 백업되어 있는 Pm이 소비된다. 이 때문에, 전원 차단 후부터 수초 이내의 비교적 짧은 시간으로 Vc가 저하되어, 공급 정지 전압(Vcoff)까지 저하된 시점에서, 공급 제어부(17)에 의해, Pm의 공급이 정지된다. 따라서, 기록 종료 후, 비교적 짧은 시간으로 불휘발성 메모리(ROM)를 제어 장치(1)로부터 안전하게 추출할 수 있다.
한편, 동작 보증 기간에 데이터를 불휘발성 메모리(ROM)에 기록하지 않는 경우, 콘덴서(15)에 백업되어 있는 Pm은 소비되지 않는다. 이 때문에, 전원 차단 후부터, 예컨대 1분 전후에 걸친 비교적 긴 시간을 들여 Vc가 공급 정지 전압(Vcoff)까지 저하되게 된다. 따라서, 전원 차단 후, 데이터를 불휘발성 메모리(ROM)에 기록하지 않는 경우에는, 불휘발성 메모리(ROM)에 대한 Pm의 공급을 강제적으로 차단하여, 불휘발성 메모리(ROM)의 추출까지의 대기 시간을 단축하는 것이 바람직하다.
본 실시의 형태는, 전원 차단 후, 불휘발성 메모리(ROM)에 대한 데이터의 기록 필요와 불필요에 따라서, 불휘발성 메모리(ROM)에 대한 Pm의 공급을 제어하도록 한 것이다.
도 5에 나타낸 바와 같이, 본 실시의 형태에 따른 제어 장치(1)의 메모리 전원 공급 회로(10)에 있어서, 새로운 회로 구성으로서, 전원 차단 예고부(20), 전원 전압 검출부(21), 전원 상태 판정부(22), 및 강제 차단 유지부(23)를 구비하고 있다. 또한, 연산 제어 회로(CNT) 및 공급 제어부(17)에 새로운 기능이 추가되어 있다.
전원 차단 예고부(20)는, 주전원(Pin)의 주전원 전압(Vin)을 감시하고, Vin이 미리 설정한 주전원 저하 전압(Vinoff)(제4 전압)을 하회한 경우, Vin 나아가서 동작 전원 전압(Vw)의 저하에 앞서서 Pin의 차단을 예고하는 주전원 저하 출력(Sin)(Sin=로우(Low) 레벨)을, 연산 제어 회로(CNT) 및 전원 상태 판정부(22)로 출력하는 기능과, Vin이 미리 설정한 주전원 안정 전압(Vinon)(제6 전압) 이상으로 상승한 경우, 연산 제어 회로(CNT) 및 전원 상태 판정부(22)에 대한 주전원 저하 출력(Sin)의 출력을 정지하는(Sin=하이(High) 레벨) 기능을 갖고 있다. Vinoff와 Vinon의 전압값에 관해서는, 동일한 값 Vinoff=Vinon으로 설정해도 좋지만, 회로의 안정 동작을 고려하여, 히스테리시스 특성 Vinoff<Vinon을 갖게 해도 좋다.
전원 전압 검출부(21)는, 동작 전원(Pw)의 동작 전원 전압(Vw)을 감시하고, Vw가 미리 설정한 동작 전원 저하 전압(Vwoff)(제5 전압)을 하회한 경우, 전원 상태 판정부(22)에 대하여 Vw의 저하를 나타내는 동작 전원 저하 출력(Sw)(Sw=로우 레벨)을 출력하는 기능과, Vw가 미리 설정한 동작 전원 안정 전압(Vwon)에 달하고 있는 경우, 전원 상태 판정부(22)에 대한 동작 전원 저하 출력(Sw)의 출력을 정지하는(Sw=하이 레벨) 기능을 갖고 있다. Vwoff와 Vwon의 전압값에 관해서는, 동일한 값 Vwoff=Vwon으로 설정해도 좋지만, 회로의 안정 동작을 고려하여, 히스테리시스 특성 Vwoff<Vwon을 갖게 해도 좋다.
전원 상태 판정부(22)는, 전원 차단 예고부(20)로부터의 주전원 저하 출력(Sin)과, 전원 전압 검출부(21)로부터의 동작 전원 저하 출력(Sw)에 기초하여, 메모리 전원 공급 회로(10)에 있어서의 전원 공급 상태가, 전원 공급 상태(온(ON)), 전원 저하 상태(다운(DOWN)), 전원 정지 상태(오프(OFF))의 어느 것인지를 판정하는 기능과, 얻어진 판정결과에 기초하여 전원 상태 판정 출력(Spw)을 강제 차단 유지부(23)로 출력하는 기능을 갖고 있다. 구체적으로는, Sin=하이 레벨이고 Sw=하이 레벨인 경우에는 Spw=온이라고 판정하고, Sin=로우 레벨이고 Sw=하이 레벨인 경우에는 Spw=다운이라고 판정하며, Sw=로우 레벨인 경우에는 Spw=오프 라고 판정한다.
연산 제어 회로(CNT)는, 전원 차단 예고부(20)로부터의 주전원 저하 출력(Sin)에 의해 주전원(Pin)의 차단이 예고된 경우, 불휘발성 메모리(ROM)에 대하여 기록해야 할 대상 데이터가 버퍼(도시하지 않음)에 축적되어 있는지 확인하는 기능과, 얻어진 확인 결과에 기초하여, 불휘발성 메모리(ROM)에 공급하는 메모리 전원(Pm)에 관한 강제 차단의 필요와 불필요를 나타내는 강제 차단 제어 출력(Scut)(강제 차단 필요: Scut=하이 레벨, 강제 차단 불필요: Scut=로우 레벨)을 강제 차단 유지부(23)로 출력하는 기능을 갖고 있다.
또, 불휘발성 메모리(ROM)에 대한 대상 데이터의 기록에 관해서는, 다른 제어 회로(CPU)로 실행해도 좋지만, 연산 제어 회로(CNT)로 실행해도 좋다. 이 경우, 연산 제어 회로(CNT)는, 불휘발성 메모리(ROM)에 대한 대상 데이터의 기록 동작에 관련하여, 기록 요구 없음, 기록 요구 있음, 기록 중, 기록 완료 등의 동작 상태를 관리하고, 이러한 동작 상태에 기초하여, 대상 데이터의 유무나 기록의 정상 종료를 확인하면 좋다. 대상 데이터를 정상적으로 기록할 수 있는 보증은 없기 때문에, 이들 동작 상태를 이용하여 기록이 정상 종료했는지 확인하고, 정상 종료하지 않은 경우는, 정상 종료하도록 기록을 재시도한다. 예컨대, 기록 중을 나타내는 상태가 일정 시간을 넘은 경우에는 이상으로 판단하여 재시도하고, 기록이 완료했다면 정상 종료/이상 종료를 확인하여, 이상 종료이면 재시도한다.
강제 차단 유지부(23)는, 전원 상태 판정부(22)로부터의 전원 상태 판정 출력(Spw)이 전원 저하 상태(Spw=다운)를 나타내는 경우, 연산 제어 회로(CNT)로부터의 강제 차단 제어 출력(Scut)을 유지하고, 유지한 강제 차단 제어 출력(Scut)의 지시 내용을 나타내는 강제 차단 유지 출력(Sq)(Sq=Scut)을 공급 제어부(17)로 출력하는 기능과, Spw가 전원 공급 상태(Spw=온)를 나타내는 경우, Scut에 관계없이 강제 차단 불필요(Sq=로우 레벨)를 출력하는 기능을 갖고 있다.
공급 제어부(17)는, 강제 차단 유지부(23)로부터 출력되는 강제 차단 유지 출력(Sq)이, 강제 차단 필요를 나타내는 경우, 불휘발성 메모리(ROM 에 대한 메모리 전원(Pm)(Pc→Prom)을 강제적으로 차단하는 기능을 갖고 있다.
[전원 상태 판정시의 회로 동작]
다음으로, 도 6을 참조하여, 본 실시의 형태에 따른 제어 장치(1)에 있어서의, 전원 상태 판정시의 회로 동작에 관해서 설명한다. 도 6은, 전원 상태 판정시에서의 회로 전압의 변화를 나타내는 타이밍 차트이다.
우선, 주전원 차단시에는, 시각 T1 이전에 있어서, 주전원(Pin)의 주전원 전압(Vin)은, 주전원 저하 전압(Vinoff) 이상이며, 전원 차단 예고부(20)로부터 Pin의 차단을 예고하는 주전원 저하 출력(Sin)은 출력되고 있지 않다(Sin=하이 레벨). 이에 따라, 전원 상태 판정부(22)는, Vin이 안정되게 공급되어 있는 것으로부터, 전원 공급 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=온)을 출력한다.
한편, Pin이 차단되어, 시각 T1에 Vin이 Vinoff를 하회한 경우, 전원 차단 예고부(20)로부터 Pin의 차단을 예고하는 Sin이 출력된다(Sin=로우 레벨). 이 시점에 있어서, 동작 전원 전압(Vw)은 Vwoff 이상을 나타내고 있고, 전원 전압 검출부(21)로부터 Vw의 저하를 나타내는 동작 전원 저하 출력(Sw)은 출력되고 있지 않다(Sw=하이 레벨). 이에 따라, 전원 상태 판정부(22)는, Vw는 안정 공급되어 있지만 Pin의 차단 예고가 통지되었기 때문에, 전원 저하 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=다운)을 출력한다.
이 후, Vw가 서서히 저하되어, 시각 T2에 Vw가 Vwoff를 하회한 경우, 전원 전압 검출부(21)로부터 Vw의 저하를 나타내는 동작 전원 저하 출력(Sw)(Sw=로우 레벨)이 출력된다. 이에 따라, 전원 상태 판정부(22)는, Pin의 차단 예고가 통지되어 있음과 함께, Vw의 저하가 통지되어 있기 때문에, 전원 정지 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=오프)을 출력한다.
또한, 주전원 공급 개시 시에는, 시각 T3 이전에 있어서, 주전원(Pin)의 주전원 전압(Vin)은 주전원 안정 전압(Vinon)을 하회하고 있고, 전원 차단 예고부(20)로부터 Pin의 차단을 예고하는 주전원 저하 출력(Sin)(Sin=로우 레벨)이 출력되고 있다. 동일하게, 시각 T3 이전에 있어서, 동작 전원 전압(Vw)은 동작 전원 안정 전압(Vwon)을 하회하고 있고, 전원 전압 검출부(21)로부터 Vw의 저하를 나타내는 동작 전원 저하 출력(Sw)(Sw=로우 레벨)이 출력되고 있다. 이에 따라, 전원 상태 판정부(22)로부터, 전원 정지 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=오프)이 출력되고 있다.
이 후, 시각 T3에, Vin이 Vinon 에 달한 시점에서, 전원 차단 예고부(20)는 Sin의 출력을 정지한다(Sin=하이 레벨). 이 경우, 전원 상태 판정부(22)는, Spw(Spw=오프)을 출력을 계속한다.
계속해서, 시각 T4에, Vw가 Vwon 에 달한 시점에서, 전원 전압 검출부(21)는, Sw의 출력을 정지한다(Sw=하이 레벨). 이에 따라, 전원 상태 판정부(22)는, Spw(Spw=온)을 출력한다.
[메모리 전원 강제 차단 동작]
다음으로, 도 7을 참조하여, 본 실시의 형태에 따른 제어 장치(1)에 있어서의, 전원 상태 판정 시의 회로 동작에 관해서 설명한다. 도 7은, 제2 실시의 형태에 따른 전원 상태 판정 시에서의 회로 전압의 변화를 나타내는 그래프이다.
우선, 시각 Ta 이전에 있어서, 주전원(Pin)의 주전원 전압(Vin)은, 주전원 저하 전압(Vinoff) 이상이며, 전원 차단 예고부(20)로부터 주전원 저하 출력(Sin)은 출력되고 있지 않다(Sin=하이 레벨). 동일하게, 시각 T1 이전에 있어서, 동작 전원(Pw)의 동작 전원 전압(Vw)은, 동작 전원 저하 전압(Vwoff) 이상이며, 전원 전압 검출부(21)로부터 동작 전원 저하 출력(Sw)은 출력되고 있지 않다(Sw=하이 레벨). 이에 따라, 전원 상태 판정부(22)로부터, 전원 공급 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=온)이 출력되고 있다.
시각 Ta에 있어서 Pin이 차단되어 Vin의 저하가 시작되고, 그 후의 시각 Tb에 Vin이 Vinoff를 하회한 경우, 전원 차단 예고부(20)로부터 Pin의 차단을 예고하는 Sin(Sin=로우 레벨)이 출력된다. 이 시점에 있어서, Vw는 동작 전원 안정 전압(Vwon) 이상을 나타내고 있고, Sw는 출력되고 있지 않다(Sw=하이 레벨). 이에 따라, 전원 상태 판정부(22)로부터, 전원 저하 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=다운)이 출력된다.
시각 Tb 이후, Vin의 저하에 따라서 Vw가 서서히 저하되고, 그 후의 시각 Tc에 있어서, Vw가 콘덴서(15)의 충전 전압(Vc)보다 저하된 것이 전압 비교부(13)에서 검출된 경우, 전술의 도 3에서 설명한 바와 같이, 역류 방지부(14)에 의해 콘덴서(15)로부터 메모리 전원 생성부(12)로의 역류 전류가 방지된다. 이에 따라, Vc가 Vw로부터 분리되어, 시각 Tc 이후, Vw의 저하와 비교하여 Vc의 저하가 완만해진다
한편, 연산 제어 회로(CNT)는, 시각 Tb에 전원 차단 예고부(20)로부터 출력된 주전원 저하 출력(Sin)(Sin=로우 레벨)에 따라서, 메모리 전원(Pm)에 관한 강제 차단의 필요와 불필요 판정을 개시한다. 여기서, 불휘발성 메모리(ROM)에 대하여 기록해야 할 데이터가 버퍼에 축적되어 있지 않고, 예컨대 시각 Tc보다 후의 시각 Td에 있어서, 메모리 전원(Pm)(Pc→Prom)의 강제 차단이 필요하다고 판정된 경우, 연산 제어 회로(CNT)로부터 강제 차단 필요를 나타내는 강제 차단 제어 출력(Scut)(Scut=하이 레벨)이 출력된다.
시각 Td에 있어서, 강제 차단 유지부(23)는, 전원 상태 판정부(22)로부터의 전원 상태 판정 출력(Spw)이 전원 저하 상태(Spw=다운)를 나타내고 있기 때문에, 연산 제어 회로(CNT)로부터의 강제 차단 제어 출력(Scut)을 유지하고, 강제 차단 필요를 나타내는 강제 차단 유지 출력(Sq)을 공급 제어부(17)로 출력한다.
공급 제어부(17)는, 강제 차단 유지부(23)로부터 출력된 강제 차단 필요를 나타내는 강제 차단 유지 출력(Sq)에 따라서, 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)(Pc→Prom)을 강제 차단한다.
이에 따라, 시각 Td에 있어서, 불휘발성 메모리(ROM)의 ROM 전원 전압(Vrom)이 Vc로부터 분리하게 된다. 이 때문에, 불휘발성 메모리(ROM)로의 기록 동작이 행해지지 않고, 불휘발성 메모리(ROM)에서의 소비 전력이 매우 작은 경우라도, Vrom이 Vc의 저하에 비교하여 급격하게 저하되게 된다.
이 후, 시각 Te에 Vw가 동작 전원 저하 전압(Vwoff) 하회한 경우, 전원 상태 판정부(22)로부터, 전원 정지 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=오프)이 출력된다.
[제2 실시의 형태의 효과]
이와 같이, 본 실시의 형태는, 연산 제어 회로(CNT)가, 전원 차단 예고부(20)로부터 주전원(Pin)의 차단이 예고된 경우, 불휘발성 메모리(ROM)로 기록해야 할 데이터의 유무에 기초하여, 메모리 전원(Prom)에 관한 강제 차단의 필요와 불필요를 나타내는 강제 차단 제어 출력(Scut)을 출력하고, 전원 상태 판정부(22)에 의해, 동작 전원(Pw)의 전원 공급 상태가 전원 저하 상태(Spw=다운)에 있다고 판정되어 있는 경우, 강제 차단 유지부(23)가, 새로운 Scut를 받아들여 공급 제어부(17)로 유지 출력하도록 한 것이다.
이에 따라, Pin이 차단되어 Pw가 저하되고 있는 상태에서, 연산 제어 회로(CNT)로부터 Prom에 관한 강제 차단이 지시된 경우에는, 불휘발성 메모리(ROM)의 ROM 전원 전압(Vrom)이 콘덴서(15)의 충전 전압(Vc)으로부터 분리된다. 이 때문에, Pin 차단시에, 불휘발성 메모리(ROM)로의 기록 동작이 행해지지 않고, 불휘발성 메모리(ROM)에서의 소비 전력이 매우 작은 경우라도, Vrom이 Vc의 저하에 비교하여 급격하게 저하되게 된다. 따라서, 불휘발성 메모리(ROM)로의 기록 동작이 행해지지 않는 경우라도, 조기에 불휘발성 메모리(ROM)를 추출하는 것이 가능해진다.
[제3 실시의 형태]
다음으로, 본 발명의 제3 실시의 형태에 따른 제어 장치(1)에 관해서 설명한다.
제2 실시의 형태에 있어서, 불휘발성 메모리(ROM)의 메모리 전원(Prom)을 강제 차단한 직후에, 주전원(Pin)이 복권된 경우, 콘덴서(15)의 충전 전압(Vc)에 의해 불휘발성 메모리(ROM)를 동작시킬 수 있음에도 불구하고, 메모리 전원(Prom)이 차단된 채로 되어, 불휘발성 메모리(ROM)가 동작하지 않는 상태가 되는 경우가 생각된다.
본 실시의 형태에서는, 이러한 상태에 대응하기 때문에, 주전원(Pin)이 복구된 경우에는, 메모리 전원(Prom)의 강제 차단을 해제하도록 한 것이다.
본 실시의 형태에 따른 제어 장치(1)의 메모리 전원 공급 회로(10)는, 전술한 도 5와 동일한 구성을 갖고 있다.
이에 더하여, 강제 차단 유지부(23)는, 전원 상태 판정부(22)로부터의 전원 상태 판정 출력(Spw)이 전원 저하 상태(Spw=다운)로부터 전원 공급 상태(Spw=온)로 변화된 경우, 연산 제어 회로(CNT)로부터의 강제 차단 제어 출력(Scut)에 관계없이 강제 차단 불필요(Sq=로우 레벨)를 출력하는 기능을 갖고 있다.
[메모리 전원 강제 차단 동작]
다음으로, 도 8을 참조하여, 본 실시의 형태에 따른 제어 장치(1)에 있어서의, 전원 상태 판정시의 회로 동작에 관해서 설명한다. 도 8은, 제3 실시의 형태에 따른 전원 상태 판정 시에서의 회로 전압의 변화를 나타내는 그래프이다.
우선, 시각 Ta 이전에 있어서, 주전원(Pin)의 주전원 전압(Vin)은, 주전원 저하 전압(Vinoff) 이상이며, 전원 차단 예고부(20)로부터 주전원 저하 출력(Sin)은 출력되고 있지 않다(Sin=하이 레벨). 동일하게, 시각 T1 이전에 있어서, 동작 전원(Pw)의 동작 전원 전압(Vw)는, 동작 전원 저하 전압(Vwoff) 이상이며, 전원 전압 검출부(21)로부터 동작 전원 저하 출력(Sw)은 출력되고 있지 않다(Sw=하이 레벨). 이에 따라, 전원 상태 판정부(22)로부터, 전원 공급 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=온)이 출력되고 있다.
시각 Ta에 있어서 Pin이 차단되어 Vin의 저하가 시작되고, 그 후의 시각 Tb에 Vin이 Vinoff를 하회한 경우, 전원 차단 예고부(20)로부터 Pin의 차단을 예고하는 Sin(Sin=로우 레벨)이 출력된다. 이 시점에 있어서, Vw는 동작 전원 안정 전압(Vwon) 이상을 나타내고 있고, Sw는 출력되고 있지 않다(Sw=하이 레벨). 이에 따라, 전원 상태 판정부(22)로부터, 전원 저하 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=다운)이 출력된다.
시각 Tb 이후, Vin의 저하에 따라서 Vw가 서서히 저하되고, 그 후의 시각 Tc에 있어서, Vw가 콘덴서(15)의 충전 전압(Vc)보다 저하된 것이 전압 비교부(13)에서 검출된 경우, 전술의 도 3에서 설명한 바와 같이, 역류 방지부(14)에 의해 콘덴서(15)로부터 메모리 전원 생성부(12)로의 역류 전류가 방지된다. 이에 따라, Vc가 Vw에서 분리되어, 시각 Tc 이후, Vw의 저하와 비교하여 Vc의 저하가 완만해진다.
한편, 연산 제어 회로(CNT)는, 시각 Tb에 전원 차단 예고부(20)로부터 출력된 주전원 저하 출력(Sin)(Sin=로우 레벨)에 따라서, 메모리 전원(Pm)에 관한 강제 차단의 필요와 불필요 판정을 개시한다. 여기서, 불휘발성 메모리(ROM)에 대하여 기록해야 할 데이터가 버퍼에 축적되어 있지 않고, 예컨대 시각 Tc보다 후의 시각 Td에 있어서, 메모리 전원(Pm)(Pc→Prom)의 강제 차단이 필요하다고 판정된 경우, 연산 제어 회로(CNT)로부터 강제 차단 필요를 나타내는 강제 차단 제어 출력(Scut)(Scut=하이 레벨)이 출력된다.
시각 Td에 있어서, 강제 차단 유지부(23)는, 전원 상태 판정부(22)로부터의 전원 상태 판정 출력(Spw)이 전원 저하 상태(Spw=다운)를 나타내고 있기 때문에, 연산 제어 회로(CNT)로부터의 강제 차단 제어 출력(Scut)을 유지하고, 강제 차단 필요를 나타내는 강제 차단 유지 출력(Sq)을 공급 제어부(17)로 출력한다.
공급 제어부(17)는, 강제 차단 유지부(23)로부터 출력된 강제 차단 필요를 나타내는 강제 차단 유지 출력(Sq)에 따라서, 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)(Pc→Prom)을 강제 차단한다.
이에 따라, 시각 Td에 있어서, 불휘발성 메모리(ROM)의 ROM 전원 전압(Vrom)이 Vc로부터 분리하게 된다. 이 때문에, 불휘발성 메모리(ROM)로의 기록 동작이 행해지지 않고, 불휘발성 메모리(ROM)에서의 소비 전력이 매우 작은 경우라도, Vrom이 Vc의 저하에 비교하여 급격하게 저하되게 된다.
이 후, 시각 Te에 Pin이 복구되어 Vin의 상승이 시작되고, 그 후의 시각 Tf에 Vin이 Vinon에 달한 경우, 전원 차단 예고부(20)로부터 Pin의 차단을 예고하는 Sin의 출력이 정지된다(Sin=하이 레벨). 이 시점에 있어서, Vw는 동작 전원 안정 전압(Vwon) 이상을 나타내고 있고, Sw는 출력되고 있지 않다(Sw=하이 레벨). 이에 따라, 시각 Tf에 있어서, 전원 상태 판정부(22)로부터, 전원 공급 상태를 나타내는 전원 상태 판정 출력(Spw)(Spw=온)이 출력된다.
시각 Tf에 있어서, 강제 차단 유지부(23)는, 전원 상태 판정부(22)로부터의 전원 상태 판정 출력(Spw)이 전원 공급 상태(Spw=온)로 변화했기 때문에, 연산 제어 회로(CNT)로부터의 강제 차단 제어 출력(Scut)에 관계없이 강제 차단 불필요(Sq=로우 레벨)를 출력한다.
공급 제어부(17)는 강제 차단 유지부(23)로부터 출력된 강제 차단 불필요를 나타내는 강제 차단 유지 출력(Sq)에 따라서, 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)(Pc→Prom)의 강제 차단을 해제하여, 콘덴서(15)의 충전 전압(Vc)을 ROM 전원 전압(Vrom)에 접속한다. 이에 따라, Vrom은 Vc까지 상승하고, 불휘발성 메모리(ROM)의 동작이 가능해진다.
[제3 실시의 형태의 효과]
이와 같이, 본 실시의 형태는, 강제 차단 유지부(23)가, 전원 상태 판정부(22)로부터의 전원 상태 판정 출력(Spw)이 전원 저하 상태(Spw=다운)로부터 전원 공급 상태(Spw=온)로 변화된 경우, 연산 제어 회로(CNT)로부터의 강제 차단 제어 출력(Scut)에 관계없이 강제 차단 불필요(Sq=로우 레벨)를 출력하도록 한 것이다.
이에 따라, 불휘발성 메모리(ROM)의 메모리 전원(Prom)을 강제 차단한 직후에, 주전원(Pin)이 복구된 경우에는, 메모리 전원(Pm)의 강제 차단이 해제되어, 콘덴서(15)의 충전 전압(Vc)에 의해 불휘발성 메모리(ROM)를 동작시키는 것이 가능해진다.
[실시의 형태의 확장]
이상, 실시형태를 참조하여 본 발명을 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 본 발명의 구성이나 상세에는, 본 발명의 스코프 내에서 당업자가 이해할 수 있는 여러 가지 변경을 할 수 있다.
전술한 제2 실시의 형태에서는, 전원 차단시에 불휘발성 메모리(ROM)로 기록해야 할 대상 데이터가 없는 경우를 예로서 설명했지만, 충전 전압(Vc)의 저하는, 대상 데이터의 데이터량에 의존하기 때문에, 대상 데이터의 데이터량이 적은 경우는 대상 데이터가 없는 경우와 동일하게, Vc의 저하에 시간이 걸리게 된다. 이러한 경우에는, 불휘발성 메모리(ROM)의 소비 전류를 모니터하고, 소비 전류가 일정 시간에 걸쳐 저하된 경우에는, 대상 데이터의 기록 동작이 종료한 것으로 판단하여, 메모리 전원(Pm)(Pc→Prom)을 차단해도 좋다.
구체적으로는, 공급 제어부(17)로부터 불휘발성 메모리(ROM)로 흐르는 메모리 전류를 검출하는 메모리 전류 검출부를 설치하고, 전원 상태 판정부(22)의 전원 상태 판정 출력(Spw)이, 전압 저하 상태(Spw=다운) 또는 전원 정지 상태(Spw=오프)이고, 그리고, 메모리 전류 검출부에 의해, 메모리 전류가 미리 설정되어 있는 기록 동작 전류치를 하회한 것을 일정 시간에 걸쳐 검출된 경우, 공급 제어부(17)에 의해, 불휘발성 메모리(ROM)에 대한 메모리 전원(Pm)(Pc→Prom)을 강제적으로 차단하면 좋다.
이에 따라, 대상 데이터가 적은 경우라도, 기록 동작 종료로부터 일정 시간 경과 후에 메모리 전원(Pm)(Pc→Prom)을 강제적으로 차단할 수 있다. 또한, 연산 제어 회로(CNT)에서의 대상 데이터의 기록 필요와 불필요를 판정할 필요도 없어진다.
불휘발성 메모리의 종류에 따라서는, 외부로부터의 기록 지령을 수취하지 않더라도, 내부 처리로서 기록 동작이 발생하는 경우가 있다. 상기와 같이 메모리 전류를 모니터하면, 내부 처리에 의해 기록 동작이 발생한 경우, 메모리 전원(Pm)(Pc→Prom)을 공급하고, 내부·외부 처리에 의한 기록 동작이 없는 경우, 메모리 전원(Pm)(Pc→Prom)을 차단할 수 있다.
1 : 제어 장치, 10 : 메모리 전원 공급 회로, 11 : 전원 감시부, 12 : 메모리 전원 생성부, 13 : 전압 비교부, 14 : 역류 방지부, 15 : 콘덴서, 16 : 전압 감시부, 17 : 공급 제어부, 20 : 전원 차단 예고부, 21 : 전원 전압 검출부, 22 : 전원 상태 판정부, 23 : 강제 차단 유지부, CNT : 연산 제어 회로, ROM : 불휘발성 메모리, SP : 전원 회로, Pin : 주전원, Pw : 동작 전원, Pm, Pc, Prom : 메모리 전원, Vin : 주전원 전압, Vw : 동작 전원 전압, Vm : 출력 전압, Vc : 충전 전압, Vrom : ROM 전원 전압, Vmon : 출력 개시 전압, Vcon : 공급 개시 전압, Vcoff : 공급 정지 전압, Sin : 주전원 저하 출력, Sw : 동작 전원 저하 출력, Spw : 전원 상태 판정 출력, Scut : 강제 차단 제어 출력, Sq : 강제 차단 유지 출력, Vinoff : 주전원 저하 전압, Vinon : 주전원 안정 전압, Vwoff : 동작 전원 저하 전압, Vwon : 동작 전원 안정 전압.

Claims (8)

  1. 메모리 전원 공급 회로에 있어서,
    전원 회로로부터 공급된 동작 전원에 기초하여, 불휘발성 메모리의 동작에 이용하는 메모리 전원을 생성하는 메모리 전원 생성부와,
    상기 메모리 전원 생성부에서 생성된 상기 메모리 전원을 백업하는 콘덴서와,
    상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급/정지를 제어하는 공급 제어부와,
    상기 메모리 전원 생성부와 상기 콘덴서 사이에 접속되어, 상기 동작 전원의 전압이 상기 콘덴서의 충전 전압을 상회한 경우에는, 상기 메모리 전원 생성부의 출력 전압을 상기 콘덴서에 공급하고, 상기 동작 전원의 전압이 상기 충전 전압을 하회한 경우에는, 상기 콘덴서로부터 상기 메모리 전원 생성부로 흐르는 역류 전류를 방지하는 역류 방지부
    를 포함하고,
    상기 메모리 전원 생성부는, 상기 동작 전원의 공급 개시 시에 미리 정해진 비율로 상기 출력 전압을 상승시킴으로써, 상기 콘덴서에 대하여 상기 메모리 전원을 서서히 공급하고,
    상기 공급 제어부는, 상기 충전 전압이 제1 전압 이상인 경우에, 상기 불휘발성 메모리에 대하여 상기 메모리 전원을 공급하고, 상기 충전 전압이 제2 전압 이하인 경우에, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급을 정지하는 것을 특징으로 하는 메모리 전원 공급 회로.
  2. 제1항에 있어서,
    상기 역류 방지부 대신에, 상기 전원 회로와 상기 메모리 전원 생성부 사이에 접속되어, 상기 동작 전원의 전압이 상기 충전 전압을 상회한 경우에는, 상기 동작 전원을 상기 메모리 전원 생성부에 공급하고, 상기 동작 전원의 전압이 상기 충전 전압을 하회한 경우에는, 상기 콘덴서로부터 상기 메모리 전원 생성부를 개재하여 상기 전원 회로로 흐르는 역류 전류를 방지하는 역류 방지부를 포함하는 것을 특징으로 하는 메모리 전원 공급 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 메모리 전원 생성부는, 상기 전원 회로의 전압이 제3 전압 이상이 된 경우에, 상기 출력 전압의 출력을 개시하는 것을 특징으로 하는 메모리 전원 공급 회로.
  4. 제어에 이용하는 각종 데이터를 불휘발성 메모리에서 보존하는 제어 장치에 있어서,
    상기 불휘발성 메모리에 대하여 메모리 전원을 공급하는 회로로서, 제1항 또는 제2항에 기재된 메모리 전원 공급 회로를 포함하는 것을 특징으로 하는 제어 장치.
  5. 제4항에 있어서,
    상기 동작 전원의 생성에 이용되는 주전원의 주전원 전압이 제4 전압을 하회한 경우, 상기 주전원의 차단을 예고하는 주전원 저하 출력을 출력하는 전원 차단 예고부와,
    상기 동작 전원의 전압이 제5 전압의 저하를 하회한 경우, 상기 동작 전원의 전압 저하를 나타내는 동작 전원 저하 출력을 출력하는 전원 전압 검출부와,
    상기 주전원 저하 출력이 상기 주전원의 차단을 예고하고, 상기 동작 전원 저하 출력이 상기 동작 전원의 전압 저하를 나타내고 있지 않은 경우, 상기 동작 전원의 전원 공급 상태가 전원 저하 상태에 있다고 판정하는 전원 상태 판정부와,
    상기 주전원 저하 출력에 의해 상기 주전원의 차단이 예고된 경우, 상기 불휘발성 메모리에 기록해야 할 데이터의 유무를 확인하고, 얻어진 확인 결과에 기초하여, 상기 메모리 전원에 관한 강제 차단의 필요와 불필요를 나타내는 강제 차단 제어 출력을 출력하는 연산 제어 회로와,
    상기 전원 상태 판정부에 의해 상기 동작 전원이 상기 전원 저하 상태에 있다고 판정되어 있는 기간에 있어서, 상기 연산 제어 회로로부터 출력된 새로운 강제 차단 제어 출력을 받아들여, 상기 공급 제어부로 유지 출력하는 강제 차단 유지부
    를 더 포함하고,
    상기 공급 제어부는, 상기 강제 차단 유지부로부터의 유지 출력이 강제 차단 필요를 나타내는 경우, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급을 강제적으로 차단하는 것을 특징으로 하는 제어 장치.
  6. 제5항에 있어서,
    상기 전원 차단 예고부는, 상기 주전원의 복구에 따라서 상기 주전원 전압이 제6 전압 이상으로 상승한 경우, 상기 주전원 저하 출력의 출력을 정지하고,
    상기 전원 상태 판정부는, 상기 주전원 저하 출력의 출력이 정지하고 있고, 상기 동작 전원 저하 출력이 상기 동작 전원의 전압 저하를 나타내고 있지 않은 경우, 상기 동작 전원의 전원 공급 상태가 전원 공급 상태에 있다고 판정하고,
    상기 강제 차단 유지부는, 상기 전원 상태 판정부에서의 판정 결과가 상기 전원 저하 상태로부터 상기 전원 공급 상태로 변화한 경우, 강제 차단 불필요를 상기 공급 제어부로 유지 출력하며,
    상기 공급 제어부는, 상기 강제 차단 유지부로부터의 유지 출력이 강제 차단 불필요를 나타내는 경우, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 강제 차단을 해제하는 것을 특징으로 하는 제어 장치.
  7. 메모리 전원 공급 방법에 있어서,
    메모리 전원 생성부가, 전원 회로로부터 공급된 동작 전원에 기초하여, 불휘발성 메모리의 동작에 이용하는 메모리 전원을 생성하는 메모리 전원 생성 단계와,
    콘덴서가, 상기 메모리 전원 생성부에서 생성된 상기 메모리 전원을 백업하는 단계와,
    공급 제어부가, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급/정지를 제어하는 공급 제어 단계와,
    상기 메모리 전원 생성부와 상기 콘덴서 사이에 접속된 역류 방지부가, 상기 동작 전원의 전압이 상기 콘덴서의 충전 전압을 상회한 경우에는, 상기 메모리 전원 생성부의 출력 전압을 상기 콘덴서에 공급하고, 상기 동작 전원의 전압이 상기 충전 전압을 하회한 경우에는, 상기 콘덴서로부터 상기 메모리 전원 생성부로 흐르는 역류 전류를 방지하는 역류 방지 단계
    를 포함하고,
    상기 메모리 전원 생성 단계는, 상기 동작 전원의 공급 개시 시에 미리 정해진 비율로 상기 출력 전압을 상승시킴으로써, 상기 콘덴서에 대하여 상기 메모리 전원을 서서히 공급하고,
    상기 공급 제어 단계는, 상기 충전 전압이 제1 전압 이상인 경우에, 상기 불휘발성 메모리에 대하여 상기 메모리 전원을 공급하고, 상기 충전 전압이 제2 전압이하인 경우에, 상기 불휘발성 메모리에 대한 상기 메모리 전원의 공급을 정지하는 것을 특징으로 하는 메모리 전원 공급 방법.
  8. 제7항에 있어서,
    상기 역류 방지 단계 대신에, 상기 전원 회로와 상기 메모리 전원 생성부 사이에 접속된 상기 역류 방지부가, 상기 동작 전원의 전압이 상기 충전 전압을 상회한 경우에는, 상기 동작 전원을 상기 메모리 전원 생성부에 공급하고, 상기 동작 전원의 전압이 상기 충전 전압을 하회한 경우에는, 상기 콘덴서로부터 상기 메모리 전원 생성부를 개재하여 상기 전원 회로로 흐르는 역류 전류를 방지하는 역류 방지 단계를 포함하는 것을 특징으로 하는 메모리 전원 공급 방법.
KR1020180020647A 2017-02-24 2018-02-21 메모리 전원 공급 회로, 제어 장치, 및 메모리 전원 공급 방법 Active KR102154722B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2017-033393 2017-02-24
JP2017033393 2017-02-24
JP2018003593A JP7007922B2 (ja) 2017-02-24 2018-01-12 制御装置、および制御方法
JPJP-P-2018-003593 2018-01-12

Publications (2)

Publication Number Publication Date
KR20180098148A true KR20180098148A (ko) 2018-09-03
KR102154722B1 KR102154722B1 (ko) 2020-09-10

Family

ID=63528082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180020647A Active KR102154722B1 (ko) 2017-02-24 2018-02-21 메모리 전원 공급 회로, 제어 장치, 및 메모리 전원 공급 방법

Country Status (3)

Country Link
JP (1) JP7007922B2 (ko)
KR (1) KR102154722B1 (ko)
CN (1) CN108511009B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220103853A (ko) * 2021-01-15 2022-07-25 삼성전자주식회사 불휘발성 메모리 장치의 데이터 보존성 개선을 위한 장치 및 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044037A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 メモリシステム及び電源回路
JP7332493B2 (ja) * 2020-01-30 2023-08-23 キオクシア株式会社 メモリシステムおよび半導体記憶装置
JP2022051181A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 メモリシステム及び電源回路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005871A (ja) 2001-06-26 2003-01-08 Omron Corp データ処理装置のデータバックアップ方法および装置
JP2005140661A (ja) * 2003-11-07 2005-06-02 Omron Corp 計測機器
JP3805973B2 (ja) * 2000-11-21 2006-08-09 株式会社東芝 半導体記憶装置
KR20120067955A (ko) * 2010-12-16 2012-06-26 캐논 가부시끼가이샤 셧다운 처리를 적절하게 실행할 수 있는 정보 처리 장치, 정보 처리 장치의 제어 방법, 및 저장 매체
JP2014054141A (ja) * 2012-09-10 2014-03-20 Ricoh Co Ltd 給電装置、及び給電システム
JP2015219897A (ja) * 2014-05-21 2015-12-07 富士電機株式会社 データ制御装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395825A (ja) * 1986-10-09 1988-04-26 株式会社東芝 バツクアツプ電源回路
JPH06276677A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 突入電流防止回路
JP3244377B2 (ja) * 1994-04-20 2002-01-07 三洋電機株式会社 電圧生成回路
JPH1115571A (ja) * 1997-06-20 1999-01-22 Toshiba Corp プログラマブルコントロ−ラ
JPH11288319A (ja) * 1998-01-28 1999-10-19 Seiko Instruments Inc 電子機器
JP3604991B2 (ja) * 2000-03-14 2004-12-22 Ｎｅｃエレクトロニクス株式会社 低電源電圧検知回路
JP3979417B2 (ja) * 2004-11-29 2007-09-19 セイコーエプソン株式会社 電力供給制御回路、電子機器、半導体装置、電力供給制御回路の制御方法および電子機器の制御方法
JP2010122857A (ja) * 2008-11-19 2010-06-03 Yamatake Corp バックアップ装置
US8806271B2 (en) * 2008-12-09 2014-08-12 Samsung Electronics Co., Ltd. Auxiliary power supply and user device including the same
TW201108555A (en) * 2009-08-19 2011-03-01 guo-shu Zheng Fast charging device and its method
CN101997342A (zh) * 2009-08-19 2011-03-30 郑国书 快速充电装置及其方法
JP5429638B2 (ja) * 2010-06-28 2014-02-26 株式会社リコー 画像形成装置及び画像形成装置の電源制御方法
US9190120B2 (en) * 2010-10-20 2015-11-17 Samsung Electronics Co., Ltd. Storage device including reset circuit and method of resetting thereof
JP5633545B2 (ja) * 2012-09-19 2014-12-03 Tdk株式会社 フラッシュメモリシステム、及び電源供給制御方法
JP6123282B2 (ja) * 2012-12-20 2017-05-10 富士電機株式会社 プログラマブルコントローラおよび電源切断対処方法
JP2015170332A (ja) * 2014-03-11 2015-09-28 キヤノン株式会社 Ｎａｎｄフラッシュモジュール制御方法
JP6384306B2 (ja) * 2014-12-16 2018-09-05 Tdk株式会社 電源回路及びこれを備えるフラッシュメモリシステム並びに電源回路の制御方法
JP2016194878A (ja) * 2015-04-01 2016-11-17 富士電機株式会社 電源制御装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3805973B2 (ja) * 2000-11-21 2006-08-09 株式会社東芝 半導体記憶装置
JP2003005871A (ja) 2001-06-26 2003-01-08 Omron Corp データ処理装置のデータバックアップ方法および装置
JP2005140661A (ja) * 2003-11-07 2005-06-02 Omron Corp 計測機器
KR20120067955A (ko) * 2010-12-16 2012-06-26 캐논 가부시끼가이샤 셧다운 처리를 적절하게 실행할 수 있는 정보 처리 장치, 정보 처리 장치의 제어 방법, 및 저장 매체
JP2014054141A (ja) * 2012-09-10 2014-03-20 Ricoh Co Ltd 給電装置、及び給電システム
JP2015219897A (ja) * 2014-05-21 2015-12-07 富士電機株式会社 データ制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220103853A (ko) * 2021-01-15 2022-07-25 삼성전자주식회사 불휘발성 메모리 장치의 데이터 보존성 개선을 위한 장치 및 방법

Also Published As

Publication number Publication date
KR102154722B1 (ko) 2020-09-10
CN108511009A (zh) 2018-09-07
JP7007922B2 (ja) 2022-01-25
JP2018142392A (ja) 2018-09-13
CN108511009B (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
KR20180098148A (ko) 메모리 전원 공급 회로, 제어 장치, 및 메모리 전원 공급 방법
KR101070601B1 (ko) 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘
US8555090B2 (en) Information processing apparatus and method of controlling power thereof
JP4111890B2 (ja) 無停電電源装置
JP5464851B2 (ja) インバータ装置
US20220179467A1 (en) Power supply circuit, power supply controlling method and storage medium
CN105807885B (zh) 一种掉电保护方法及装置
JP2014017948A (ja) 車載用電源装置
KR20130129840A (ko) 화상형성장치, 화상형성장치의 제어 방법, 및 기억 매체
WO2019224863A1 (ja) 電力変換装置
JP4411014B2 (ja) コンピュータおよびその電源バックアップ方法
US20060220723A1 (en) Controlling circuit for controlling operating clock and/or driving voltage of logic circuit, and method thereof
JP2011077673A (ja) リセット回路
JP2015170332A (ja) Ｎａｎｄフラッシュモジュール制御方法
CN115862711A (zh) 掉电保护方法、掉电保护电路、芯片、电子设备及系统
JP4543328B2 (ja) 情報処理装置、無停電電源装置、給電方法、記録媒体、および、プログラム
JPH0728572A (ja) 停電時自動データ保存装置
CN121070161B (zh) 存储系统的供电管理方法及电子设备
US20240402776A1 (en) Magnetic disk device, method for controlling magnetic disk device, and computer program product
JP2008079438A (ja) プログラマブルコントローラおよびプログラマブルコントローラのデータバックアップ方法
JP6966361B2 (ja) 電圧低下検知システム
JP2007124781A (ja) 電源装置、無停電電源装置および電力出力制御方法
CN119882975A (zh) 一种vpx计算板系统盘多级掉电保护方法及系统
JPS61148554A (ja) Ｃ−ｍｏｓ使用のメモリ装置
JP2003216281A (ja) 制御装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 6