JP2021044037A - メモリシステム及び電源回路 - Google Patents

メモリシステム及び電源回路 Download PDF

Info

Publication number
JP2021044037A
JP2021044037A JP2019164855A JP2019164855A JP2021044037A JP 2021044037 A JP2021044037 A JP 2021044037A JP 2019164855 A JP2019164855 A JP 2019164855A JP 2019164855 A JP2019164855 A JP 2019164855A JP 2021044037 A JP2021044037 A JP 2021044037A
Authority
JP
Japan
Prior art keywords
capacitor
power supply
capacitance
supply circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019164855A
Other languages
English (en)
Inventor
建吾 熊谷
Kengo Kumagai
建吾 熊谷
山崎　貴史
Takashi Yamazaki
貴史 山崎
宣隆 中村
Noritaka Nakamura
宣隆 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019164855A priority Critical patent/JP2021044037A/ja
Priority to TW108147169A priority patent/TWI754871B/zh
Priority to CN202010061838.7A priority patent/CN112559398B/zh
Priority to US16/802,496 priority patent/US20210074336A1/en
Publication of JP2021044037A publication Critical patent/JP2021044037A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Power Sources (AREA)

Abstract

【課題】コンデンサの経年劣化があっても故障率が増加しないメモリシステム及び電源回路を提供すること。【解決手段】実施形態によるメモリシステムは、不揮発性の記憶媒体と、前記記憶媒体へのデータの書き込みを制御するコントローラと、前記記憶媒体及び前記コントローラに接続され、少なくとも外部から供給される電圧を用いて複数の電源電圧を生成する電源回路と、前記電源回路で生成された複数の電源電圧の中の一つの電源電圧である充電電圧によりエネルギが充電されるコンデンサを具備する。前記コンデンサの容量が検出され、検出された前記コンデンサの容量に応じて前記充電電圧の値が決定される。【選択図】図５

Description

本発明の実施形態はメモリシステム及び電源回路に関する。
不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一例として、フラッシュメモリを備えるソリッドステートドライブ（Solid State Drive：ＳＳＤ）が知られている。ＳＳＤはパーソナルユース向けからビジネスユース向けまで種々な用途に用いられている。ある用途のＳＳＤでは、フラッシュメモリに書き込まれるデータはＤＲＡＭ等の揮発性メモリに一旦記憶される。揮発性メモリに記憶されている書き込み途中のデータは外部電源の意図しない遮断時に失われてしまう。
このデータの消失を防ぐためにパワーロスプロテクション（Power Loss Protection：ＰＬＰ）機能が備えられている。ＰＬＰ機能を実現するためには、バックアップ電源を設ける必要がある。バックアップ電源としてはコンデンサ（ＰＬＰコンデンサとも称する）が用いられる。ＰＬＰコンデンサには電気エネルギ（以下、単にエネルギと称する）が常時充電されている。外部電源が遮断されると、ＰＬＰコンデンサに充電されていたエネルギが放電される。この放電エネルギを用いて、ＳＳＤはある程度の時間動作することができる。例えば書き込み途中のデータがＤＲＡＭ内に記憶されている時に外部電源が遮断された場合、バックアップ電源が備えられていれば、ＤＲＡＭ内に記憶されている書き込み途中のデータをフラッシュメモリに書き込むことができる。
しかし、コンデンサは経年劣化により容量が減少する。ＰＬＰコンデンサの容量は、書き込み途中のデータをフラッシュメモリに書き込むために必要なエネルギが充電できるような値に決められている。経年劣化により容量が減少すると、ＰＬＰコンデンサはＰＬＰ機能を実現するために必要なエネルギを充電できない。そのため、ＰＬＰコンデンサの容量は適時なタイミングでチェックされ、ＰＬＰ機能を実現するために必要なエネルギを充電することができない程度に容量が減少したことが検出されると、ＳＳＤは故障したと見做され、もはや使用できなくなる。
このように、フラッシュメモリ自体は正常であってもバックアップ電源用のコンデンサが経年劣化により不良となった場合、ＳＳＤは故障と見なされるので、コンデンサの不良によりＳＳＤの故障率が増加してしまう。
米国特許出願公開第２０１８／３０８５２７号明細書 米国特許出願公開第２００７／１４００３６号明細書 米国特許出願公開第２０１３／２００７０１号明細書
本発明の目的は、バックアップ電源用のコンデンサの経年劣化があっても故障率が増加しないメモリシステム及び電源回路を提供することである。
実施形態によるメモリシステムは、不揮発性の記憶媒体と、前記記憶媒体へのデータの書き込みを制御するコントローラと、前記記憶媒体及び前記コントローラに接続され、少なくとも外部から供給される電圧を用いて複数の電源電圧を生成する電源回路と、前記電源回路で生成された複数の電源電圧の中の一つの電源電圧である充電電圧によりエネルギが充電されるコンデンサを具備する。前記コンデンサの容量が検出され、検出された前記コンデンサの容量に応じて前記充電電圧の値が決定される。
本発明の第１実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図である。 第１実施形態に係るメモリシステムの中の電源回路の構成の一例を示すブロック図である。 図２に示す電源回路の中のＤＣ／ＤＣコンバータユニットの構成の一例を示す回路図である。 第１実施形態に係るメモリシステムの中のＰＬＰコンデンサの構成の一例を示す回路図である。 第１実施形態に係るメモリシステムの中のコントローラの処理の一例を示すフローチャートである。 本発明の第２実施形態に係るメモリシステムの中のＰＬＰコンデンサの構成の一例を示す回路図である。 第２実施形態に係るメモリシステムの中のコントローラの処理の一例を示すフローチャートである。
以下、図面を参照して、実施形態を説明する。以下の説明は、実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、以下に説明する構成要素の構造、形状、配置、材質等に限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各要素のサイズ、厚み、平面寸法又は形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、互いの寸法の関係や比率が異なる要素が含まれることもある。複数の図面において、対応する要素には同じ参照数字を付して重複する説明を省略する場合もある。いくつかの要素に複数の呼称を付す場合があるが、これら呼称の例はあくまで例示であり、これらの要素に他の呼称を付すことを否定するものではない。また、複数の呼称が付されていない要素についても、他の呼称を付すことを否定するものではない。なお、以下の説明において、「接続」は直接的な接続のみならず、他の要素を介して間接的に接続されることも意味する。
（第１実施形態）
［システム構成］
図１は、本発明の第１実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図である。このメモリシステムは、不揮発性メモリにデータを書き込むように、及び不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。不揮発性メモリの一例は、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、ＭＲＡＭ（Magneto-resistive Random Access Memory）、ＰＲＡＭ（Phase change Random Access Memory）、ＲｅＲＡＭ（Resistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）等を含む。本願では、不揮発性メモリの一例は、ＮＡＮＤ型フラッシュメモリ（以下、単にフラッシュメモリと称する）とする。
情報処理システム１０は、ホストデバイス（以下、単にホストと称する）１２とＳＳＤ１４を含む。ホスト１２は、ＳＳＤ１４にアクセスする外部機器としての情報処理装置である。ホスト１２は、大量且つ多様なデータをＳＳＤ１４に保存するサーバ（ストレージサーバ）であってもよいし、パーソナルコンピュータであってもよい。
ＳＳＤ１４はメモリシステムの一例である。ＳＳＤ１４は、ホスト１２として機能する情報処理装置のメインストレージとして使用され得る。ＳＳＤ１４は、この情報処理装置に内蔵されてもよいし、この情報処理装置の外部に設けられ、この情報処理装置にケーブルまたはネットワークを介して接続されてもよい。
ＳＳＤ１４は、フラッシュメモリ１６、コントローラ１８、ＤＲＡＭ（Dynamic Random Access Memory）２０、電源回路２２、ＰＬＰコンデンサ２４、容量測定回路２６等を備える。コントローラ１８は、フラッシュメモリ１６を制御するように構成されたメモリコントローラとして機能する。コントローラ１８は、ＳｏＣ（System on a chip）のような回路によって実現され得る。
ＤＲＡＭ２０は、揮発性メモリの一例である。ＤＲＡＭ２０は、例えばＤＤＲ３Ｌ（Double Data Rate 3 Low voltage）規格のＤＲＡＭである。ＤＲＡＭ２０には、ライトバッファと、リードバッファと、ルックアップテーブル（ＬＵＴ）のキャッシュ領域と、システム管理情報の格納領域とが設けられてもよい。ライトバッファは、フラッシュメモリ１６に書き込まれるデータを一時的に格納するためのバッファ領域である。リードバッファは、フラッシュメモリ１６から読み出したデータを一時的に格納するためのバッファ領域である。ＬＵＴのキャッシュ領域は、アドレス変換テーブル（論理アドレス／物理アドレス変換テーブルとも称する）をキャッシュする領域である。ＬＵＴは、ホスト１２が指定する論理アドレスそれぞれと、フラッシュメモリ１６の物理アドレスそれぞれとの間の対応表である。システム管理情報の格納領域は、ＳＳＤ１４の動作中に用いられる各種の値や各種のテーブル等である。
揮発性メモリとしてのＤＲＡＭ２０は、コントローラ１８の外部に設けるのだけではなく、コントローラ１８の内部に設けてもよい。なお、揮発性メモリとしては、ＤＲＡＭ２０の代わりに、より高速アクセスが可能なＳＲＡＭ（Static Random Access Memory）を用いてもよい。
フラッシュメモリ１６は、複数のフラッシュメモリチップ（フラッシュメモリダイとも称される）を含んでいてもよい。フラッシュメモリ１６は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含んでもよい。フラッシュメモリ１６は、二次元構造であってもよいし、三次元構造であってもよい。
フラッシュメモリ１６が含むメモリセルアレイは、複数のブロックを含む。各々のブロックは複数のページを含む。ブロックは、最小のデータ消去動作の単位として機能する。ページの各々は、同一ワード線に接続された複数のメモリセルを含む。ページは、データ書き込み動作及びデータ読み出し動作の単位である。１ページのデータが、書き込み単位のデータ又は読み出し単位のデータであり、ＤＲＡＭ２０に格納される。書き込みの場合は、ＤＲＡＭ２０から読み出された１ページの書き込み単位のデータがフラッシュメモリ１６に書き込まれる。そのため、書き込み途中で意図せずに外部電源が遮断された場合、バックアップ電源が存在しないと、ＤＲＡＭ２０内の書き込み途中のデータが失われる。実施形態では、バックアップ電源が用意されており、外部電源の意図しない遮断時に、バックアップ電源を用いてＤＲＡＭ２０内の書き込み途中のデータをフラッシュメモリ１６に書き込むことができる。なお、ページの代わりにワード線をデータ書き込み動作又はデータ読み出し動作の単位としてもよい。この場合、１ワード線のデータが書き込み単位のデータ又は読み出し単位のデータである。
電源回路２２は、ＳＳＤ１４の各デバイスで必要な複数の電源電圧を、外部電源から供給される単一又は複数の外部電源電圧から生成する。図１では、電源ラインは図示されていない。電源回路２２は単一又は複数の集積回路（integrated circuit：ＩＣ）からなってもよい。電源回路２２の種々の状態を示す情報が所定の通信規格に従ってコントローラ１８に送信される。電源回路２２とコントローラ１８との間の通信規格は、例えばシリアル通信規格に従ってもよい。シリアル通信規格の一例は、Ｉ２Ｃ方式である。この明細書では、電源回路２２とコントローラ１８との間の通信規格はＩ２Ｃ方式に従うとする。コントローラ１８は、ホスト１２からのコマンドに従って、フラッシュメモリ１６にデータを書き込んだり、フラッシュメモリ１６からデータを読み出す。コントローラ１８は更に、ホスト１２からのコマンド、及び電源回路２２からの種々の情報に従って、電源回路２２が生成する電源電圧の値を制御する制御信号を生成する。コントローラ１８は、生成した制御信号を電源回路２２に送信する。これによりＳＳＤ１４の各デバイスへ印加される複数の電源電圧の生成がコントローラ１８により制御される。
電源回路２２にはバックアップ電源用のＰＬＰコンデンサ２４が接続されている。ＰＬＰコンデンサ２４は、意図しない電源遮断時のデータ保護のためのエネルギを電源回路２２に供給する。電源回路２２は、ＰＬＰコンデンサ２４のエネルギを用いてフラッシュメモリ１６、コントローラ１８及びＤＲＡＭ２０に対して電源電圧を電源遮断後一定時間供給する。ＰＬＰコンデンサ２４の容量は、ＰＬＰ機能を実現するに必要なエネルギを充電できる目標容量より多少多く設定されている。これは、ＰＬＰコンデンサの容量に余裕を持たせておけば、経年劣化によりコンデンサの容量が多少減少したとしても、引き続きＰＬＰ機能を実現することができ、故障率を低く抑えることができるからである。例えば、容量が減少してもその減少量が初期容量の３０％以内であればＰＬＰ機能を実現できるようにするには、ＰＬＰコンデンサの初期容量は目標容量の約１．４３倍にしておけばよい。ＰＬＰコンデンサ２４の一例としては、例えば電気二重層コンデンサ、導電性高分子アルミ電解コンデンサ、導電性高分子タンタル固体電解コンデンサ等を利用することができる。
ＰＬＰコンデンサ２４には容量測定回路２６が接続される。容量測定回路２６はＰＬＰコンデンサ２４の静電容量を測定し、測定結果を電源回路２２に供給する。
コントローラ１８は、ＣＰＵ３２、ホストインタフェース（ホストＩ／Ｆ）３４、ＮＡＮＤインタフェース（ＮＡＮＤ Ｉ／Ｆ）３６、ＤＲＡＭインタフェース（ＤＲＡＭ Ｉ／Ｆ）３８等を備える。
ＣＰＵ３２、ホストＩ／Ｆ３４、ＮＡＮＤ Ｉ／Ｆ３６、ＤＲＡＭ Ｉ／Ｆ３８はバスライン４２に接続される。ＣＰＵ３２はフラッシュメモリ１６に記憶されているファームウェアを実行し、種々の機能を実現する。種々の機能の一例は、ＰＬＰコンデンサ２４の充電電圧制御を含む電源回路２２による電源生成動作の制御である。
ホスト１２がホストＩ／Ｆ３４に電気的に接続され、フラッシュメモリ１６はＮＡＮＤ Ｉ／Ｆ３６に電気的に接続され、ＤＲＡＭ２０はＤＲＡＭ Ｉ／Ｆ３８に電気的に接続される。
ホスト１２とＳＳＤ１４とを電気的に接続するホストＩ／Ｆ３４としては、ＳＣＳＩ（Small Computer System Interface）、ＳＡＳ（Serial Attached SCSI）、ＡＴＡ（AT Attachment）、ＳＡＴＡ（Serial ATA）、ＰＣＩｅ（PCI Express）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、Ｆｉｂｒｅ ｃｈａｎｎｅｌ、ＮＶＭｅ（NVM Express）（登録商標）、ＵＳＢ（Universal Serial Bus）（登録商標）、ＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）（登録商標）等の規格に準拠する。
コントローラ１８とフラッシュメモリ１６とを電気的に相互接続するＮＡＮＤ Ｉ／Ｆ３６は、Ｔｏｇｇｌｅ ＤＤＲ、ＯＮＦＩ（Open NAND Flash Interface）等の規格に準拠する。ＮＡＮＤ Ｉ／Ｆ３６は、フラッシュメモリ１６を制御するように構成されたＮＡＮＤ制御回路として機能する。ＮＡＮＤ Ｉ／Ｆ３６は、複数のチャンルを介して、フラッシュメモリ１６内の複数のチップにそれぞれ接続されていてもよい。
［電源回路２２の構成］
図２は、電源回路２２の構成の一例を示す。説明の便宜上、電圧の数値を記載したが、これらの数値は一例であり、任意に変更可能である。また、生成する電圧の数も一例であり、これも任意に変更可能である。外部電源（図示しない）は、例えばＤＣ３．３Ｖ（又はＤＣ５Ｖ）の外部電源電圧を生成する。以下、電圧はＤＣ電圧であるとし、ＤＣの表記は省略する。３．３Ｖの外部電源電圧に応じた電流がヒューズ５２及びロードスイッチ５４を直列に介してＬＤＯ（Low Dropout）レギュレータ５６及びＤＣ／ＤＣコンバータ５８に供給される。なお、ホスト１２が外部電源を含み、外部電源電圧に応じた電流がホスト１２から電源回路２２に供給されてもよい。電源回路２２を構成する単一のＩＣは電源管理ＩＣ（Power Management IC：ＰＭＩＣ）と称されることもある。
ヒューズ５２は、一定電流以上の過電流が流れると、溶断される金属ヒューズから構成される。ヒューズ５２が溶断されると、ヒューズを交換しない限り、外部電源電圧はロードスイッチ５４へ印加されない。なお、ヒューズ５２は金属ヒューズに限らず、過電流が検出されると非導通となる電子ヒューズから構成されてもよい。
ロードスイッチ５４は、オン／オフスイッチであり、通常はオン状態である。オン状態において、ロードスイッチ５４は、印加された電圧からドロップアウト電圧を減じた電圧を出力する。説明の便宜上、ここでは、ドロップアウト電圧は０Ｖとし、ロードスイッチ５４はオン状態において、３．３Ｖの電圧を出力するとする。ヒューズ５２と同様に、一定電流以上の過電流が流れると、ロードスイッチ５４はオフ状態となる。オフ状態において、ロードスイッチ５４は０Ｖを出力する。ヒューズ５２が溶断される過電流の値は、ロードスイッチ５４がオン状態からオフ状態に変化する過電流の値より高くても低くても良いし、同じでも良い。ヒューズ５２とロードスイッチ５４によりＬＤＯレギュレータ５６、ＤＣ／ＤＣコンバータ５８へ過電流が供給されることが二重に防止される。
ＬＤＯレギュレータ５６は、小電流を必要とするＳＳＤ１４のデバイスの電源電圧を出力する回路である。ＤＣ／ＤＣコンバータ５８は、大電流を必要とするＳＳＤ１４のデバイスの電源電圧を出力する回路である。ＬＤＯレギュレータ５６、ＤＣ／ＤＣコンバータ５８は個別のＩＣから構成されても良いし、単一のＩＣから構成されても良い。
ＬＤＯレギュレータ５６は、ロードスイッチ５４から出力される３．３Ｖの外部電源電圧を降圧して２．５Ｖの電源電圧を生成する。なお、外部電源電圧がそのまま利用され３．３Ｖの電源電圧として電源回路２２から出力されてもよい。３．３Ｖと２．５Ｖの電源電圧はコントローラ１８に供給される。
ＤＣ／ＤＣコンバータ５８は、ロードスイッチ５４の出力電圧（３．３Ｖ）を昇圧又は降圧してＳＳＤ１４の各デバイスが必要とする複数の電源電圧を生成する。ＤＣ／ＤＣコンバータ５８は複数の電圧をそれぞれ昇圧又は降圧する複数のＤＣ／ＤＣコンバータユニットから構成されている。
昇圧するＤＣ／ＤＣコンバータユニットは、ロードスイッチ５４の出力電圧を昇圧して２８Ｖの電源電圧を生成する。２８Ｖの電源電圧はＰＬＰコンデンサ２４に充電電圧として印加される。なお、昇圧するＤＣ／ＤＣコンバータユニットの出力電圧は可変電圧であり、最大値が２８Ｖとする。コンデンサは、印加される電圧が高い程ショートしやすい。そのため、コンデンサに印加できる電圧には上限が決められている。２８ＶはＰＬＰコンデンサ２４に印加可能な最大許容電圧である。
降圧するＤＣ／ＤＣコンバータユニットは、ロードスイッチ５４の出力電圧を降圧して２．８Ｖ、１．８Ｖ、１．３５Ｖ、１Ｖの電源電圧を生成する。２．８Ｖ、１．８Ｖの電源電圧はフラッシュメモリ１６に印加される。１．３５Ｖの電源電圧はＤＲＡＭ２０に印加される。１Ｖの電源電圧はコントローラ１８に印加される。
容量測定回路２６の測定結果がアナログ／デジタル変換器（Ａ／Ｄ変換器）６２を介してコントロールロジック６０に入力される。図示していないが、ＳＳＤ１４の温度を測定する温度センサの出力、及びＳＳＤ１４の各デバイスの過電流の検出結果もコントロールロジック６０に入力される。コントロールロジック６０は入力されたデータをＩ２Ｃ方式に従ってコントローラ１８へ送信するとともに、コントローラ１８から送信された制御信号をＩ２Ｃ方式に従って受信する。
電源回路２２が生成する電源電圧はＳＳＤ１４の温度により変動するので、コントローラ１８は、電源回路２２が生成する電圧を温度に応じて調整する制御信号を、電源回路２２に供給する。また、コントローラ１８は過電流が検出されると、検出した過電流が流れるデバイスに印加される電圧の生成を停止させる制御信号を、電源回路２２に供給する。３．３Ｖが印加されるデバイスの過電流が検出されると、コントローラ１８はロードスイッチ５４をオフさせる制御信号を電源回路２２に供給する。さらに、コントローラ１８は、ＰＬＰコンデンサ２４の充電電圧を変更するために、ＤＣ／ＤＣコンバータ５８の動作を制御する制御信号も電源回路２２に供給する。コントロールロジック６０はコントローラ１８からの制御信号に応じて、ロードスイッチ５４、ＬＤＯレギュレータ５６、ＤＣ／ＤＣコンバータ５８へ制御信号を供給する。
Ｉ２Ｃ Ｉ／Ｆ６４は、コントロールロジック６０に接続され、コントロールロジック６０からの制御信号に応じてコントローラ１８と通信を行う。
電圧コンバータとしてのＬＤＯレギュレータ５６、ＤＣ／ＤＣコンバータ５８は公知であるが、一例として昇圧用のＤＣ／ＤＣコンバータユニット５８ａ及び降圧用のＤＣ／ＤＣコンバータユニット５８ｂの構成を図３に示す。昇圧用のＤＣ／ＤＣコンバータユニット５８ａは、ロードスイッチ５４の出力電圧３．３Ｖを２８Ｖ（最大値）に昇圧し、ＰＬＰコンデンサ２４を充電する。降圧用のＤＣ／ＤＣコンバータユニット５８ｂは、ＰＬＰコンデンサ２４の放電電流が入力され、ＰＬＰコンデンサ２４の出力電圧２８Ｖを３．３Ｖに降圧する。
昇圧用のＤＣ／ＤＣコンバータユニット５８ａは、直列に接続されたインダクタ７２とダイオード７４、及び並列に接続されたコンデンサ７６と抵抗７８を含む。入力電圧（３．３Ｖ）から生じた入力電流がインダクタ７２の一端に入力される。インダクタ７２の他端がダイオード７４のアノード端に接続されるとともに、スイッチング素子（ＳＷ素子）８０を介して接地される。ダイオード７４のカソード端が並列に接続されたコンデンサ７６と抵抗７８を介して接地される。抵抗７８の端子電圧がＤＣ／ＤＣコンバータユニット５８ａの出力電圧とされ、ＰＬＰコンデンサ２４に印加される。
スイッチング素子８０はＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等からなる。スイッチング素子８０の制御端には、パルス幅変調回路（ＰＷＭ回路）８２が接続される。ＰＷＭ回路８２は、コントロールロジック６０からの制御信号に基づきスイッチング素子８０のオン、オフを制御する。スイッチング素子８０がオンの期間、入力電圧はインダクタ７２に印加され、インダクタ７２に流れる電流が増加する。スイッチング素子８０がオフの期間、ダイオード７４は正バイアスとなり、インダクタ７２の電流が減少し、エネルギがコンデンサ７６に充電され、抵抗７８の両端間に入力電圧より高い電圧が生成される。ＰＷＭ回路８２から出力されるパルス信号の周期は一定であり、スイッチング素子８０は周期的にオン、オフされる。スイッチング素子８０の一周期におけるオン期間の比（オンパルスのデューティ比とも称される）に応じてＤＣ／ＤＣコンバータユニット５８ａから出力される電圧、すなわちＰＬＰコンデンサ２４の充電電圧は変化する。ＰＬＰコンデンサ２４に印加できる上限の許容電圧は２８Ｖである場合、ＤＣ／ＤＣコンバータユニット５８ａの出力電圧の最大値は２８Ｖである。コントロールロジック６０は、ＤＣ／ＤＣコンバータユニット５８ａの出力電圧が２８Ｖとなるようなデューティ比をＰＷＭ回路８２に通知する。
降圧用のＤＣ／ＤＣコンバータユニット５８ｂは、ＰＬＰコンデンサ２４がドレイン端に接続されるＭＯＳＦＥＴ８６を含む。ＭＯＳＦＥＴ８６はスイッチング素子の一例である。ＭＯＳＦＥＴ８６のゲート端には、ＰＷＭ回路８４が接続される。ＰＷＭ回路８４は、コントロールロジック６０からの制御信号に基づいてＭＯＳＦＥＴ８６のオン、オフを制御する。ＭＯＳＦＥＴ８６のソース端はダイオード８８のカソード端に接続されるとともに、インダクタ９０とコンデンサ９２の直列回路を介して接地される。ダイオード８８のアノード端は接地される。インダクタ９０とコンデンサ９２の接続点が出力端となる。
ＭＯＳＦＥＴ８６がオンすると、ＰＬＰコンデンサ２４からの放電電流がインダクタ９０を介して出力端に流れ、コンデンサ９２が充電される。効率が１００％の理想的なＤＣ／ＤＣコンバータの場合、Ｖin×Ｉin＝Ｖout×Ｉout（Ｖinは入力電圧、Ｖoutは出力電圧、Ｉinは入力電流、Ｉoutは出力電流）であるので、降圧する場合、出力電流は入力電流より多い必要がある。そのため、ＭＯＳＦＥＴ８６がオフすると、コンデンサ９２にチャージされたエネルギにより接地からダイオード８８、インダクタ９０を介して電流が引き出され、出力端から電流が出力される。
ＰＷＭ回路８４から出力されるパルス信号の周期は一定であり、ＭＯＳＦＥＴ８６は周期的にオン、オフする。ＭＯＳＦＥＴ８６のデューティ比に応じてＤＣ／ＤＣコンバータユニット５８ｂから出力される電圧は変化する。コントロールロジック６０は、ＤＣ／ＤＣコンバータユニット５８ｂの出力電圧が３．３Ｖとなるようなデューティ比をＰＷＭ回路８４に通知する。
３．３Ｖの出力電圧は、ロードスイッチ５４の出力電圧の代わりにＤＣ／ＤＣコンバータ５８に印加され、降圧用のＤＣ／ＤＣコンバータユニットにより、降圧され、２．８Ｖ、１．８Ｖ、１．３５Ｖ、１Ｖの電源電圧が生成される。
［ＰＬＰコンデンサ２４の構成］
上述の説明では、ＰＬＰコンデンサ２４は単数のコンデンサから構成されるとしたが、図４に示すように、並列に接続された４個のコンデンサ２４−１、２４−２、２４−３、２４−４を含んでもよい。並列に接続するコンデンサの数は４個に限らず、１０個以上でもよい。複数のコンデンサからＰＬＰコンデンサ２４を構成することにより、比較的小型のコンデンサを使うことができる。単一のコンデンサでは必要なエネルギを充電できなくても、多数のコンデンサを並列に接続することにより、ＰＬＰ機能の実現のために必要なエネルギをＰＬＰコンデンサ２４に充電することができる。並列に接続された複数のコンデンサからＰＬＰコンデンサ２４を構成する場合、容量測定回路２６は複数のコンデンサの合成容量（Ｃtotal＝４Ｃa、Ｃaは各コンデンサの容量である）を測定する。
［動作例］
図５を参照して、コントローラ１８のＰＬＰに関する処理の一例を説明する。ＳＳＤ１４の電源がオンすると、コントローラ１８は、ステップＳ１０２で、容量チェックコマンドを電源回路２２へ送信する。電源回路２２のコントロールロジック６０は、Ｉ２Ｃ Ｉ／Ｆ６４を介して容量チェックコマンドを受信すると、ＤＣ／ＤＣコンバータユニット５８ａが２８Ｖを出力するようなデューティ比をＤＣ／ＤＣコンバータユニット５８ａのＰＷＭ回路８２に通知する。これにより、ＰＷＭ回路８２はスイッチング素子８０のオン、オフを制御し、２８Ｖの充電電圧がＰＬＰコンデンサ２４に印加され、ＰＬＰコンデンサ２４にエネルギが充電される。この後、容量測定回路２６はＰＬＰコンデンサ２４の容量を測定する。測定結果はＡ／Ｄ変換器６２を介してコントロールロジック６０に入力される。コントロールロジック６０は、容量測定回路２６による測定チェック結果をＩ２Ｃ Ｉ／Ｆ６４を介してコントローラ１８に送信する。
コントローラ１８は、ステップＳ１０４で、電源回路２２から送信された容量チェック結果を受信する。
コントローラ１８は、ステップＳ１０６で、ＰＬＰコンデンサ２４がＰＬＰ機能を実現するために必要なエネルギを充電できるような充電電圧の目標値を決定する。
コンデンサに充電されるエネルギ量Ｑ（ジュール）は（１／２）ＣＶ２であり、コンデンサの容量Ｃと充電電圧Ｖによって決まる。そのため、コンデンサの容量が減少しても、充電電圧を増加すれば、一定量のエネルギがコンデンサに充電される。上述したように、ＰＬＰコンデンサ２４の容量は、ＰＬＰ機能の実現に必要な目標容量より多少多い容量に設定されている。
例えば、ＰＬＰ機能の実現のために必要なエネルギが１００ｍＪであり、ＰＬＰコンデンサ２４がＤＣ／ＤＣコンバータユニット５８ａの最大電圧である２８Ｖで充電される場合、コンデンサの目標容量は２８０μＦであるが、実施形態ではＰＬＰコンデンサ２４の初期容量はある程度の経年劣化を見越して４００μＦに設定されている。このため、ＰＬＰコンデンサ２４の容量の減少量が初期容量の３０％以内であれば、ＰＬＰ機能が実現される。これにより、経年劣化によりＰＬＰコンデンサ２４の容量が多少減少しても、ＳＳＤ１４が直ぐに使用不可となることがなく、ＳＳＤ１４の寿命を延ばすことができる。
このように余裕を持って設計された４００μＦのＰＬＰコンデンサ２４を２８Ｖで充電すると、約１５７ｍＪのエネルギがＰＬＰコンデンサ２４に充電される。ＰＬＰ機能の実現のために必要なエネルギは１００ｍＪであるので、２８Ｖの充電電圧ではＰＬＰコンデンサ２４には必要なエネルギの約１．５倍のエネルギが充電され、約１／３のエネルギは無駄に充電されることになる。経年劣化によりＰＬＰコンデンサ２４の容量が２８０μＦまで減少した場合は、２８Ｖで充電すると、約１１０ｍＪのエネルギがＰＬＰコンデンサ２４に充電される。この実施形態では、ＰＬＰコンデンサの容量に応じて必要最低限のエネルギが充電されるように充電電圧を制御することにより、無駄なエネルギが充電されることを防止する。
そのため、ステップＳ１０６では、ＰＬＰコンデンサ２４がＰＬＰ機能の実現のために必要なエネルギを充電するに足りる充電電圧を、ＰＬＰコンデンサ２４の容量の測定結果に基づいて計算する。例えば、容量が４００μＦである場合、ＰＬＰコンデンサ２４が１００ｍＪのエネルギを充電するためには、充電電圧は２３Ｖあればよい。このように、ＰＬＰコンデンサ２４が劣化していない場合は、充電電圧を最大許容電圧（＝２８Ｖ）より低くすることができる。一般に、コンデンサは、印加電圧が高いと、ショートしやすいので、充電電圧を最大許容電圧よりも低くすることは、ＰＬＰコンデンサ２４がショート不良を引き起す可能性を低くすることができる。これによっても、ＳＳＤ１４の寿命を延ばすことができる。
なお、ＰＬＰコンデンサ２４の最大許容電圧が決められているので、コントローラ１８は、ステップＳ１０６で計算した充電電圧が最大許容電圧（＝２８Ｖ）以下であるか否かをステップＳ１０８で判定する。ステップＳ１０６で計算した充電電圧が最大許容電圧以下ではない場合（ステップＳ１０８のＮｏ）、コントローラ１８は、ステップＳ１１２で、エラー処理を行う。エラー処理の一例は、ＰＬＰコンデンサ２４が不良であり、十分なエネルギがＰＬＰコンデンサ２４に充電されず、ＰＬＰ機能が実施されない恐れがあることをユーザに知らせることである。
ステップＳ１０６で計算した充電電圧が最大許容電圧以下である場合（ステップＳ１０８のＹｅｓ）、コントローラ１８は、ステップＳ１１４で、電源回路２２に、ＤＣ／ＤＣコンバータユニット５８ａの昇圧電圧がステップＳ１０６で計算した充電電圧と等しくなるような昇圧電圧設定コマンドを送信する。コントロールロジック６０は昇圧電圧設定コマンドを受信すると、ＤＣ／ＤＣコンバータユニット５８ａが設定された電圧を出力するようなデューティ比をＤＣ／ＤＣコンバータユニット５８ａのＰＷＭ回路８２に通知する。
これ以降、ＤＣ／ＤＣコンバータユニット５８ａはステップＳ１０６で計算した充電電圧を出力し、ＰＬＰコンデンサ２４にはＰＬＰ機能を実現するに必要なエネルギが常時充電される。
コントローラ１８は、ステップＳ１１６で、容量チェックタイミングに達したか否かを判定する。ＳＳＤ１４は連続動作することがあるので、電源がオンした直後のみならず、動作中も定期的（例えば、１週間、１日毎等）にＰＬＰコンデンサ２４の劣化診断を行ってもよい。そのため、容量チェックタイミングに達した場合（ステップＳ１１６のＹｅｓ）、コントローラ１８は、ステップＳ１０２の処理を繰り返して実行する。容量チェックタイミングに達していない場合（ステップＳ１１６のＮｏ）、コントローラ１８は、ステップＳ１１８で、外部から供給されている電源電圧が遮断されたか否かを判定する。外部から供給されている電源電圧が遮断されていない場合（ステップＳ１１８のＮｏ）、コントローラ１８は、ステップＳ１１６の判定を繰り返す。
外部から供給されている電源電圧が遮断された場合（ステップＳ１１８のＹｅｓ）、コントローラ１８は、ステップＳ１２２で、ＤＣ／ＤＣコンバータユニット５８ｂの降圧開始コマンドを電源回路２２へ送信する。コントロールロジック６０は降圧開始コマンドを受信すると、ＤＣ／ＤＣコンバータユニット５８ｂが３．３Ｖを出力するようなデューティ比をＰＷＭ回路８２に通知する。これにより、ＰＷＭ回路８２はＭＯＳＦＥＴ８６のオン、オフを制御する。これにより、ＤＣ／ＤＣコンバータユニット５８ｂの出力電圧が３．３Ｖに一定期間維持される。ＤＣ／ＤＣコンバータユニット５８ｂの出力電圧が３．３Ｖに維持されるので、外部から供給されている電源電圧が遮断され、ロードスイッチ５４の出力電圧が０Ｖになっても、ＬＤＯレギュレータ５６とＤＣ／ＤＣコンバータ５８の降圧ユニットには、３．３Ｖの電圧が入力されている。従って、ＬＤＯレギュレータ５６、ＤＣ／ＤＣコンバータ５８の降圧ユニットは、ＳＳＤ１４の動作に必要な電源電圧を一定期間出力することができる。
ＤＲＡＭ２０内に書き込み途中のデータがあれば、コントローラ１８は、この一定期間内に書き込み途中のデータのフラッシュメモリ１６への書き込みを完了させることができる（ステップＳ１２４）。
第１実施形態によれば、ＰＬＰコンデンサ２４の容量をＰＬＰ機能の実現に必要な容量以上の容量とし、ＰＬＰコンデンサ２４の容量を随時測定し、ＰＬＰコンデンサ２４の充電電圧をＰＬＰ機能の実現に必要なエネルギ量と容量の測定値とから求めることにより、経年劣化によりＰＬＰコンデンサ２４の容量が多少減少しても、ＳＳＤ１４が直ぐに使用不可となることがなく、ＳＳＤ１４の寿命を延ばすことができる。ＰＬＰコンデンサ２４の容量が減少していない時の充電電圧は最小値であり、ＳＳＤ１４の使用とともに、ＰＬＰコンデンサ２４の容量が減少すると、充電電圧は増加する。このため、使用開始時は充電電圧が低いので、ショート不良を引き起す可能性を低くすることができ、これによっても、ＳＳＤ１４の寿命を延ばすことができる。
（第２実施形態）
第２実施形態はＰＬＰコンデンサ２４の構成以外は第１実施形態と同じである。第２実施形態のＰＬＰコンデンサ２４は、図６（ａ）に示すように、並列に接続された複数（例えば、４個）のコンデンサ２４−１、２４−２、２４−３、２４−４と、コンデンサ２４−１、２４−２、２４−３、２４−４とＤＣ／ＤＣコンバータユニット５８ａの間にそれぞれ直列に接続されるヒューズ２８−１、２８−２、２８−３、２８−４を含む。ヒューズ２８−１、２８−２、２８−３、２８−４の各々は一定電流以上の過電流が流れると、溶断される金属ヒューズから構成される。
コンデンサ２４−１、２４−２、２４−３、２４−４の中のいずれか、例えばコンデンサ２４−４がショートすると、図６（ｂ）に示すように、コンデンサ２４−４に過電流が流れるので、ヒューズ２８−４が溶断される。溶断されたヒューズ２８−４とＤＣ／ＤＣコンバータユニット５８ａとの接続点は電気的にオープン状態となり、ショートしたコンデンサ２４−４はＤＣ／ＤＣコンバータユニット５８ａから電気的に切り離される。
いずれか１つのヒューズが溶断された図６（ｂ）の状態のＰＬＰコンデンサ２４の合成容量Ｃtotalは、図６（ａ）の状態の合成容量Ｃtotalに比べて３／４に減少する。この時、第１実施形態と同様に、ＰＬＰコンデンサ２４の合成容量Ｃtotalに応じてＤＣ／ＤＣコンバータユニット５８ａの出力電圧、すなわちＰＬＰコンデンサ２４の充電電圧を設定すれば、ＰＬＰ機能の実現のために必要なエネルギをＰＬＰコンデンサ２４に充電することができる。
なお、ヒューズ２８−１、２８−２、２８−３、２８−４は金属ヒューズに限らず、過電流が検出されると非導通となる電子ヒューズから構成されてもよい。
［動作例］
図７を参照して、コントローラ１８のＰＬＰに関する処理の一例を説明する。第１実施形態と同じ処理は同じ参照数字を付し、説明は省略する。第２実施形態の処理は、第１実施形態のステップＳ１１６の容量チェックタイミングであるか否かの判定処理と、ステップＳ１１８の外部電源電圧が遮断されたか否かの判定処理の間にいくつかの処理を付加するものである。
容量チェックタイミングに達していない場合（ステップＳ１１６のＮｏ）、コントローラ１８は、ステップＳ１３２で、容量チェックコマンドを電源回路２２へ送信する。電源回路２２のコントロールロジック６０は、容量チェックコマンドをＩ２Ｃ Ｉ／Ｆ６４を介して受信すると、容量測定回路２６の測定結果を容量チェック結果としてＩ２Ｃ Ｉ／Ｆ６４を介してコントローラ１８に送信する。
コントローラ１８は、ステップＳ１３４で、電源回路２２から送信された容量チェック結果を受信する。
コントローラ１８は、ステップＳ１３６で、ＰＬＰコンデンサ２４の合成容量が一定容量以上減少したか否かを判定する。一定容量は、ＰＬＰコンデンサ２４がｎ個のコンデンサからなる場合、１／ｎである。すなわち、コントローラ１８は、ステップＳ１３６で、いずれかのコンデンサがショートし、ヒューズの溶断により、コンデンサが切り離されたか否かを判定する。
ショートしたコンデンサがヒューズの溶断により切り離され、ＰＬＰコンデンサ２４の合成容量が一定容量以上減少した場合（ステップＳ１３６のＹｅｓ）、コントローラ１８は、ステップＳ１０６で、ＰＬＰコンデンサ２４がＰＬＰ機能の実現のために必要なエネルギを充電するに足りる充電電圧を、ＰＬＰコンデンサ２４の合成容量の測定結果に基づいて計算する。図６（ｂ）に示すようにＰＬＰコンデンサ２４の合成容量が図６（ａ）の場合の３／４に減少しても、充電電圧を図６（ａ）の状態の充電電圧の（４／３）1/2に増加すれば、図６（ａ）の場合と同じエネルギを充電することができる。
ＰＬＰコンデンサ２４の合成容量が一定容量以上減少していない場合、コンデンサのショートが発生していないと判断できるので、コントローラ１８は、ステップＳ１１８で、外部から供給されている電源電圧が遮断されたか否かを判定する。外部から供給されている電源電圧が遮断されていない場合（ステップＳ１１８のＮｏ）、コントローラ１８は、ステップＳ１１６の判定を繰り返す。
第２実施形態によれば、並列に接続された複数のコンデンサ２４−１、２４−２、２４−３、２４−４によりＰＬＰコンデンサ２４を構成し、ＤＣ／ＤＣコンバータユニット５８ａの出力電流をヒューズ２８−１、２８−２、２８−３、２８−４をそれぞれ介してコンデンサ２４−１、２４−２、２４−３、２４−４に供給する。従って、いずれかのコンデンサ２４−１、２４−２、２４−３、２４−４がショートした場合、対応するヒューズ２８−１、２８−２、２８−３、２８−４が溶断し、ショートしたコンデンサ２４−１、２４−２、２４−３、２４−４をＤＣ／ＤＣコンバータユニット５８ａから電気的に切り離すことができる。コンデンサが切り離されたことにより、ＰＬＰコンデンサ２４の合成容量が減少しても、充電電圧を増加することにより、ＰＬＰ機能を実現するに必要な量のエネルギをＰＬＰコンデンサ２４に充電することができる。それにより、ＳＳＤ１４の寿命を延ばすことができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。例えばメモリシステムの一例としてＳＳＤを説明したが、外部電源から複数の電源を生成する電源回路を含むものであれば、特定のメモリシステムに限定されない。
１２…ホスト、１４…ＳＳＤ、１６…フラッシュメモリ、１８…コントローラ、２２…電源回路、２４…ＰＬＰコンデンサ、２８−１〜２８−４…ヒューズ、２６…容量測定回路、５６…ＬＤＯレギュレータ、５８、５８ａ，５８ｂ…ＤＣ／ＤＣコンバータ、６０…コントロールロジック、６２…Ａ／Ｄコンバータ、６４…Ｉ２Ｃ Ｉ／Ｆ。

Claims (16)

  1. 不揮発性の記憶媒体と、
    前記記憶媒体へのデータの書き込みを制御するコントローラと、
    前記記憶媒体及び前記コントローラに接続され、少なくとも外部から供給される電圧を用いて複数の電源電圧を生成する電源回路と、
    前記電源回路で生成された複数の電源電圧の中の一つの電源電圧である充電電圧によりエネルギが充電されるコンデンサと、
    を具備し、
    前記コンデンサの容量が検出され、検出された前記コンデンサの容量に応じて前記充電電圧の値が決定されるメモリシステム。
  2. 前記コンデンサに充電されるエネルギ量が所定のエネルギ量と一致するように、前記充電電圧の値が決定される請求項１記載のメモリシステム。
  3. 検出された前記コンデンサの容量が第１容量である場合、前記充電電圧の値として第１値が用いられ、
    検出された前記コンデンサの容量が前記第１容量よりも少ない第２容量である場合、前記充電電圧の値として前記第１値よりも大きい第２値が用いられる請求項２記載のメモリシステム。
  4. 前記メモリシステムの電源投入時、又は前記メモリシステムの動作中の一定期間毎に前記コンデンサの容量が検出される請求項１乃至請求項３のいずれか一項記載のメモリシステム。
  5. 前記コンデンサは単数のコンデンサ、又は並列に接続されている複数のコンデンサからなる請求項１乃至請求項４のいずれか一項記載のメモリシステム。
  6. 前記コンデンサは並列に接続されている複数のコンデンサからなり、
    前記複数のコンデンサは複数のヒューズをそれぞれ介して前記電源回路に接続され、
    前記複数のコンデンサの合成容量が検出される請求項１乃至請求項４のいずれか一項記載のメモリシステム。
  7. 前記複数のヒューズの各々は過電流が流れると溶断される金属ヒューズ、又は過電流が検出されると非導通となる電子ヒューズからなる請求項６記載のメモリシステム。
  8. 前記電源回路は前記コンデンサの容量を検出する機能を備え、
    前記コントローラは、前記コンデンサの容量の検出を指示するコマンドを前記電源回路に送信し、前記コンデンサの容量の検出値を含む通知を前記電源回路から受信し、
    前記コントローラは、検出された前記コンデンサの容量に応じた値の前記充電電圧を生成させるコマンドを前記電源回路に送信する請求項１乃至請求項７のいずれか一項記載のメモリシステム。
  9. 揮発性のメモリをさらに具備し、
    前記コントローラは、
    書き込み単位のデータを前記揮発性のメモリに記憶させ、
    前記書き込み単位のデータの前記記憶媒体への書き込み完了前に前記外部からの電圧の供給が停止した場合、前記電源回路により生成された前記複数の電源電圧の中の少なくとも一つの電源電圧を用いて、前記書き込み単位の前記データの前記記憶媒体への書き込みを完了させる請求項８記載のメモリシステム。
  10. 前記外部からの電圧の供給が停止した場合、前記コンデンサに充電された前記エネルギが前記電源回路に放電され、前記電源回路は、前記放電されたエネルギを用いて前記複数の電圧を生成する請求項９記載のメモリシステム。
  11. 外部から供給される電圧を用いて複数の電源電圧を生成し、
    前記複数の電源電圧の中の一つの電源電圧である充電電圧によりコンデンサにエネルギを充電し、
    前記コンデンサの容量を検出し、検出した前記コンデンサの容量に応じた前記充電電圧を生成する電源回路。
  12. 前記充電電圧は、前記コンデンサに充電されるエネルギ量が所定のエネルギ量と一致するような電圧である請求項１１記載の電源回路。
  13. 検出した前記コンデンサの容量が第１容量である場合、前記充電電圧の値として第１値が用いられ、
    検出した前記コンデンサの容量が前記第１容量よりも少ない第２容量である場合、前記充電電圧の値として前記第１値よりも大きい第２値が用いられる請求項１２記載の電源回路。
  14. 前記コンデンサは並列に接続されている複数のコンデンサからなり、
    前記複数のコンデンサの合成容量を検出する請求項１１乃至請求項１３のいずれか一項記載の電源回路。
  15. 前記コンデンサの容量の検出を指示するコマンドをコントローラから受信し、
    前記コンデンサの容量の検出値を含む通知を前記コントローラへ送信し、
    検出された前記コンデンサの容量に応じた値の前記充電電圧を生成させるコマンドを前記コントローラから受信する請求項１１乃至請求項１４のいずれか一項記載の電源回路。
  16. 前記コンデンサから放電されたエネルギを用いて前記複数の電圧を生成する請求項１５記載の電源回路。
JP2019164855A 2019-09-10 2019-09-10 メモリシステム及び電源回路 Pending JP2021044037A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019164855A JP2021044037A (ja) 2019-09-10 2019-09-10 メモリシステム及び電源回路
TW108147169A TWI754871B (zh) 2019-09-10 2019-12-23 記憶體系統及電源電路
CN202010061838.7A CN112559398B (zh) 2019-09-10 2020-01-19 存储器系统以及电源电路
US16/802,496 US20210074336A1 (en) 2019-09-10 2020-02-26 Memory system and power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019164855A JP2021044037A (ja) 2019-09-10 2019-09-10 メモリシステム及び電源回路

Publications (1)

Publication Number Publication Date
JP2021044037A true JP2021044037A (ja) 2021-03-18

Family

ID=74849619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019164855A Pending JP2021044037A (ja) 2019-09-10 2019-09-10 メモリシステム及び電源回路

Country Status (4)

Country Link
US (1) US20210074336A1 (ja)
JP (1) JP2021044037A (ja)
CN (1) CN112559398B (ja)
TW (1) TWI754871B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796729B2 (en) * 2019-02-05 2020-10-06 Micron Technology, Inc. Dynamic allocation of a capacitive component in a memory device
CN113225870B (zh) * 2021-03-29 2023-12-22 青岛小鸟看看科技有限公司 Vr设备定位方法及vr设备
JP2023042175A (ja) * 2021-09-14 2023-03-27 キオクシア株式会社 メモリシステム及びメモリシステムの制御方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0863204A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 不揮発性メモリの電源回路
US8208338B2 (en) * 2006-05-12 2012-06-26 Samsung Electronics Co., Ltd. Semiconductor device
CN101783518A (zh) * 2009-01-16 2010-07-21 比亚迪股份有限公司 一种电池管理器及使用方法
TWI428622B (zh) * 2010-11-25 2014-03-01 Ind Tech Res Inst 一種藉由電池充放電特性檢控容量與功率的方法
US9201121B2 (en) * 2010-12-06 2015-12-01 Texas Instruments Incorporated System and method for sensing battery capacity
US8310098B2 (en) * 2011-05-16 2012-11-13 Unigen Corporation Switchable capacitor arrays for preventing power interruptions and extending backup power life
CN103765001A (zh) * 2011-08-24 2014-04-30 松下电器产业株式会社 车辆用电源装置
US20150279463A1 (en) * 2014-03-31 2015-10-01 Dell Products, L.P. Adjustable non-volatile memory regions of dram-based memory module
US9646657B2 (en) * 2015-09-04 2017-05-09 Intel Corporation Power loss capacitor test using voltage ripple
CN105677241A (zh) * 2015-12-30 2016-06-15 华为技术有限公司 充电方法、装置及固态硬盘
JP2017121864A (ja) * 2016-01-07 2017-07-13 株式会社オートネットワーク技術研究所 給電中継回路、副電池モジュール、電源システム
US9721742B1 (en) * 2016-06-25 2017-08-01 Active-Semi, Inc. Power integrated circuit with autonomous limit checking of ADC channel measurements
JP7007922B2 (ja) * 2017-02-24 2022-01-25 アズビル株式会社 制御装置、および制御方法
US10283173B2 (en) * 2017-04-19 2019-05-07 Seagate Technologies Llc Intelligent backup capacitor management

Also Published As

Publication number Publication date
TWI754871B (zh) 2022-02-11
TW202111700A (zh) 2021-03-16
US20210074336A1 (en) 2021-03-11
CN112559398A (zh) 2021-03-26
CN112559398B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
CN112559398B (zh) 存储器系统以及电源电路
US10706942B2 (en) Backup power circuit and electrical device
US11367490B2 (en) Capacitive voltage modifier for power management
US10803963B2 (en) Capacitive voltage divider for power management
US20240096427A1 (en) Method and circuit for providing auxiliary power and storage device including the same
US10656692B2 (en) Memory system
US11495290B2 (en) Memory system and power supply circuit with power loss protection capability
US20230091384A1 (en) Memory system and control method of memory system
US11875042B2 (en) Memory system and control method for controlling charging capacitor of a power supply circuit
US11804272B2 (en) Memory system and storage system