JP7007922B2 - 制御装置、および制御方法 - Google Patents

Description

本発明は、データ保存用の不揮発性メモリに電源を供給するための電源供給技術に関する。

産業用のコントローラやフィールド機器などの下位機器を制御する、サーバ装置や上位コントローラなどの制御装置では、制御対象となる下位機器の制御、監視、管理などの各種処理に用いる各種データを、ＳＤカードなどの不揮発性メモリに保存する機能を有しているものがある。このような制御装置では、不揮発性メモリへのデータ書き込み時に動作電源が低下した場合、データの欠損やフォーマットの破損が発生する可能性がある。

従来、このようなデータ保存技術として、動作電源が供給されている通常動作時に、不揮発性メモリに供給しているメモリ電源をコンデンサ（キャパシタ）にバックアップしておき、動作電源が低下した場合には、不揮発性メモリで実行中の書き込み動作が完了するまでの期間分のメモリ電源を、コンデンサから不揮発性メモリに対して供給する技術が提案されている（例えば、特許文献１など参照）。

特開２００３－００５８７１号公報

のような従来技術では、不揮発性メモリにおける記憶容量の増大に応じて、メモリ電源の消費量も増大するため、動作電源の低下時に、不揮発性メモリで実行中の書き込み動作が完了するまで期間分の動作を保証するには、コンデンサの大容量化が必要となる。しかしながら、動作電源の供給が再開されてメモリ電源がコンデンサに充電される際、コンデンサの大容量化に伴って動作電源からコンデンサへ流れる突入電流が増大し、動作電源を供給する電源回路に悪影響を及ぼす場合や、メモリ電源の電圧立ち上がりが遅くなって不揮発性メモリが動作しない場合があるという問題点があった。

本発明はこのような課題を解決するためのものであり、動作電源の供給再開時に、不揮発性メモリのメモリ電源をバックアップするためのコンデンサ（キャパシタ）へ流れる突入電流を抑制できるとともに、メモリ電源の電圧立ち上がり時間を短縮できる電源供給技術を提供することを目的としている。

このような目的を達成するために、本発明にかかるメモリ電源供給回路は、電源回路から供給された動作電源に基づいて、不揮発性メモリの動作に用いるメモリ電源を生成するメモリ電源生成部と、前記メモリ電源生成部で生成された前記メモリ電源をバックアップするコンデンサと、前記不揮発性メモリに対する前記メモリ電源の供給／停止を制御する供給制御部と、前記メモリ電源生成部と前記コンデンサとの間に接続されて、前記動作電源の電圧が前記コンデンサの充電電圧を上回った場合には、前記メモリ電源生成部の出力電圧を前記コンデンサに供給し、前記動作電源の電圧が前記充電電圧を下回った場合には、前記コンデンサから前記メモリ電源生成部へ流れる逆流電流を防止する逆流防止部とを備え、前記メモリ電源生成部は、前記動作電源の供給開始時に所定の割合で前記出力電圧を上昇させることにより、前記コンデンサに対して前記メモリ電源を徐々に供給し、前記供給制御部は、前記充電電圧が第１の電圧以上である場合に、前記不揮発性メモリに対して前記メモリ電源を供給し、前記充電電圧が第２の電圧以下である場合に、前記不揮発性メモリに対する前記メモリ電源の供給を停止するようにしたものである。

また、本発明にかかる上記メモリ電源供給回路の一構成例は、前記逆流防止部に代えて、前記電源回路と前記メモリ電源生成部との間に接続されて、前記動作電源の電圧が前記充電電圧を上回った場合には、前記動作電源を前記メモリ電源生成部に供給し、前記動作電源の電圧が前記充電電圧を下回った場合には、前記コンデンサから前記メモリ電源生成部を介して前記電源回路へ流れる逆流電流を防止する逆流防止部を備えるものである。

また、本発明にかかる上記メモリ電源供給回路の一構成例は、前記メモリ電源生成部が、前記電源回路の電圧が第３の電圧以上になった場合に、前記出力電圧の出力を開始するようにしたものである。

また、本発明にかかる制御装置は、制御に用いる各種データを不揮発性メモリで保存する制御装置であって、前記不揮発性メモリに対してメモリ電源を供給する回路として、前述したいずれかのメモリ電源供給回路を備えている。

また、本発明にかかる上記制御装置の一構成例は、前記動作電源の生成に用いられる主電源の主電源電圧が第４の電圧を下回った場合、前記主電源の遮断を予告する主電源低下出力を出力する電源断予告部と、前記動作電源の電圧が第５の電圧の低下を下回った場合、前記動作電源の電圧低下を示す動作電源低下出力を出力する電源電圧検出部と、前記主電源低下出力が前記主電源の遮断を予告しているとともに、前記動作電源低下出力が前記動作電源の電圧低下を示していない場合、前記動作電源の電源供給状態が電源低下状態にあると判定する電源状態判定部と、前記主電源低下出力により前記主電源の遮断が予告された場合、前記不揮発性メモリへ書き込むべきデータの有無を確認し、得られた確認結果に基づいて、前記メモリ電源に関する強制遮断の要否を示す強制遮断制御出力を出力する演算制御回路と、前記電源状態判定部により前記動作電源が前記電源低下状態にあると判定されている期間において、前記演算制御回路から出力された新たな強制遮断制御出力を取り込んで、前記供給制御部へ保持出力する強制遮断保持部とをさらに備え、前記供給制御部は、前記強制遮断保持部からの保持出力が強制遮断要を示す場合、前記不揮発性メモリに対する前記メモリ電源の供給を強制的に遮断するようにしたものである。

また、本発明にかかる上記制御装置の一構成例は、前記電源断予告部が、前記主電源の復旧に応じて前記主電源電圧が第６の電圧以上に上昇した場合、前記主電源低下出力の出力を停止し、前記電源状態判定部は、前記主電源低下出力の出力が停止しているとともに、前記動作電源低下出力が前記動作電源の電圧低下を示していない場合、前記動作電源の電源供給状態が電源供給状態にあると判定し、前記強制遮断保持部は、前記電源状態判定部での判定結果が前記電源低下状態から前記電源供給状態に変化した場合、強制遮断不要を前記供給制御部へ保持出力し、前記供給制御部は、前記強制遮断保持部からの保持出力が強制遮断不要を示す場合、前記不揮発性メモリに対する前記メモリ電源の強制遮断を解除するようにしたものである。

また、本発明にかかるメモリ電源供給方法は、メモリ電源生成部が、電源回路から供給された動作電源に基づいて、不揮発性メモリの動作に用いるメモリ電源を生成するメモリ電源生成ステップと、コンデンサが、前記メモリ電源生成部で生成された前記メモリ電源をバックアップするステップと、供給制御部が、前記不揮発性メモリに対する前記メモリ電源の供給／停止を制御する供給制御ステップと、前記メモリ電源生成部と前記コンデンサとの間に接続された逆流防止部が、前記動作電源の電圧が前記コンデンサの充電電圧を上回った場合には、前記メモリ電源生成部の出力電圧を前記コンデンサに供給し、前記動作電源の電圧が前記充電電圧を下回った場合には、前記コンデンサから前記メモリ電源生成部へ流れる逆流電流を防止する逆流防止ステップとを備え、前記メモリ電源生成ステップは、前記動作電源の供給開始時に所定の割合で前記出力電圧を上昇させることにより、前記コンデンサに対して前記メモリ電源を徐々に供給し、前記供給制御ステップは、前記充電電圧が第１の電圧以上である場合に、前記不揮発性メモリに対して前記メモリ電源を供給し、前記充電電圧が第２の電圧以下である場合に、前記不揮発性メモリに対する前記メモリ電源の供給を停止するようにしたものである。

また、本発明にかかる上記メモリ電源供給方法の一構成例は、前記逆流防止ステップに代えて、前記電源回路と前記メモリ電源生成部との間に接続された前記逆流防止部が、前記動作電源の電圧が前記充電電圧を上回った場合には、前記動作電源を前記メモリ電源生成部に供給し、前記動作電源の電圧が前記充電電圧を下回った場合には、前記コンデンサから前記メモリ電源生成部を介して前記電源回路へ流れる逆流電流を防止する逆流防止ステップを備えるものである。

本発明によれば、動作電源供給開始時には、コンデンサに供給される出力電圧の上昇する傾きが、メモリ電源生成部により抑制されるため、コンデンサへの突入電流が抑制されるとともに、コンデンサの充電電圧が不揮発性メモリの動作開始電圧以上に達した時点から、不揮発性メモリへのメモリ電源の供給が開始される。したがって、不揮発性メモリの記憶容量増大に応じてコンデンサを大容量化しても、動作電源からコンデンサへ流れる突入電流を抑制でき、動作電源を供給する電源回路に対する悪影響を回避することができるとともに、不揮発性メモリに供給されるメモリ電源の電圧立ち上がり時間を短縮することが可能となる。

第１の実施の形態にかかる制御装置の構成を示すブロック図である。 動作電源供給開始時における回路電圧の変化を示すグラフである。 動作電源供給停止時における回路電圧の変化を示すグラフである。 動作電源供給再開時における回路電圧の変化を示すグラフである。 第２の実施の形態にかかる制御装置の構成を示すブロック図である。 電源状態判定時における回路電圧の変化を示すタイミングチャートである。 第２の実施の形態にかかる電源状態判定時における回路電圧の変化を示すグラフである。 第３の実施の形態にかかる電源状態判定時における回路電圧の変化を示すグラフである。

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる制御装置１について説明する。図１は、第１の実施の形態にかかる制御装置の構成を示すブロック図である。

この制御装置１は、例えば産業用のコントローラやフィールド機器などの下位機器を制御する、サーバ装置や上位コントローラなどの制御装置からなり、制御対象となる下位機器の制御、監視、管理などの各種処理に用いる各種データを不揮発性メモリに保存する機能を有している。
図１に示すように、制御装置１には、主な内部回路として、演算制御回路ＣＮＴ、不揮発性メモリＲＯＭ、電源回路ＳＰ、およびメモリ電源供給回路１０が設けられている。

演算制御回路ＣＮＴは、ＣＰＵやその周辺回路を有し、これらハードウェアとプログラムとが協働することにより、制御対象となる下位機器の制御、監視、管理などの各種処理を行う機能と、これら処理に用いる各種データを不揮発性メモリＲＯＭに保存する機能とを有している。
不揮発性メモリＲＯＭは、例えばＳＤカードなどのＮＶＲＡＭ（Non-Volatile RAM）からなり、メモリ電源供給回路１０から供給されたメモリ電源により、演算制御回路ＣＮＴからのデータの書き込み動作や読み出し動作を行う機能を有している。

電源回路ＳＰは、一般的な電源回路からなり、例えば商用ＡＣ電源などからなる外部からの主電源Ｐｉｎに基づいて動作電源Ｐｗを生成し、演算制御回路ＣＮＴおよびメモリ電源供給回路１０を含む内部回路のそれぞれに供給する機能を有している。

［メモリ電源供給回路］
メモリ電源供給回路１０は、電源回路ＳＰの動作電源Ｐｗに基づいて、不揮発性メモリＲＯＭで用いるメモリ電源Ｐｍを生成して出力する機能を有しており、主な回路部として、電源監視部１１、メモリ電源生成部１２、電圧比較部１３、逆流防止部１４、コンデンサ１５、電圧監視部１６、および供給制御部１７とが設けられている。

電源監視部１１は、動作電源Ｐｗの供給開始時に動作電源Ｐｗの動作電源電圧Ｖｗが予め設定した出力開始電圧Ｖｍｏｎ（第３の電圧）以上に上昇した場合に、メモリ電源生成部１２に対してメモリ電源Ｐｍの出力開始を指示する機能を有している。以下では、メモリ電源Ｐｍが、メモリ電源生成部１２から逆流防止部１４、コンデンサ１５、供給制御部１７へ経て不揮発性メモリＲＯＭに対して供給される一連の電源系統を指すものとする。なお、便宜上、メモリ電源Ｐｍのうち、コンデンサ１５でバックアップされるメモリ電源をＰｃと呼び、供給制御部１７から不揮発性メモリＲＯＭに対して供給されるメモリ電源をＰｒｏｍと呼ぶこともある。

メモリ電源生成部１２は、電源回路ＳＰから供給された動作電源Ｐｗに基づいて、不揮発性メモリＲＯＭの動作に用いるメモリ電源Ｐｍを生成する機能と、動作電源Ｐｗの供給開始時には、電源監視部１１からの出力開始の指示に応じて、所定の割合でメモリ電源Ｐｍの出力電圧Ｖｍを上昇させることにより、コンデンサ１５に対してメモリ電源Ｐｍを徐々に供給する機能とを有している。

電圧比較部１３は、メモリ電源Ｐｍ（Ｐｃ）のメモリ電源電圧、すなわちコンデンサ１５の充電電圧Ｖｃと動作電源Ｐｗの動作電源電圧Ｖｗとを比較する機能を有している。

逆流防止部１４は、メモリ電源生成部１２とコンデンサ１５との間に接続されて、電圧比較部１３により動作電源Ｐｗの動作電源電圧Ｖｗがコンデンサ１５の充電電圧Ｖｃを上回ったことが検出された場合には、メモリ電源生成部１２からの出力電圧Ｖｍをコンデンサ１５に供給する機能と、電圧比較部１３により動作電源電圧Ｖｗが充電電圧Ｖｃを下回ったことが検出された場合には、コンデンサ１５から逆流防止部１４へ流れる逆流電流を防止する機能とを有している。

なお、本実施の形態では、図１に示したように、逆流防止部１４がメモリ電源生成部１２とコンデンサ１５との間に接続されている場合を例に説明するが、これに限定されるものではない。例えば、メモリ電源生成部１２と電源回路ＳＰとの間に逆流防止部１４を接続してもよい。この場合、逆流防止部１４は、電圧比較部１３によりＶｗがＶｃを上回ったことが検出された場合には、動作電源Ｐｗをメモリ電源生成部１２に供給し、ＶｗがＶｃを下回ったことが検出された場合には、コンデンサ１５からメモリ電源生成部１２を介して逆流防止部１４へ電源回路ＳＰへ流れる逆流電流を防止することになる。このような構成であっても、図１と場合と同様の作用効果を得ることができる。

コンデンサ１５は、電源バックアップ用の一般的なコンデンサやキャパシタからなり、逆流防止部１４を介してメモリ電源生成部１２から供給された出力電圧Ｖｍを常時充電することにより、不揮発性メモリＲＯＭで用いるメモリ電源Ｐｍを（メモリ電源Ｐｃとして）バックアップする機能を有している。

電圧監視部１６は、コンデンサ１５の充電電圧Ｖｃを監視し、Ｖｃが予め設定した、不揮発性メモリＲＯＭの動作開始電圧（第１の電圧）以上の電圧を示す、供給開始電圧Ｖｃｏｎ以上に上昇した場合に、不揮発性メモリＲＯＭに対するメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）の供給を指示する機能と、Ｖｃが予め設定した供給停止電圧Ｖｃｏｆｆ（第２の電圧）以下に低下した場合に、不揮発性メモリＲＯＭに対するメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）の供給停止を指示する機能とを有している。

供給制御部１７は、コンデンサ１５と不揮発性メモリＲＯＭとの間に設けられて、電圧監視部１６からの供給指示に応じて、メモリ電源Ｐｍを不揮発性メモリＲＯＭへ供給する（Ｐｃ→Ｐｒｏｍ）機能と、電圧監視部１６からの供給停止指示に応じて、不揮発性メモリＲＯＭに対するメモリ電源Ｐｍの供給（Ｐｃ→Ｐｒｏｍ）を停止する機能とを有している。

［動作電源供給開始時の回路動作］
次に、図２を参照して、本実施の形態にかかる制御装置１における、動作電源供給開始時の回路動作について説明する。図２は、動作電源供給開始時における回路電圧の変化を示すグラフである。

まず、時刻Ｔ１において、制御装置１に対して主電源Ｐｉｎの供給が開始された場合、動作電源Ｐｗの動作電源電圧Ｖｗが徐々に上昇する。この際、動作電源電圧Ｖｗは十分上昇していないため、メモリ電源生成部１２から出力電圧Ｖｍは出力されておらず、コンデンサ１５の充電電圧Ｖｃは０Ｖである。

その後、時刻Ｔ２において、動作電源電圧Ｖｗが出力開始電圧Ｖｍｏｎまで上昇した時点で、電源監視部１１から出力開始が指示されて、メモリ電源生成部１２から所定の割合で規定電源電圧Ｖｃｃまで上昇する出力電圧Ｖｍが出力される。この際、電圧比較部１３により、Ｖｗが充電電圧Ｖｃより高いことが検出されているため、Ｖｍは逆流防止部１４を介してコンデンサ１５に供給されてＶｃとして徐々に充電される。この割合、すなわち単位時間当たりの上昇電圧については、コンデンサ１５の容量、動作電源Ｐｗの規定電源電圧Ｖｃｃ、電源回路ＳＰで許容される瞬時電流などの回路条件に基づいて、予め設定しておけばよい。

続く時刻Ｔ３に、動作電源電圧Ｖｗが規定電源電圧Ｖｃｃに到達して一定となり、その後の時刻Ｔ４において、Ｖｃが供給開始電圧Ｖｃｏｎまで上昇した時点で、電圧監視部１６から供給開始が指示されて、供給制御部１７により、不揮発性メモリＲＯＭに対して、メモリ電源Ｐｍの供給（Ｐｃ→Ｐｒｏｍ）が開始される。これにより、時刻Ｔ５にＶｃがＶｃｃに到達して一定となるとともに、不揮発性メモリＲＯＭのＲＯＭ電源電圧ＶｒｏｍもＶｃｃに到達して一定となる。この際、コンデンサ１５に十分な電荷が充電されているため、不揮発性メモリＲＯＭが動作を開始してもＶｒｏｍはほぼ安定している。

これにより、動作電源供給開始時には、コンデンサ１５に供給される出力電圧Ｖｍの上昇する割合が、メモリ電源生成部１２により抑制されるため、コンデンサ１５への突入電流も抑制されることになる。したがって、不揮発性メモリＲＯＭの記憶容量増大に応じてコンデンサ１５を大容量化しても、動作電源Ｐｗからコンデンサ１５へ流れる突入電流を抑制でき、動作電源Ｐｗを供給する電源回路ＳＰに対する悪影響を回避することが可能となる。

［動作電源供給停止時の回路動作］
次に、図３を参照して、本実施の形態にかかる制御装置１における、動作電源供給停止時の回路動作について説明する。図３は、動作電源供給停止時における回路電圧の変化を示すグラフである。

まず、時刻Ｔ１において、制御装置１に対する主電源Ｐｉｎの供給が停止された場合、電源回路ＳＰからの動作電源Ｐｗの動作電源電圧Ｖｗが徐々に低下する。なお、時刻Ｔ１以前では、Ｖｗは規定電源電圧Ｖｃｃまで十分上昇しており、メモリ電源生成部１２からＶｃｃとほぼ等しい出力電圧Ｖｍが出力されており、コンデンサ１５の充電電圧ＶｃもＶｃｃとほぼ等しい値を示している。

続く、時刻Ｔ２において、電圧比較部１３により、動作電源電圧Ｖｗが充電電圧Ｖｃより低下したことが検出された場合、逆流防止部１４によりコンデンサ１５からメモリ電源生成部１２への逆流電流が防止される。これにより、Ｖｗに連れてＶｃが低下するため、コンデンサ１５に対するメモリ電源Ｐｍの供給が停止するが、逆流電流によるＶｃの低下を回避できる。したがって、メモリ電源生成部１２からのＰｍの供給が停止した後も、一定の期間にわたり、コンデンサ１５にバックアップされているＰｍを不揮発性メモリＲＯＭに供給することができ（Ｐｃ→Ｐｒｏｍ）、不揮発性メモリＲＯＭの動作を保証することができる。

この後、時刻Ｔ３において、Ｖｃが供給停止電圧Ｖｃｏｆｆまで低下した時点で、電圧監視部１６から供給停止が指示されて、供給制御部１７により、不揮発性メモリＲＯＭに対するＰｍの供給（Ｐｃ→Ｐｒｏｍ）が停止される。これにより、不揮発性メモリＲＯＭのＲＯＭ電源電圧Ｖｒｏｍは時刻Ｔ５に０Ｖまで低下するが、ＶｃはＶｃｏｆｆとほぼ等しい電圧に保持されることになる。

この際、Ｖｃｏｆｆとして不揮発性メモリＲＯＭの最低動作電圧を用いた場合、時刻Ｔ２から時刻Ｔ３まで不揮発性メモリＲＯＭの動作が保証されることになる。したがって、不揮発性メモリＲＯＭで消費される電力やコンデンサ１５の容量を適切に選択することにより、時刻Ｔ２から時刻Ｔ３までの期間、すなわち必要となる不揮発性メモリＲＯＭの動作保証期間を得ることができる。

［動作電源供給再開時の回路動作］
次に、図４を参照して、本実施の形態にかかる制御装置１における、動作電源供給再開時の回路動作について説明する。図４は、動作電源供給再開時における回路電圧の変化を示すグラフである。

まず、時刻Ｔ１において、制御装置１に対して主電源Ｐｉｎの供給が再開された場合、動作電源Ｐｗの動作電源電圧Ｖｗが徐々に上昇する。この際、動作電源電圧Ｖｗは十分上昇していないため、メモリ電源生成部１２から出力電圧Ｖｍは出力されていないが、コンデンサ１５には直前動作における充電電圧Ｖｃが保持されている。

その後、時刻Ｔ２において、動作電源電圧Ｖｗが出力開始電圧Ｖｍｏｎまで上昇した時点で、電源監視部１１から出力開始が指示されて、メモリ電源生成部１２から所定の割合で規定電源電圧Ｖｃｃまで上昇する出力電圧Ｖｍが出力される。この際、電圧比較部１３により、ＶｃがＶｍより高いことが検出されているため、コンデンサ１５に対する充電は行われない。

続く時刻Ｔ３に、動作電源電圧Ｖｗが規定電源電圧Ｖｃｃに到達して一定となり、その後の時刻Ｔ４においてＶｍがＶｃに到達して、電圧比較部１３により、ＶｃがＶｍより低いことが検出された後、コンデンサ１５が徐々に充電され、Ｖｃが上昇を開始する。これにより、時刻Ｔ５に、Ｖｃが供給開始電圧Ｖｃｏｎまで上昇した時点で、電圧監視部１６から供給開始が指示されて、供給制御部１７により、不揮発性メモリＲＯＭに対するメモリ電源Ｐｃの供給が開始される。その後、時刻Ｔ６にＶｃがＶｃｃに到達して一定となるとともに、不揮発性メモリＲＯＭで用いるメモリ電源Ｐｍ（Ｐｒｏｍ）の電圧ＶｒｏｍもＶｃｃに到達して一定となる。この際、コンデンサ１５に十分な電荷が充電されているため、不揮発性メモリＲＯＭが動作を開始してもＶｒｏｍはほぼ安定している。

これにより、動作電源供給再開時には、コンデンサ１５に直前動作の充電電圧Ｖｃが保持されており、出力電圧ＶｍがＶｃに到達するまでコンデンサ１５に対する充電電流は流れないため、コンデンサ１５への突入電流も抑制されることになる。また、ＶｍがＶｃに到達した後については、コンデンサ１５に供給される出力電圧Ｖｍの上昇する割合が、メモリ電源生成部１２により抑制されるため、コンデンサ１５への突入電流も抑制されることになる。したがって、不揮発性メモリＲＯＭの記憶容量増大に応じてコンデンサ１５を大容量化しても、動作電源Ｐｗからコンデンサ１５へ流れる突入電流を抑制でき、動作電源Ｐｗを供給する電源回路ＳＰに対する悪影響を回避することが可能となる。

［第１の実施の形態の効果］
このように、本実施の形態は、電源回路ＳＰから供給された動作電源Ｐｗに基づいて、不揮発性メモリＲＯＭで用いるメモリ電源Ｐｍを生成するメモリ電源生成部１２と、メモリ電源生成部１２で生成されたメモリ電源Ｐｍを（Ｐｃとして）バックアップするコンデンサ１５と、不揮発性メモリＲＯＭに対するメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）の供給／停止を制御する供給制御部１７とを備え、メモリ電源生成部１２が、Ｐｗの供給開始時に所定の割合で出力電圧Ｖｍを上昇させることにより、コンデンサ１５に対してメモリ電源Ｐｍを徐々に供給し、供給制御部１７が、コンデンサ１５でバックアップされている不揮発性メモリＲＯＭに対するメモリ電源Ｐｍ（Ｐｃ）の充電電圧Ｖｃが供給開始電圧Ｖｃｏｎ以上である場合に、不揮発性メモリＲＯＭに対してメモリ電源Ｐｃを供給するようにしたものである。

これにより、動作電源供給開始時には、コンデンサ１５に供給される出力電圧Ｖｍの上昇する割合が、メモリ電源生成部１２により抑制されるため、コンデンサ１５への突入電流も抑制されるとともに、コンデンサ１５の充電電圧Ｖｃが不揮発性メモリＲＯＭの動作開始電圧以上に達した時点から、不揮発性メモリＲＯＭへのメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）の供給が開始される。したがって、不揮発性メモリＲＯＭの記憶容量増大に応じてコンデンサ１５を大容量化しても、動作電源Ｐｗからコンデンサ１５へ流れる突入電流を抑制でき、動作電源Ｐｗを供給する電源回路ＳＰに対する悪影響を回避することが可能となる。

これに加えて、本実施の形態は、メモリ電源生成部１２とコンデンサ１５との間に接続された逆流防止部１４が、メモリ電源生成部１２とコンデンサ１５との間に接続されて、動作電源Ｐｗの動作電源電圧Ｖｗがコンデンサ１５の充電電圧Ｖｃを上回った場合には、メモリ電源生成部１２の出力電圧Ｖｍをコンデンサ１５に供給し、ＶｍがＶｃを下回った場合には、コンデンサ１５からメモリ電源生成部１２へ流れる逆流電流を防止するようにしたものである。

これにより、動作電源供給停止後にＶｍがＶｃより低下した時点で、逆流防止部１４によりコンデンサ１５からメモリ電源生成部１２への逆流電流が防止される。したがって、逆流電流によるＶｃの低下を回避でき、電源回路ＳＰからの動作電源Ｐｗの供給が停止した後も、一定の期間にわたり、コンデンサ１５にバックアップされているＰｍを不揮発性メモリＲＯＭに供給することができ（Ｐｃ→Ｐｒｏｍ）、不揮発性メモリＲＯＭの動作を保証することができる。

さらに、本実施の形態において、充電電圧Ｖｃが供給停止電圧Ｖｃｏｆｆ以下に低下した場合に、供給制御部１７が不揮発性メモリＲＯＭに対するメモリ電源Ｐｍの供給を停止するようにしたものである。
これにより、動作電源供給停止時には、一定の期間にわたり不揮発性メモリＲＯＭの動作を保証した後、不揮発性メモリＲＯＭのメモリ電源Ｐｍ（Ｐｒｏｍ）の電圧Ｖｒｏｍを０Ｖにすることができる。

また、動作電源供給再開時、電圧監視部１６からの供給指示に応じて供給制御部１７が不揮発性メモリＲＯＭに対するメモリ電源Ｐｍの供給（Ｐｃ→Ｐｒｏｍ）を開始した時点で、メモリ電源Ｐｍ（Ｐｒｏｍ）の電圧ＶｒｏｍがＶｃｏｎまで上昇するので、供給制御部１７がない場合と比較して、メモリ電源Ｐｍ（Ｐｒｏｍ）が０ＶからＶｃｏｎまで立ち上がる時間を短縮できる。

供給制御部１７がない場合、コンデンサ１５が常時不揮発性メモリＲＯＭと接続されていることになるため、Ｖｒｏｍが０Ｖから立ち上がる場合は、前述した図２のＶｍと同様に上昇することになり、立ち上がり時間はコンデンサ１５の充電時間の設定に依存することになる。供給制御部１７がある場合には、コンデンサ１５が、不揮発性メモリＲＯＭを電源遮断時に動作させるのに十分な容量を持っているため、瞬時にＶｒｏｍを立ち上げることができる。また、メモリ電源生成部１２からの出力電圧ＶｍがＶｃに到達するまでコンデンサ１５に対する充電電流は流れないため、コンデンサ１５への突入電流を抑制することができる。

また、本実施の形態において、電源監視部１１が、動作電源Ｐｗの供給開始時に動作電源Ｐｗの動作電源電圧Ｖｗが予め設定した出力開始電圧Ｖｍｏｎ以上に上昇した場合に、メモリ電源生成部１２に対してメモリ電源Ｐｍの出力開始を指示するようにしてもよい。これにより、電源回路ＳＰの電源電圧Ｖ２が十分立ち上がってからメモリ電源生成部１２が動作することで電源回路ＳＰへの影響を軽減することができる。

［第２の実施の形態］
次に、図５を参照して、本発明の第２の実施の形態にかかる制御装置１について説明する。図５は、第２の実施の形態にかかる制御装置の構成を示すブロック図である。

第１の実施の形態にかかる制御装置１では、図３に示したように、電源遮断直後、コンデンサ１５にバックアップされているメモリ電源Ｐｍを不揮発性メモリＲＯＭに供給すれば、時刻Ｔ２から時刻Ｔ３までの動作保証期間に、不揮発性メモリＲＯＭの動作を保証することができる。これにより、電源遮断時に、必要となるデータを不揮発性メモリＲＯＭにバックアップすることが可能となる。

不揮発性メモリＲＯＭがＳＤカードなどの挿抜可能なメディアであれば、電源遮断後、不揮発性メモリＲＯＭを制御装置１から抜き取る場合が考えられる。メディアやメディア接続用のインターフェースによっては、いわゆるホットプラグ対応のものもあるが、不揮発性メモリＲＯＭの回路保護の観点からすれば、不揮発性メモリＲＯＭに供給されているメモリ電源の電圧が低下するまで、不揮発性メモリＲＯＭの抜き取りを待つことが望ましい。

前述した、電源遮断直後における動作保証期間にデータを不揮発性メモリＲＯＭに書き込んだ場合、コンデンサ１５にバックアップされているＰｍが消費される。このため、電源遮断後から数秒以内の比較的短い時間でＶｃが低下し、供給停止電圧Ｖｃｏｆｆまで低下した時点で、供給制御部１７により、Ｐｍの供給が停止される。したがって、書込終了後、比較的短い時間で、不揮発性メモリＲＯＭを制御装置１から安全に抜き取ることができる。

一方、動作保証期間にデータを不揮発性メモリＲＯＭに書き込まない場合、コンデンサ１５にバックアップされているＰｍは消費されない。このため、電源遮断後から、例えば１分前後にわたる比較的長い時間をかけてＶｃが供給停止電圧Ｖｃｏｆｆまで低下することになる。したがって、電源遮断後、データを不揮発性メモリＲＯＭに書き込まない場合には、不揮発性メモリＲＯＭに対するＰｍの供給を強制的に遮断して、不揮発性メモリＲＯＭの抜き取りまでの待ち時間を短縮することが望ましい。
本実施の形態は、電源遮断後、不揮発性メモリＲＯＭに対するデータの書き込み要否に応じて、不揮発性メモリＲＯＭに対するＰｍの供給を制御するようにしたものである。

図５に示すように、本実施の形態にかかる制御装置１のメモリ電源供給回路１０において、新たな回路構成として、電源断予告部２０、電源電圧検出部２１、電源状態判定部２２、および強制遮断保持部２３を備えている。また、演算制御回路ＣＮＴおよび供給制御部１７に新たな機能が追加されている。

電源断予告部２０は、主電源Ｐｉｎの主電源電圧Ｖｉｎを監視し、Ｖｉｎが予め設定した主電源低下電圧Ｖｉｎｏｆｆ（第４の電圧）を下回った場合、Ｖｉｎさらには動作電源電圧Ｖｗの低下に先立ってＰｉｎの遮断を予告する主電源低下出力Ｓｉｎ（Ｓｉｎ＝Ｌｏｗレベル）を、演算制御回路ＣＮＴおよび電源状態判定部２２へ出力する機能と、Ｖｉｎが予め設定した主電源安定電圧Ｖｉｎｏｎ（第６の電圧）以上に上昇した場合、演算制御回路ＣＮＴおよび電源状態判定部２２に対する主電源低下出力Ｓｉｎの出力を停止する（Ｓｉｎ＝Ｈｉｇｈレベル）機能とを有している。ＶｉｎｏｆｆとＶｉｎｏｎの電圧値については、同じ値Ｖｉｎｏｆｆ＝Ｖｉｎｏｎに設定してもよいが、回路の安定動作を考慮して、ヒステリシス特性Ｖｉｎｏｆｆ＜Ｖｉｎｏｎを持たせてもよい。

電源電圧検出部２１は、動作電源Ｐｗの動作電源電圧Ｖｗを監視し、Ｖｗが予め設定した動作電源低下電圧Ｖｗｏｆｆ（第５の電圧）を下回った場合、電源状態判定部２２に対してＶｗの低下を示す動作電源低下出力Ｓｗ（Ｓｗ＝Ｌｏｗレベル）を出力する機能と、Ｖｗが予め設定した動作電源安定電圧Ｖｗｏｎに達している場合、電源状態判定部２２に対する動作電源低下出力Ｓｗの出力を停止する（Ｓｗ＝Ｈｉｇｈレベル）機能とを有している。ＶｗｏｆｆとＶｗｏｎの電圧値については、同じ値Ｖｗｏｆｆ＝Ｖｗｏｎに設定してもよいが、回路の安定動作を考慮して、ヒステリシス特性Ｖｗｏｆｆ＜Ｖｗｏｎを持たせてもよい。

電源状態判定部２２は、電源断予告部２０からの主電源低下出力Ｓｉｎと、電源電圧検出部２１からの動作電源低下出力Ｓｗとに基づいて、メモリ電源供給回路１０における電源供給状態が、電源供給状態（ＯＮ）、電源低下状態（ＤＯＷＮ）、電源停止状態（ＯＦＦ）のいずれであるかを判定する機能と、得られた判定結果に基づいて電源状態判定出力Ｓｐｗを強制遮断保持部２３へ出力する機能とを有している。具体的には、Ｓｉｎ＝ＨｉｇｈレベルでＳｗ＝Ｈｉｇｈレベルの場合にはＳｐｗ＝ＯＮと判定し、Ｓｉｎ＝ＬｏｗレベルでＳｗ＝Ｈｉｇｈレベルの場合にはＳｐｗ＝ＤＯＷＮと判定し、Ｓｗ＝Ｌｏｗレベルの場合にはＳｐｗ＝ＯＦＦと判定する。

演算制御回路ＣＮＴは、電源断予告部２０からの主電源低下出力Ｓｉｎにより主電源Ｐｉｎの遮断が予告された場合、不揮発性メモリＲＯＭに対して書き込むべき対象データがバッファ（図示せず）に蓄積されているか確認する機能と、得られた確認結果に基づいて、不揮発性メモリＲＯＭに供給するメモリ電源Ｐｍに関する強制遮断の要否を示す強制遮断制御出力Ｓｃｕｔ（強制遮断要：Ｓｃｕｔ＝Ｈｉｇｈレベル，強制遮断不要：Ｓｃｕｔ＝Ｌｏｗレベル）を強制遮断保持部２３へ出力する機能とを有している。

なお、不揮発性メモリＲＯＭに対する対象データの書き込みについては、他の制御回路（ＣＰＵ）で実行してもよいが、演算制御回路ＣＮＴで実行してもよい。この場合、演算制御回路ＣＮＴは、不揮発性メモリＲＯＭに対する対象データの書込動作に関連して、書込要求なし、書込要求あり、書き込み中、書込完了などの動作状態を管理し、これら動作状態に基づいて、対象データの有無や書き込みの正常終了を確認すればよい。対象データを正常に書き込みできる保証はないため、これら動作状態を用いて書き込みが正常終了したか確認し、正常終了しなかった場合は、正常終了するよう書き込みをリトライする。例えば、書き込み中を示す状態が一定時間を超えた場合には異常と判断してリトライし、書き込みが完了したら正常終了／異常終了を確認し、異常終了であればリトライする。

強制遮断保持部２３は、電源状態判定部２２からの電源状態判定出力Ｓｐｗが電源低下状態（Ｓｐｗ＝ＤＯＷＮ）を示す場合、演算制御回路ＣＮＴからの強制遮断制御出力Ｓｃｕｔを保持し、保持した強制遮断制御出力Ｓｃｕｔの指示内容を示す強制遮断保持出力Ｓｑ（Ｓｑ＝Ｓｃｕｔ）を供給制御部１７へ出力する機能と、Ｓｐｗが電源供給状態（Ｓｐｗ＝ＯＮ）を示す場合、Ｓｃｕｔに関係なく強制遮断不要（Ｓｑ＝Ｌｏｗレベル）を出力する機能とを有している。

供給制御部１７は、強制遮断保持部２３から出力される強制遮断保持出力Ｓｑが、強制遮断要を示す場合、不揮発性メモリＲＯＭに対するメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）を強制的に遮断する機能を有している。

［電源状態判定時の回路動作］
次に、図６を参照して、本実施の形態にかかる制御装置１における、電源状態判定時の回路動作について説明する。図６は、電源状態判定時における回路電圧の変化を示すタイミングチャートである。

まず、主電源遮断時には、時刻Ｔ１以前において、主電源Ｐｉｎの主電源電圧Ｖｉｎは、主電源低下電圧Ｖｉｎｏｆｆ以上であり、電源断予告部２０からＰｉｎの遮断を予告する主電源低下出力Ｓｉｎは出力されていない（Ｓｉｎ＝Ｈｉｇｈレベル）。これにより、電源状態判定部２２は、Ｖｉｎが安定して供給されていることから、電源供給状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＯＮ）を出力する。

一方、Ｐｉｎが遮断されて、時刻Ｔ１にＶｉｎがＶｉｎｏｆｆを下回った場合、電源断予告部２０からＰｉｎの遮断を予告するＳｉｎが出力される（Ｓｉｎ＝Ｌｏｗレベル）。この時点において、動作電源電圧ＶｗはＶｗｏｆｆ以上を示しており、電源電圧検出部２１からＶｗの低下を示す動作電源低下出力Ｓｗは出力されていない（Ｓｗ＝Ｈｉｇｈレベル）。これにより、電源状態判定部２２は、Ｖｗは安定供給されているもののＰｉｎの遮断予告が通知されたため、電源低下状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＤＯＷＮ）を出力する。

この後、Ｖｗが徐々に低下して、時刻Ｔ２にＶｗがＶｗｏｆｆを下回った場合、電源電圧検出部２１からＶｗの低下を示す動作電源低下出力Ｓｗ（Ｓｗ＝Ｌｏｗレベル）が出力される。これにより、電源状態判定部２２は、Ｐｉｎの遮断予告が通知されているとともに、Ｖｗの低下が通知されているため、電源停止状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＯＦＦ）を出力する。

また、主電源供給開始時には、時刻Ｔ３以前において、主電源Ｐｉｎの主電源電圧Ｖｉｎは主電源安定電圧Ｖｉｎｏｎを下回っており、電源断予告部２０からＰｉｎの遮断を予告する主電源低下出力Ｓｉｎ（Ｓｉｎ＝Ｌｏｗレベル）が出力されている。同じく、時刻Ｔ３以前において、動作電源電圧Ｖｗは動作電源安定電圧Ｖｗｏｎを下回っており、電源電圧検出部２１からＶｗの低下を示す動作電源低下出力Ｓｗ（Ｓｗ＝Ｌｏｗレベル）が出力されている。これにより、電源状態判定部２２から、電源停止状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＯＦＦ）が出力されている。

この後、時刻Ｔ３に、ＶｉｎがＶｉｎｏｎに達した時点で、電源断予告部２０はＳｉｎの出力を停止する（Ｓｉｎ＝Ｈｉｇｈレベル）。この場合、電源状態判定部２２は、Ｓｐｗ（Ｓｐｗ＝ＯＦＦ）を出力を継続する。
続いて、時刻Ｔ４に、ＶｗがＶｗｏｎに達した時点で、電源電圧検出部２１は、Ｓｗの出力を停止する（Ｓｗ＝Ｈｉｇｈレベル）。これにより、電源状態判定部２２は、Ｓｐｗ（Ｓｐｗ＝ＯＮ）を出力する。

［メモリ電源強制遮断動作］
次に、図７を参照して、本実施の形態にかかる制御装置１における、電源状態判定時の回路動作について説明する。図７は、第２の実施の形態にかかる電源状態判定時における回路電圧の変化を示すグラフである。

まず、時刻Ｔａ以前において、主電源Ｐｉｎの主電源電圧Ｖｉｎは、主電源低下電圧Ｖｉｎｏｆｆ以上であり、電源断予告部２０から主電源低下出力Ｓｉｎは出力されていない（Ｓｉｎ＝Ｈｉｇｈレベル）。同じく、時刻Ｔ１以前において、動作電源Ｐｗの動作電源電圧Ｖｗは、動作電源低下電圧Ｖｗｏｆｆ以上であり、電源電圧検出部２１から動作電源低下出力Ｓｗは出力されていない（Ｓｗ＝Ｈｉｇｈレベル）。これにより、電源状態判定部２２から、電源供給状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＯＮ）が出力されている。

時刻ＴａにおいてＰｉｎが遮断されてＶｉｎの低下が始まり、その後の時刻ＴｂにＶｉｎがＶｉｎｏｆｆを下回った場合、電源断予告部２０からＰｉｎの遮断を予告するＳｉｎ（Ｓｉｎ＝Ｌｏｗレベル）が出力される。この時点において、Ｖｗは動作電源安定電圧Ｖｗｏｎ以上を示しており、Ｓｗは出力されていない（Ｓｗ＝Ｈｉｇｈレベル）。これにより、電源状態判定部２２から、電源低下状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＤＯＷＮ）が出力される。

時刻Ｔｂ以降、Ｖｉｎの低下に応じてＶｗが徐々に低下し、その後の時刻Ｔｃにおいて、Ｖｗがコンデンサ１５の充電電圧Ｖｃより低下したことが電圧比較部１３で検出された場合、前述の図３で述べたように、逆流防止部１４によりコンデンサ１５からメモリ電源生成部１２への逆流電流が防止される。これにより、ＶｃがＶｗから切り離されて、時刻Ｔｃ以降、Ｖｗの低下と比べてＶｃの低下が緩やかになる。

一方、演算制御回路ＣＮＴは、時刻Ｔｂに電源断予告部２０から出力された主電源低下出力Ｓｉｎ（Ｓｉｎ＝Ｌｏｗレベル）に応じて、メモリ電源Ｐｍに関する強制遮断の要否判定を開始する。ここで、不揮発性メモリＲＯＭに対して書き込むべきデータがバッファに蓄積されておらず、例えば時刻Ｔｃより後の時刻Ｔｄにおいて、メモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）の強制遮断が必要と判定された場合、演算制御回路ＣＮＴから強制遮断要を示す強制遮断制御出力Ｓｃｕｔ（Ｓｃｕｔ＝Ｈｉｇｈレベル）が出力される。

時刻Ｔｄにおいて、強制遮断保持部２３は、電源状態判定部２２からの電源状態判定出力Ｓｐｗが電源低下状態（Ｓｐｗ＝ＤＯＷＮ）を示しているため、演算制御回路ＣＮＴからの強制遮断制御出力Ｓｃｕｔを保持し、強制遮断要を示す強制遮断保持出力Ｓｑを供給制御部１７へ出力する。
供給制御部１７は、強制遮断保持部２３から出力された強制遮断要を示す強制遮断保持出力Ｓｑに応じて、不揮発性メモリＲＯＭに対するメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）を強制遮断する。

これにより、時刻Ｔｄにおいて、不揮発性メモリＲＯＭのＲＯＭ電源電圧ＶｒｏｍがＶｃから切り離されることになる。このため、不揮発性メモリＲＯＭへの書き込み動作が行われず、不揮発性メモリＲＯＭでの消費電力が極めて小さい場合でも、ＶｒｏｍがＶｃの低下に比較して急峻に低下することになる。
この後、時刻ＴｅにＶｗが動作電源低下電圧Ｖｗｏｆｆ下回った場合、電源状態判定部２２から、電源停止状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＯＦＦ）が出力される。

［第２の実施の形態の効果］
このように、本実施の形態は、演算制御回路ＣＮＴが、電源断予告部２０から主電源Ｐｉｎの遮断が予告された場合、不揮発性メモリＲＯＭへ書き込むべきデータの有無に基づいて、メモリ電源Ｐｒｏｍに関する強制遮断の要否を示す強制遮断制御出力Ｓｃｕｔを出力し、電源状態判定部２２により、動作電源Ｐｗの電源供給状態が電源低下状態（Ｓｐｗ＝ＤＯＷＮ）にあると判定されている場合、強制遮断保持部２３が、新たなＳｃｕｔを取り込んで供給制御部１７へ保持出力するようにしたものである。

これにより、Ｐｉｎが遮断されてＰｗが低下している状態で、演算制御回路ＣＮＴからＰｒｏｍに関する強制遮断が指示された場合には、不揮発性メモリＲＯＭのＲＯＭ電源電圧Ｖｒｏｍがコンデンサ１５の充電電圧Ｖｃから切り離される。このため、Ｐｉｎ遮断時に、不揮発性メモリＲＯＭへの書き込み動作が行われず、不揮発性メモリＲＯＭでの消費電力が極めて小さい場合でも、ＶｒｏｍがＶｃの低下に比較して急峻に低下することになる。したがって、不揮発性メモリＲＯＭへの書き込み動作が行われない場合でも、早期に不揮発性メモリＲＯＭを抜き取ることが可能となる。

［第３の実施の形態］
次に、本発明の第３の実施の形態にかかる制御装置１について説明する。
第２の実施の形態において、不揮発性メモリＲＯＭのメモリ電源Ｐｒｏｍを強制遮断した直後に、主電源Ｐｉｎが復旧した場合、コンデンサ１５の充電電圧Ｖｃにより不揮発性メモリＲＯＭを動作させることができるにも関わらず、メモリ電源Ｐｒｏｍが遮断されたままとなって、不揮発性メモリＲＯＭが動作しない状態となる場合が考えられる。
本実施の形態では、このような状態に対応するため、主電源Ｐｉｎが復旧した場合には、メモリ電源Ｐｒｏｍの強制遮断を解除するようにしたものである。

本実施の形態にかかる制御装置１のメモリ電源供給回路１０は、前述した図５と同様の構成を有している。
これに加えて、強制遮断保持部２３は、電源状態判定部２２からの電源状態判定出力Ｓｐｗが電源低下状態（Ｓｐｗ＝ＤＯＷＮ）から電源供給状態（Ｓｐｗ＝ＯＮ）に変化した場合、演算制御回路ＣＮＴからの強制遮断制御出力Ｓｃｕｔに関係なく強制遮断不要（Ｓｑ＝Ｌｏｗレベル）を出力する機能とを有している。

［メモリ電源強制遮断動作］
次に、図８を参照して、本実施の形態にかかる制御装置１における、電源状態判定時の回路動作について説明する。図８は、第３の実施の形態にかかる電源状態判定時における回路電圧の変化を示すグラフである。

まず、時刻Ｔａ以前において、主電源Ｐｉｎの主電源電圧Ｖｉｎは、主電源低下電圧Ｖｉｎｏｆｆ以上であり、電源断予告部２０から主電源低下出力Ｓｉｎは出力されていない（Ｓｉｎ＝Ｈｉｇｈレベル）。同じく、時刻Ｔ１以前において、動作電源Ｐｗの動作電源電圧Ｖｗは、動作電源低下電圧Ｖｗｏｆｆ以上であり、電源電圧検出部２１から動作電源低下出力Ｓｗは出力されていない（Ｓｗ＝Ｈｉｇｈレベル）。これにより、電源状態判定部２２から、電源供給状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＯＮ）が出力されている。

時刻ＴａにおいてＰｉｎが遮断されてＶｉｎの低下が始まり、その後の時刻ＴｂにＶｉｎがＶｉｎｏｆｆを下回った場合、電源断予告部２０からＰｉｎの遮断を予告するＳｉｎ（Ｓｉｎ＝Ｌｏｗレベル）が出力される。この時点において、Ｖｗは動作電源安定電圧Ｖｗｏｎ以上を示しており、Ｓｗは出力されていない（Ｓｗ＝Ｈｉｇｈレベル）。これにより、電源状態判定部２２から、電源低下状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＤＯＷＮ）が出力される。

時刻Ｔｂ以降、Ｖｉｎの低下に応じてＶｗが徐々に低下し、その後の時刻Ｔｃにおいて、Ｖｗがコンデンサ１５の充電電圧Ｖｃより低下したことが電圧比較部１３で検出された場合、前述の図３で述べたように、逆流防止部１４によりコンデンサ１５からメモリ電源生成部１２への逆流電流が防止される。これにより、ＶｃがＶｗから切り離されて、時刻Ｔｃ以降、Ｖｗの低下と比べてＶｃの低下が緩やかになる。

一方、演算制御回路ＣＮＴは、時刻Ｔｂに電源断予告部２０から出力された主電源低下出力Ｓｉｎ（Ｓｉｎ＝Ｌｏｗレベル）に応じて、メモリ電源Ｐｍに関する強制遮断の要否判定を開始する。ここで、不揮発性メモリＲＯＭに対して書き込むべきデータがバッファに蓄積されておらず、例えば時刻Ｔｃより後の時刻Ｔｄにおいて、メモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）の強制遮断が必要と判定された場合、演算制御回路ＣＮＴから強制遮断要を示す強制遮断制御出力Ｓｃｕｔ（Ｓｃｕｔ＝Ｈｉｇｈレベル）が出力される。

時刻Ｔｄにおいて、強制遮断保持部２３は、電源状態判定部２２からの電源状態判定出力Ｓｐｗが電源低下状態（Ｓｐｗ＝ＤＯＷＮ）を示しているため、演算制御回路ＣＮＴからの強制遮断制御出力Ｓｃｕｔを保持し、強制遮断要を示す強制遮断保持出力Ｓｑを供給制御部１７へ出力する。
供給制御部１７は、強制遮断保持部２３から出力された強制遮断要を示す強制遮断保持出力Ｓｑに応じて、不揮発性メモリＲＯＭに対するメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）を強制遮断する。

これにより、時刻Ｔｄにおいて、不揮発性メモリＲＯＭのＲＯＭ電源電圧ＶｒｏｍがＶｃから切り離されることになる。このため、不揮発性メモリＲＯＭへの書き込み動作が行われず、不揮発性メモリＲＯＭでの消費電力が極めて小さい場合でも、ＶｒｏｍがＶｃの低下に比較して急峻に低下することになる。

この後、時刻ＴｅにＰｉｎが復旧してＶｉｎの上昇が始まり、その後の時刻ＴｆにＶｉｎがＶｉｎｏｎに達した場合、電源断予告部２０からＰｉｎの遮断を予告するＳｉｎの出力が停止される（Ｓｉｎ＝Ｈｉｇｈｔレベル）。この時点において、Ｖｗは動作電源安定電圧Ｖｗｏｎ以上を示しており、Ｓｗは出力されていない（Ｓｗ＝Ｈｉｇｈレベル）。これにより、時刻Ｔｆにおいて、電源状態判定部２２から、電源供給状態を示す電源状態判定出力Ｓｐｗ（Ｓｐｗ＝ＯＮ）が出力される。

時刻Ｔｆにおいて、強制遮断保持部２３は、電源状態判定部２２からの電源状態判定出力Ｓｐｗが電源供給状態（Ｓｐｗ＝ＯＮ）に変化したため、演算制御回路ＣＮＴからの強制遮断制御出力Ｓｃｕｔに関係なく強制遮断不要（Ｓｑ＝Ｌｏｗレベル）を出力する。
供給制御部１７は、強制遮断保持部２３から出力された強制遮断不要を示す強制遮断保持出力Ｓｑに応じて、不揮発性メモリＲＯＭに対するメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）の強制遮断を解除して、コンデンサ１５の充電電圧ＶｃをＲＯＭ電源電圧Ｖｒｏｍに接続する。これにより、ＶｒｏｍはＶｃまで上昇し、不揮発性メモリＲＯＭの動作が可能となる。

［第３の実施の形態の効果］
このように、本実施の形態は、強制遮断保持部２３が、電源状態判定部２２からの電源状態判定出力Ｓｐｗが電源低下状態（Ｓｐｗ＝ＤＯＷＮ）から電源供給状態（Ｓｐｗ＝ＯＮ）に変化した場合、演算制御回路ＣＮＴからの強制遮断制御出力Ｓｃｕｔに関係なく強制遮断不要（Ｓｑ＝Ｌｏｗレベル）を出力するようにしたものである。
これにより、不揮発性メモリＲＯＭのメモリ電源Ｐｒｏｍを強制遮断した直後に、主電源Ｐｉｎが復旧した場合には、メモリ電源Ｐｍの強制遮断が解除されて、コンデンサ１５の充電電圧Ｖｃにより不揮発性メモリＲＯＭを動作させることが可能となる。

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。

前述した第２の実施の形態では、電源遮断時に不揮発性メモリＲＯＭへ書き込むべき対象データがない場合を例として説明したが、充電電圧Ｖｃの低下は、対象データのデータ量に依存するため、対象データのデータ量が少ない場合は対象データがない場合と同様に、Ｖｃの低下に時間がかかることになる。このような場合には、不揮発性メモリＲＯＭの消費電流をモニタし、消費電流が一定時間にわたり低下した場合には、対象データの書込動作が終了したものと判断して、メモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）を遮断してもよい。

具体的には、供給制御部１７から不揮発性メモリＲＯＭへ流れるメモリ電流を検出するメモリ電流検出部を設け、電源状態判定部２２の電源状態判定出力Ｓｐｗが、電圧低下状態（Ｓｐｗ＝ＤＯＷＮ）または電源停止状態（Ｓｐｗ＝ＯＦＦ）であって、かつ、メモリ電流検出部により、メモリ電流が予め設定されている書込動作電流値を下回ったことを一定時間にわたって検出された場合、供給制御部１７により、不揮発性メモリＲＯＭに対するメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）を強制的に遮断すればよい。

これにより、対象データが少ない場合でも、書込動作終了から一定時間経過後にメモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）を強制的に遮断できる。また、演算制御回路ＣＮＴでの対象データの書込要否を判定する必要もなくなる。
不揮発性メモリの種類によっては、外部からの書込指令を受け取らなくても、内部処理として書込動作が発生する場合がある。上記のうよにメモリ電流をモニタすれば、内部処理により書込動作が発生した場合、メモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）を供給し、内部・外部処理による書込動作がない場合、メモリ電源Ｐｍ（Ｐｃ→Ｐｒｏｍ）を遮断することができる。

１…制御装置、１０…メモリ電源供給回路、１１…電源監視部、１２…メモリ電源生成部、１３…電圧比較部、１４…逆流防止部、１５…コンデンサ、１６…電圧監視部、１７…供給制御部、２０…電源断予告部、２１…電源電圧検出部、２２…電源状態判定部、２３…強制遮断保持部、ＣＮＴ…演算制御回路、ＲＯＭ…不揮発性メモリ、ＳＰ…電源回路、Ｐｉｎ…主電源、Ｐｗ…動作電源、Ｐｍ，Ｐｃ，Ｐｒｏｍ…メモリ電源、Ｖｉｎ…主電源電圧、Ｖｗ…動作電源電圧、Ｖｍ…出力電圧、Ｖｃ…充電電圧、Ｖｒｏｍ…ＲＯＭ電源電圧、Ｖｍｏｎ…出力開始電圧、Ｖｃｏｎ…供給開始電圧、Ｖｃｏｆｆ…供給停止電圧、Ｓｉｎ…主電源低下出力、Ｓｗ…動作電源低下出力、Ｓｐｗ…電源状態判定出力、Ｓｃｕｔ…強制遮断制御出力、Ｓｑ…強制遮断保持出力、Ｖｉｎｏｆｆ…主電源低下電圧、Ｖｉｎｏｎ…主電源安定電圧、Ｖｗｏｆｆ…動作電源低下電圧、Ｖｗｏｎ…動作電源安定電圧。

Claims (8)

1. 制御に用いる各種データを保存する不揮発性メモリに対してメモリ電源を供給する回路として、
   電源回路から供給された動作電源に基づいて、不揮発性メモリの動作に用いるメモリ電源を生成するメモリ電源生成部と、
   前記メモリ電源生成部で生成された前記メモリ電源をバックアップするコンデンサと、
   前記不揮発性メモリに対する前記メモリ電源の供給／停止を制御する供給制御部と、
   前記メモリ電源生成部と前記コンデンサとの間に接続されて、前記動作電源の電圧が前記コンデンサの充電電圧を上回った場合には、前記メモリ電源生成部の出力電圧を前記コンデンサに供給し、前記動作電源の電圧が前記充電電圧を下回った場合には、前記コンデンサから前記メモリ電源生成部へ流れる逆流電流を防止する逆流防止部とを備え、
   前記メモリ電源生成部は、前記動作電源の供給開始時に所定の割合で前記出力電圧を上昇させることにより、前記コンデンサに対して前記メモリ電源を徐々に供給し、
   前記供給制御部は、前記充電電圧が第１の電圧以上である場合に、前記不揮発性メモリに対して前記メモリ電源を供給し、前記充電電圧が第２の電圧以下である場合に、前記不揮発性メモリに対する前記メモリ電源の供給を停止する
   メモリ電源供給回路を備える制御装置において、
   前記動作電源の生成に用いられる主電源の主電源電圧が第４の電圧を下回った場合、前記主電源の遮断を予告する主電源低下出力を出力する電源断予告部と、
   前記動作電源の電圧が第５の電圧を下回った場合、前記動作電源の電圧低下を示す動作電源低下出力を出力する電源電圧検出部と、
   前記主電源低下出力が前記主電源の遮断を予告しているとともに、前記動作電源低下出力が前記動作電源の電圧低下を示していない場合、前記動作電源の電源供給状態が電源低下状態にあると判定する電源状態判定部と、
   前記主電源低下出力により前記主電源の遮断が予告された場合、前記不揮発性メモリへ書き込むべきデータの有無を確認し、得られた確認結果に基づいて、前記メモリ電源に関する強制遮断の要否を示す強制遮断制御出力を出力する演算制御回路と、
   前記電源状態判定部により前記動作電源が前記電源低下状態にあると判定されている期間において、前記演算制御回路から出力された新たな強制遮断制御出力を取り込んで、前記供給制御部へ保持出力する強制遮断保持部とをさらに備え、
   前記供給制御部は、前記強制遮断保持部からの保持出力が強制遮断要を示す場合、前記不揮発性メモリに対する前記メモリ電源の供給を強制的に遮断する
   制御装置。
2. 前記メモリ電源供給回路は、
   前記逆流防止部に代えて、前記電源回路と前記メモリ電源生成部との間に接続されて、前記動作電源の電圧が前記充電電圧を上回った場合には、前記動作電源を前記メモリ電源生成部に供給し、前記動作電源の電圧が前記充電電圧を下回った場合には、前記コンデンサから前記メモリ電源生成部を介して前記電源回路へ流れる逆流電流を防止する逆流防止部を備えることを特徴とする請求項１に記載の制御装置。
3. 前記メモリ電源生成部は、前記電源回路の電圧が第３の電圧以上になった場合に、前記出力電圧の出力を開始することを特徴とする請求項１または請求項２に記載の制御装置。
4. 前記電源断予告部は、前記主電源の復旧に応じて前記主電源電圧が第６の電圧以上に上昇した場合、前記主電源低下出力の出力を停止し、
   前記電源状態判定部は、前記主電源低下出力の出力が停止しているとともに、前記動作電源低下出力が前記動作電源の電圧低下を示していない場合、前記動作電源の電源供給状態が電源供給状態にあると判定し、
   前記強制遮断保持部は、前記電源状態判定部での判定結果が前記電源低下状態から前記電源供給状態に変化した場合、強制遮断不要を前記供給制御部へ保持出力し、
   前記供給制御部は、前記強制遮断保持部からの保持出力が強制遮断不要を示す場合、前記不揮発性メモリに対する前記メモリ電源の強制遮断を解除する
   ことを特徴とする請求項１～請求項３の何れか１項に記載の制御装置。
5. 制御に用いる各種データを保存する不揮発性メモリに対するメモリ電源の供給を制御する制御装置において実行される制御方法において、
   メモリ電源生成部が、電源回路から供給された動作電源に基づいて、不揮発性メモリの動作に用いるメモリ電源を生成するメモリ電源生成ステップと、
   コンデンサが、前記メモリ電源生成部で生成された前記メモリ電源をバックアップするステップと、
   供給制御部が、前記不揮発性メモリに対する前記メモリ電源の供給／停止を制御する供給制御ステップと、
   前記メモリ電源生成部と前記コンデンサとの間に接続された逆流防止部が、前記動作電源の電圧が前記コンデンサの充電電圧を上回った場合には、前記メモリ電源生成部の出力電圧を前記コンデンサに供給し、前記動作電源の電圧が前記充電電圧を下回った場合には、前記コンデンサから前記メモリ電源生成部へ流れる逆流電流を防止する逆流防止ステップとを備え、
   前記メモリ電源生成ステップは、前記動作電源の供給開始時に所定の割合で前記出力電圧を上昇させることにより、前記コンデンサに対して前記メモリ電源を徐々に供給し、
   前記供給制御ステップは、前記充電電圧が第１の電圧以上である場合に、前記不揮発性メモリに対して前記メモリ電源を供給し、前記充電電圧が第２の電圧以下である場合に、前記不揮発性メモリに対する前記メモリ電源の供給を停止し、
   電源断予告部が、前記動作電源の生成に用いられる主電源の主電源電圧が第４の電圧を下回った場合、前記主電源の遮断を予告する主電源低下出力を出力する電源断予告ステップと、
   電源電圧検出部が、前記動作電源の電圧が第５の電圧を下回った場合、前記動作電源の電圧低下を示す動作電源低下出力を出力する電源電圧検出ステップと、
   電源状態判定部が、前記主電源低下出力が前記主電源の遮断を予告しているとともに、前記動作電源低下出力が前記動作電源の電圧低下を示していない場合、前記動作電源の電源供給状態が電源低下状態にあると判定する電源状態判定ステップと、
   演算制御回路が、前記主電源低下出力により前記主電源の遮断が予告された場合、前記不揮発性メモリへ書き込むべきデータの有無を確認し、得られた確認結果に基づいて、前記メモリ電源に関する強制遮断の要否を示す強制遮断制御出力を出力する演算制御ステップと、
   強制遮断保持部が、前記電源状態判定部により前記動作電源が前記電源低下状態にあると判定されている期間において、前記演算制御回路から出力された新たな強制遮断制御出力を取り込んで、前記供給制御部へ保持出力する強制遮断保持ステップと
   をさらに備え、
   前記供給制御ステップは、前記強制遮断保持部からの保持出力が強制遮断要を示す場合、前記不揮発性メモリに対する前記メモリ電源の供給を強制的に遮断する
   制御方法。
6. 前記逆流防止ステップに代えて、前記電源回路と前記メモリ電源生成部との間に接続された前記逆流防止部が、前記動作電源の電圧が前記充電電圧を上回った場合には、前記動作電源を前記メモリ電源生成部に供給し、前記動作電源の電圧が前記充電電圧を下回った場合には、前記コンデンサから前記メモリ電源生成部を介して前記電源回路へ流れる逆流電流を防止する逆流防止ステップを備えることを特徴とする請求項５に記載の制御方法。
7. 前記メモリ電源生成ステップは、前記電源回路の電圧が第３の電圧以上になった場合に、前記出力電圧の出力を開始する
   ことを特徴とする請求項５または請求項６に記載の制御方法。
8. 前記電源断予告ステップは、前記主電源の復旧に応じて前記主電源電圧が第６の電圧以上に上昇した場合、前記主電源低下出力の出力を停止し、
   前記電源状態判定ステップは、前記主電源低下出力の出力が停止しているとともに、前記動作電源低下出力が前記動作電源の電圧低下を示していない場合、前記動作電源の電源供給状態が電源供給状態にあると判定し、
   前記強制遮断保持ステップは、前記電源状態判定部での判定結果が前記電源低下状態から前記電源供給状態に変化した場合、強制遮断不要を前記供給制御部へ保持出力し、
   前記供給制御ステップは、前記強制遮断保持部からの保持出力が強制遮断不要を示す場合、前記不揮発性メモリに対する前記メモリ電源の強制遮断を解除する
   ことを特徴とする請求項５～請求項７の何れか１項に記載の制御方法。

Images