JP2016194878A - 電源制御装置 - Google Patents

Abstract

【課題】主電源から供給された主電源電圧から負荷機器に供給する負荷電源電圧を生成する電源装置に設けられて前記主電源の電源投入時における突入電流を軽減する。
【解決手段】 主電源から供給される主電源電圧により充電されて電力を蓄積する複数の電力蓄積装置（例えばコンデンサ）と、前記主電源からの前記主電源電圧の供給開始時に時間差を持たせて前記各電力蓄積装置に順に前記主電源電圧を供給して前記各電力蓄積装置を充電する制御回路とを備える。
【選択図】 図１

Description

本発明は、電源制御装置に関する。

アクチュエータ等の制御対象の動作を制御するコントロール装置としての、例えばＰＬＣ（プログラマブル・ロジック・コントローラ：Programmable Logic Controller）１は、例えば図５に示すように１つの電源モジュール２とＣＰＵモジュール３、更に複数のＩ／Ｏモジュール４ａ〜４ｎを備えて構築される。前記電源モジュール２は、例えば交流１００Ｖの入力電力から直流２４Ｖの主電源電圧を生成し、生成した主電源電圧を前記ＣＰＵモジュール３、および前記複数のＩ／Ｏモジュール４ａ〜４ｎのそれぞれ並列に供給する主電源としての役割を担う。この主電源電圧の供給は、例えば前記電源モジュール２、前記ＣＰＵモジュール３、および前記複数のＩ／Ｏモジュール４ａ〜４ｎが搭載されるベースボード（図示せず）を介して行われる。

尚、図中５,６ａ〜６ｎは、前記ＣＰＵモジュール３および前記複数のＩ／Ｏモジュール４ａ〜４ｎのそれぞれに設けられて上記各モジュール３,４ａ〜４ｎの動作に必要な負荷電源電圧、具体的には各モジュール３,４ａ〜４ｎの内部電源電圧を生成する電源装置である。

ところで前記ＣＰＵモジュール３には、前述した制御対象の動作を制御する為の主処理機能に加えて、前記電源モジュール２から供給される主電源電圧の低下時や電源供給停止時に、その時点までの制御データや計測データ等の重要なデータを不揮発性メモリに保存してバックアップするバックアップ処理機能が設けられる。即ち、前記ＣＰＵモジュール３は、概略的には図６に示すようにその主体部をなすＣＰＵ（演算処理ユニット）３ａと、仕様に応じた各種の論理処理を実行するＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）３ｂとを備える。前記ＣＰＵ３ａは、基本的には高速動作可能な主メモリであるＳＤＲＡＭ３ｃを用いながら予め設定されたプログラムの下で前記ＦＰＧＡ３ｂと協働して、例えば外部機器に対する動作制御やセンサ類を介するデータ収集等の種々の処理動作を実行する。この処理動作が前述した制御対象の動作を制御する為の主処理機能である。また前記ＣＰＵモジュール３には、データ・バックアップ用の不揮発性メモリとしてのＳＲＡＭ３ｄが設けられる。

ここで前記ＣＰＵ３ａは、電圧監視回路３ｅにおいて前記主電源電圧の電圧低下や電源供給停止が検出されたときに該電圧監視回路３ｅからの割込み信号を受けて起動される前記バックアップ処理機能を備える。このバックアップ処理機能は、前記ＣＰＵ３ａに設けられたデータ転送機能を含み、前記ＳＤＲＡＭ３ｃに展開されている重要データを前記ＳＲＡＭ３ｄに書き込むことで前記ＣＰＵモジュール３の動作停止時に前記重要データの消失を防ぐ役割を担う。

尚、前記重要データとは、前記割込み信号が入力される時点までに前記ＳＤＲＡＭ３ｃに展開されている前記外部機器に対する動作制御の為の制御データや、前記センサ類を介して招集された計測データ等からなる。そして前記ＳＲＡＭ３ｄにバックアップされた重要データは、例えば前記電源モジュール２の電源投入に伴う前記ＣＰＵモジュール３の再起動時に前記ＣＰＵ３ａに読み出され、必要に応じて前述した処理動作の継続に用いられる。

一方、前記ＣＰＵモジュール３には、前記主電源電圧により充電されて電力を蓄積する電力蓄積装置としてのコンデンサＣを備えたバックアップ用電源７が設けられる。このバックアップ用電源７は、前記主電源電圧の供給が途絶えたとき、前記コンデンサＣに蓄積された電力を前記電源装置５に供給する役割を担う。このバックアップ用電源７から供給される電力により前記電源装置５は前記ＣＰＵモジュール３の動作に必要な前記負荷電源電圧を所定時間に亘って生成する。そして前述したＣＰＵ３ａによる重要データのバックアップ処理は、前記バックアップ用電源７からの電力供給を受けて前記電源装置５が前記負荷電源電圧を生成している条件下で実行される。

尚、図６においてＲは前記コンデンサＣに対する充電電流制限用の抵抗であり、Ｄａ,Ｄｂは前記バックアップ用電源７が生成した電源電圧の出力方向を規制するダイオードである。またＢＡＴは前記ＳＲＡＭ３ｄを不揮発性メモリとして用いる為の内蔵電池であり、Ｄｃは前記内蔵電池ＢＡＴから得られる電圧の出力方向を規制するダイオードである。

ところで近年、前述したバックアップすべき重要データの増大に伴い、前述した重要データのバックアップに必要な処理時間が長くなる傾向にある。この為、前記バックアップ用電源７によるバックアップ用の電源電圧の出力時間を長くする必要があり、前記コンデンサＣの大容量化が求められる。しかしながら前記コンデンサＣを大容量化した場合、前記電源モジュール２の電源投入時に前記コンデンサＣに流れ込む電流が急激に増加する、いわゆる突入電流が発生する。この突入電流が大きい場合には前記電源モジュール２等での負担が増え、最悪の場合には前記電源モジュール２が故障したり、該電源モジュール２の構成部品の過大な発熱に起因する破損事故が発生する等の不具合が生じる恐れがある。

そこで従来より、電源電圧の入力ラインと前記コンデンサＣとの間に介装した前記抵抗Ｒを用いて突入電流を低減することが行われている。しかし大容量のコンデンサＣを用いる場合、前記抵抗Ｒによって突入電流を抑制するにも限界がある。尚、前記電源モジュール２に過電流保護回路を組み込むことで該電源モジュール２を突入電流から保護することも行われているが、突入電流を軽減する上での対策とはなっていない。

これに対して、例えば特許文献１には、並列に設けられた複数の電源装置を所定の時間差を持たせて順に起動することで、各電源装置に設けられたコンデンサＣに流れ込む突入電流を分散させる技術が開示されている。また特許文献２にはカバー部材の開閉に伴ってオン・オフする機械的スイッチを介して複数の電源装置を個別に起動することで、各電源装置に設けられたコンデンサＣに流れ込む突入電流を分散させる技術が開示される。

特開２０１１−１６７０１９号公報 特開２００８−５１１３２号公報

しかしながら特許文献１,２にそれぞれ開示される技術は、複数の電源装置にそれぞれ設けられたコンデンサＣに流れ込む突入電流を分散させることで前記各電源装置に電力を供給する主電源への突入電流の集中を防ぐだけのものであり、前記コンデンサＣに流れ込む突入電流自体を抑制するものではない。これ故、これらの技術では前述したバックアップ用電源７に設けられる大容量のコンデンサＣに対する突入電流を抑制することは困難である。

本発明はこのような事情を考慮してなされたもので、その目的は、主電源の電源投入時にコンデンサに流れ込む突入電流を効果的に軽減することのできる簡易な構成の電源制御装置を提供することにある。

上述した目的を達成するべく本発明に係る電源制御装置は、
主電源から供給された主電源電圧から所定の負荷電源電圧を生成する電源装置と、
前記主電源電圧により充電されて電力を蓄積し、蓄積した電力を前記電源装置に供給する複数の電力蓄積装置と、
前記主電源電圧を前記各電力蓄積装置に順次に供給する制御回路と、
を具備したことを特徴としている。

また本発明に係る電源制御装置は、
主電源から供給された主電源電圧から所定の負荷電源電圧を生成する電源装置と、
前記主電源電圧により充電されて電力を蓄積し、蓄積した電力を前記電源装置に供給する複数の電力蓄積装置と、
前記主電源電圧を前記各電力蓄積装置に順次に供給する制御回路と、
前記負荷電源電圧を受けて動作する負荷機器であって、前記主電源電圧が低下すると所定のバックアップ処理を実行するバックアップ処理機能を備えた負荷機器と、
を含んで構成される。

ちなみに前記負荷機器は、例えば前記負荷電源電圧を受けて所定のデータ処理を実行する主処理機能を有し、前記バックアップ処理機能は前記主処理機能が処理対象とするデータが保持されている主メモリに保持されたデータをバックアップメモリに転送するデータ転送機能を含むものである。具体的には前記負荷機器は、例えば制御対象を制御するコントロール装置におけるＣＰＵモジュールである。

また好ましくは前記複数の電力蓄積装置の容量、具体的にはコンデンサが蓄積する電荷容量の総和は、少なくとも前記負荷機器が前記バックアップ処理を開始して該バックアップ処理を終了するまで、前記負荷電源電圧を生成し得る電力を蓄積可能な電荷容量である。特に前記複数の電力蓄積装置がそれぞれ蓄積する各電荷容量は、前記主電源の過電流保護回路が働く電流値よりも小さい電流でそれぞれ充電される電荷容量である。ここで前記複数の電力蓄積装置が蓄積する各電荷容量を、例えば前記順次に供給される前段の電力蓄積装置の容量に比較して大きく設定された電荷容量とすることも好ましい。

また前記制御回路は、例えば前記複数の電力蓄積装置を各別に前記主電源からの前記主電源電圧の供給ラインに接続する複数のスイッチと、これらのスイッチを順に導通させて前記各電力蓄積装置に前記主電源電圧を順に供給するスイッチ制御回路とを備えて構成される。

好ましくは前記複数のスイッチは、それぞれ半導体スイッチ素子からなり、
前記スイッチ制御回路は、例えば前記主電源電圧の供給開始時にまず１段目の電力蓄積装置を前記主電源電圧の供給ラインに接続すると共に、２段目以降の電力蓄積装置をその前段の電力蓄積装置の充電電圧に応じて前記主電源電圧の供給ラインに接続するように構成される。

尚、前記複数のスイッチを、例えば制御信号を受けて導通するリレー等の機械式スイッチとして実現しても良い。この場合、前記スイッチ制御回路としては、例えば前記主電源電圧および前段の電力蓄積装置の充電電力量に相当する充電電圧を検出して次段の電力蓄積装置に接続された機械式スイッチを導通させる制御信号を発生する、例えば電圧検出回路として実現すれば良い。或いは前記スイッチン制御回路を、予め定めた時間差を持たせて前記機械式スイッチを順に動作させる制御信号を発生するタイマー回路として実現することも可能である。

また前記制御回路に、前記負荷機器における前記バックアップ処理機能のバックアップ処理が終了したとき、前記複数の電力蓄積装置に蓄積された電力の前記電源装置への供給を停止させる電力供給停止手段を設けておくことも好ましい。

上記構成の電源制御装置は、前記主電源電圧の供給開始時に時間差を持たせて順に充電される複数の電力蓄積装置を備える。特にこれらの複数の電力蓄積装置の各容量（電力を蓄積する電荷容量）の総和は、前記電源装置が前記負荷機器に供給する負荷電源電圧を所定時間に亘って生成し得る電力を蓄積可能な容量として設定される。そして主電源からの主電源電圧の供給開始時には、該主電源からの主電源電圧の供給ラインに前記複数の電力蓄積装置を時間差を持たせて順に接続し、これによって前記各電力蓄積装置を順に充電する。従って前記複数の電力蓄積装置にそれぞれ流れ込む突入電流をそれぞれ小さく抑えると共に、これらの突入電流の発生タイミングを時間的に分散させることができる。

この結果、前記複数の電力蓄積装置の各容量の総和（総容量）として、前記負荷機器に供給する負荷電源電圧を所定時間に亘って生成し得る電力を蓄積可能な容量を確保した上で、各電力蓄積装置に対する突入電流を抑制することが可能となり、従来の問題を効果的に回避することができる。しかも複数のスイッチを介して前記複数の電力蓄積装置を時間差を持たせて前記主電源からの主電源電圧の供給ラインに順に接続するだけなので、その制御が簡単である。更には前記複数のスイッチの制御も容易なので装置構成の簡素化を図ることができる等の実用上多大なる効果が奏せられる。

本発明の一実施形態に係る電源制御装置の要部概略構成図。 本発明に係る電源制御装置による突入電流軽減効果を従来の電源制御装置における突入電流と対比して示す図。 本発明の別の実施形態に係る電源制御装置の要部概略構成図。 本発明に係る電源制御装置を備えて構築されるプログラマブル・ロジック・コントローラの例を示す図。 プログラマブル・ロジック・コントローラの一般的な構成例を示す図。 プログラマブル・ロジック・コントローラにおけるデータ・バックアップ機能と、データ・バックアップに必要な従来の電源制御装置の構成を示す図。

以下、図面を参照して本発明の実施形態に係る電源制御装置について説明する。

図１は本発明の一実施形態に係る電源制御装置の要部概略構成図である。この実施形態に係る電源制御装置１０は、図５を参照して説明したＰＬＣ（プログラマブル・ロジック・コントローラ）１における前記ＣＰＵモジュール３の、例えば図６に示したバックアップ用電源７の前段に設けられる前記コンデンサＣに代えて設けるに好適なものである。

この電源制御装置１０は、基本的には前記電源装置５に対して並列に設けられて、主電源である前記電源モジュール２から供給される主電源電圧の低下時、または電源供給停止時に負荷機器としての前記ＣＰＵモジュール３に負荷電源電圧を供給する前記バックアップ用電源７に設けられる。この電源制御装置１０は、図１に示すように前記バックアップ用電源７の前段に設けられ、主電源としての前記電源モジュール２から供給される主電源電圧にて充電されて電力を蓄積する電力蓄積装置としての複数のコンデンサ、例えば３個のコンデンサＣ０,Ｃ１,Ｃ２を備える。これらのコンデンサＣ０,Ｃ１,Ｃ２は、前記電源モジュール２から供給される主電源電圧により充電されることで、その容量（電荷容量）に応じた電力をそれぞれ蓄積する。前記各コンデンサＣ０,Ｃ１,Ｃ２は、前記電源モジュール２から供給される主電源電圧の低下時または電源供給停止時に、上述した如く蓄積した電力を放電して前記バックアップ用電源７に供給する役割を担う。

ちなみに前記３個のコンデンサＣ０,Ｃ１,Ｃ２は、前記主電源から供給される主電源電圧が低下したとき、前記ＣＰＵモジュール３における前述したデータのバックアップ処理に必要な負荷電源電圧を前記電源装置５において所定時間に亘って生成する為の電力を蓄積する容量を備えたものである。換言すれば前記３個のコンデンサＣ０,Ｃ１,Ｃ２は、前記ＣＰＵ３ａの下で実行される前述したデータのバックアップ処理に必要な負荷電源電圧を前記電源装置５において所定時間に亘って生成する為に必要な電力を蓄積し、蓄積した電力を前記バックアップ用電源７に供給する役割を担う。

これ故、前記３個のコンデンサＣ０,Ｃ１,Ｃ２は、前記バックアップ処理に要する電源電圧を所定時間に亘って生成するに必要な電力を蓄積するコンデンサの容量を、例えば当該３個のコンデンサＣ０,Ｃ１,Ｃ２にて分割した小容量のコンデンサとして実現される。換言すれば前記３個のコンデンサＣ０,Ｃ１,Ｃ２の各容量の総和は、前記主電源電圧の供給停止時に前記電源装置５が所定時間に亘って前記負荷電源電圧を生成し得る電力を蓄積可能な容量として設定される。特に前記コンデンサＣ０,Ｃ１,Ｃ２の各容量は、前記電源モジュール２が一般的に備える図示しない過電流保護回路が働く電流値よりも小さい電流でそれぞれ充電される容量として定められる。

ここで前記３個のコンデンサＣ０,Ｃ１,Ｃ２の内、２つのコンデンサＣ１,Ｃ２は半導体スイッチ素子、例えばトランジスタＴr１,Ｔr２からなる２つのスイッチをそれぞれ介して前記電源モジュール２からの前記主電源電圧の供給ラインに選択的に接続される。前記コンデンサＣ１,Ｃ２にそれぞれ直列に接続された前記トランジスタＴr１,Ｔr２は、抵抗Ｒ１,Ｒ２を介して前段のコンデンサＣ０,Ｃ１の充電電圧を、その制御端子であるベースにそれぞれ入力し、前段のコンデンサＣ０,Ｃ１の充電電圧が所定の閾値電圧を超えたときに導通する。尚、Ｄ１,Ｄ２は、前記主電源電圧の供給ラインからの前記抵抗Ｒ１,Ｒ２を介する前記トランジスタＴr１,Ｔr２のベースへの直接的な前記主電源電圧の印加を阻止するダイオードである。

従って上記構成によれば２段目のコンデンサＣ１は、その前段の１段目のコンデンサＣ０の充電電圧が前記閾値電圧を超えたときに導通する前記トランジスタＴr１を介して充電される。また３段目のコンデンサＣ２は、その前段の２段目のコンデンサＣ１の充電電圧が前記閾値電圧を超えたときに導通する前記トランジスタＴr２を介して充電される。換言すれば並列に設けられた３個の前記コンデンサＣ０,Ｃ１,Ｃ２は、前記電源モジュール２の電源投入に伴う前記主電源電圧の供給開始に伴って１段目の前記コンデンサＣ０から２段目の前記コンデンサＣ１に、更に３段目の前記コンデンサＣ２へとそれぞれ時間遅れを経て順に充電される。

ちなみに前記電源モジュール２の電源投入に伴う１段目の前記コンデンサＣ０の充電開始タイミングに比較して、前記トランジスタＴr１を介する２段目の前記コンデンサＣ１の充電開始タイミングは、前記コンデンサＣ０と前記抵抗Ｒ１とにより定まる時点数によって規定された時間だけ遅れる。同様に前記トランジスタＴr２を介する３段目の前記コンデンサＣ２の充電開始タイミングは、２段目の前記コンデンサＣ１の充電開始タイミングに比較して前記コンデンサＣ１と前記抵抗Ｒ２とにより定まる時点数によって規定された時間だけ遅れる。

尚、３段目の前記コンデンサＣ２の充電電圧は、例えば電圧検出回路８によりモニタされる。この電圧検出回路８は、前記３段目のコンデンサＣ２の充電電圧が所定値に達したとき、複数の前記コンデンサＣ０,Ｃ１,Ｃ２のそれぞれに所定量の電力が蓄積されたとして判断する。そして前記電圧検出回路８は、この状況をデータのバックアップに対する準備が整ったとして前記ＣＰＵ３ａに対して起動信号を出力する。この起動信号を受けることで前記ＣＰＵモジュール３が起動される。

かくして上述した如く構成された電源制御装置１０によれば、前記電源モジュール２の電源投入に伴う該電源モジュール２からの主電源電圧の供給開始時に、前記複数のコンデンサＣ０,Ｃ１,Ｃ２を時間差を持たせて順に充電することができる。従って図２に実線で示すように前記コンデンサＣ０,Ｃ１,Ｃ２にそれぞれ流れ込む突入電流の発生タイミングを時間的に異ならせることができる。しかも前記各コンデンサＣ０,Ｃ１,Ｃ２は、前述したバックアップ処理に要する負荷電源電圧を前記電源装置５が所定時間に亘って生成し得る電力を蓄積可能な容量を分割して定められた小容量のものである。従って前記各コンデンサＣ０,Ｃ１,Ｃ２の充電開始時における突入電流も、図２に示すようにそれぞれ小さく抑制することができる。

尚、図２において破線で示す特性は、バックアップ処理に要する負荷電源電圧を所定時間に亘って生成し得る電力を蓄積可能な容量を有する１つの大容量のコンデンサＣを備えた従来装置における突入電流を示している。この図２に対比して示すように従来装置における大容量のコンデンサＣに対する突入電流に比較して、本発明によれば前述した複数のコンデンサＣ０,Ｃ１,Ｃ２のそれぞれに対する突入電流自体を低減し、また突入電流が前記電源モジュール２に及ぼす負担を軽減することができる。

従って前述したＣＰＵモジュール３において大量の重要データのバックアップ処理に時間が掛かるような場合で、上記バックアップ処理に要する時間に亘って負荷電源電圧を生成するに必要な大容量のコンデンサＣが必要な場合であっても、上述した構成の電源制御装置１０によればコンデンサＣ（Ｃ０,Ｃ１,Ｃ２）に対する突入電流を簡易にして効果的に抑制し、前記電源モジュール２の負担を軽減することができる。

以上をまとめれば、本発明に係る電源制御装置１０においてはバックアップ処理に要する時間に亘って前記電源装置５が前記負荷電源電圧を生成するに必要な電力を蓄積する容量を有するコンデンサとして、上記電力の蓄積に必要なコンデンサ容量を分割した小容量の複数のコンデンサＣ０,Ｃ１,Ｃ２を設けている。そして前記電源モジュール２の電源投入時には、前記複数のコンデンサＣ０,Ｃ１,Ｃ２を時間差を経て順に充電するようにしている。従って本発明に係る電源制御装置１０によれば、前記電源装置５に付随して設けられるコンデンサＣ（Ｃ０,Ｃ１,Ｃ２）に対する電源投入時の突入電流を効果的に抑えることができるので、前記電源モジュール２に不本意な負荷を掛けることがない等の実用上多大なる効果が奏せられる。

ところで前述したトランジスタＴr１,Ｔr２からなる半導体スイッチ素子に代えて、例えば図３に示すように所定の制御信号を受けて導通するリレー等の機械式スイッチＳＷ１,ＳＷ２を用いることも可能である。そしてこれらの機械式スイッチＳＷ１,ＳＷ２を、例えば電圧検出回路やタイマー回路からなるスイッチ制御回路９により時間差を持たせて順に導通制御するように構成すれば良い。

ちなみに前記電圧検出回路は、前記コンデンサＣ０の充電電圧が所定の閾値電圧に達したときに前記機械式スイッチＳＷ１を導通させ、更に前記コンデンサＣ１の充電電圧が所定の閾値電圧に達したときに前記機械式スイッチＳＷ２を導通させるように構成される。また前記タイマー回路は、前記コンデンサＣ０の充電開始時から所定の時間が経過したときに前記機械式スイッチＳＷ１を導通させ、更に前記コンデンサＣ１の充電開始時から所定の時間が経過したときに前記機械式スイッチＳＷ２を導通させるように構成される。

このようにして複数のコンデンサＣ０,Ｃ１,Ｃ２を時間差を経て順に充電するように前記スイッチ制御回路９を構成した場合であっても、前述した実施形態と同様に前記各コンデンサＣ０,Ｃ１,Ｃ２に対する突入電流を効果的に抑制することができる。従って前述した実施形態と同様な効果を奏することができる。

またこの実施形態によれば、前記機械式スイッチＳＷ１,ＳＷ２を用いて前記コンデンサＣ１,Ｃ２を前記電源モジュール２からの主電源電圧の供給ラインから完全に切り離すことができる。これ故、電源投入時に前記電源モジュール２からの電源電圧の供給ラインから前記コンデンサＣ１,Ｃ２を切り離し、前記電源モジュール２からの電源電圧の供給停止時に前記コンデンサＣ１,Ｃ２に蓄積された電力を前記バックアップ用電源７に供給する為に用いられる前述したダイオードＤ１,Ｄ２が不要である。

従ってこの実施形態によれば前記トランジスタＴr１,Ｔr２を介する前記コンデンサＣ１,Ｃ２の充電時における前記トランジスタＴr１,Ｔr２による電圧降下がない分、前記コンデンサＣ１,Ｃ２を十分に充電することができる。また前記コンデンサＣ１,Ｃ２に蓄積された電力の出力時には前記ダイオードＤ１,Ｄ２による順方向降下電圧が生じない分、前記コンデンサＣ１,Ｃ２にそれぞれ蓄積された電力を有効に出力することができると言う利点がある。

尚、前記コンデンサＣ０についても図３に破線で示すように機械式スイッチＳＷ０を介して主電源電圧の供給ラインに選択的に接続するように構成しても良い。この場合、前記機械式スイッチＳＷ０については、前記電源モジュール２の電源投入に伴う前記主電源電圧の供給開始時にオンさせることで１段目のコンデンサＣ０に主電源電圧を供給するようにすれば良い。

このように構成すれば前記ＣＰＵモジュール３でのバックアップ処理が終了した時点で前記機械式スイッチＳＷ０,ＳＷ１,ＳＷ２を強制的にオフすることで、前記コンデンサＣ０,Ｃ１,Ｃ２を前記電源モジュール２からの主電源電圧の供給ラインからそれぞれ切り離すことができる。

このような前記機械式スイッチＳＷ０,ＳＷ１,ＳＷ２の強制的なオフ制御を実行すれば、前記バックアップ処理の終了後には前記コンデンサＣ０,Ｃ１,Ｃ２にそれぞれ蓄積された電力の無駄な放電を停止させ、該コンデンサＣ０,Ｃ１,Ｃ２に残されている電力を保持することができる。従って前記電源モジュール２の再電源投入時には、或る程度の電力が蓄積されている前記コンデンサＣ０,Ｃ１,Ｃ２を再充電するだけで良いので、これらのコンデンサＣ０,Ｃ１,Ｃ２に流れ込む突入電流を軽減することができる。

尚、前記機械式スイッチＳＷ０,ＳＷ１,ＳＷ２を強制的にオフする電力供給停止制御については、例えばバックアップ処理が終了したときに前記ＣＰＵモジュール３が発する制御信号を受けて実行すれば良い。またこのような電力供給停止制御については、前述したトランジスタからなる半導体スイッチ素子を用いる場合でも同様に適用可能である。即ち、この場合には、特に図示しないが前記主電源電圧の供給開始時にオンされるトランジスタＴｒ０を介して１段目のコンデンサＣ０を前記主電源電圧の供給ラインに接続するように構成しておけば良い。

ところで本発明に係る電源制御装置は、図５に示した構成の前記ＰＬＣ１に組み込む場合にだけ有効なものではない。即ち、前述したＰＬＣ１は、その仕様に応じて、例えば図４に示すように複数のＣＰＵモジュール３を増設すると共に、Ｉ／Ｏモジュール４ａ〜４ｎを増設して構築される場合がある。このように複数のＣＰＵモジュール３を備えて構築されるＰＬＣ１においても、前記各ＣＰＵモジュール３には前記電源モジュール２から主電源電圧がそれぞれ供給される。ちなみに上述した如く増設されたＣＰＵモジュール３は、複数の負荷機器に対する制御等の処理を分散してそれぞれ実行する役割を担う。

従って複数のＣＰＵモジュール３を備えたＰＬＣ１においては、必然的に前記複数のＣＰＵモジュール３によるデータ処理量が多くなり、その分、バックアップが必要なデータ量も多くなる。そして前記各ＣＰＵモジュール３にそれぞれ設けられるバックアップ用電源７には、前記各ＣＰＵモジュール３がそれぞれ実行中のデータのバックアップにそれぞれ必要な電力を蓄積する為のコンデンサＣが必要となる。従って前記コンデンサＣの総数が増えるので、その分、電源投入時に前記各コンデンサＣにそれぞれ流れ込む突入電流に起因して前記電源モジュール２に加わる負担が大きくなる。

換言すれば前記ＰＬＣ１が複数のＣＰＵモジュール３を備えて構築される場合、前記ＣＰＵモジュール３の前記電源装置５のそれぞれにバックアップ時の電源電圧を所定時間に亘って確保する為のコンデンサＣが設けられる。これ故、電源投入時には、前記複数のコンデンサＣのそれぞれに突入電流が生じることになり、前記各コンデンサＣにおける突入電流に起因する前記電源モジュール２に加わる負担が大きくなることが否めない。従って前述した如くコンデンサＣへの突入電流を抑制する本発明に係る電源制御装置１０によれば、前記各ＣＰＵモジュール３に設けられた前記コンデンサＣへの突入電流をそれぞれ軽減することができるので、突入電流に起因する前記電源モジュール２に加わる負担を大幅に軽減することができる。

故に本発明に係る電源制御装置１０によれば、前述した如く前記各ＣＰＵモジュール３に設けられた前記コンデンサＣへの突入電流をそれぞれ抑制することが出来るので、電源投入時における前記電源モジュール２の突入電流に起因する負担を大幅に軽減することが可能となる。

特に前記各ＣＰＵモジュール３の前記電源装置５にそれぞれ付随して設けられる複数のコンデンサＣ０,Ｃ１,Ｃ２…の数とその容量を、複数のＣＰＵモジュール３間で互いに異なるようにすれば、これらのコンデンサＣ０,Ｃ１,Ｃ２…の充電タイミングを互いに異ならせて設定することが好ましい。このようにすれば前記コンデンサＣ０,Ｃ１,Ｃ２…のそれぞれに流れ込む突入電流が前記電源モジュール２に集中することを防止することができる。故に突入電流に起因する前記電源モジュール２に加わる負担を簡易にして効果的に軽減することが可能となる。

尚、本発明は上述した実施形態に限定されるものではない。例えば実施形態においては３個のコンデンサＣ０,Ｃ１,Ｃ２を用いた例について示したが、２個、または４個以上のコンデンサＣ０,Ｃ１,Ｃ２,…を用いることも勿論可能である。またこれらのコンデンサＣ０,Ｃ１,Ｃ２,…の各容量については、必ずしも所定時間に亘って前記負荷電源電圧を生成するに必要な電力を蓄積可能なコンデンサ容量を等分割した小容量に設定する必要はない。即ち、主電源電圧と、コンデンサ容量に応じた突入電流の大きさとを勘案して前記各コンデンサＣ０,Ｃ１,Ｃ２,…の容量をそれぞれ決定すれば十分である。

また前記複数のコンデンサＣ０,Ｃ１,Ｃ２の各容量を、前記時間差を持たせて前記主電源電圧が順に供給される前段のコンデンサの容量に比較して順に大きく設定することも可能である。即ち、前述したように１段目のコンデンサＣ０が所定電圧まで充電された後に２段目のコンデンサＣ１が充電される。従って２段目のコンデンサＣ１の充電開始時には、該２段目のコンデンサＣ１には前記電源モジュール２から流れ込む電流に加えて前記１段目のコンデンサＣ０からも電流が流れ込む。故に１段目のコンデンサＣ０の容量よりも２段目のコンデンサＣ１の容量を大きくしても、前記電源モジュール２から前記２段目のコンデンサＣ１に流れ込む突入電流をコンデンサＣ０に対する突入電流以下にすることが可能になる。

同様に３段目のコンデンサＣ２の充電開始時には、該３段目のコンデンサＣ２には前記電源モジュール２から流れ込む電流に加えて前記１段目および２段目のコンデンサＣ０,Ｃ１からもそれぞれ電流が流れ込む。故に３段目のコンデンサＣ２の容量を２段目のコンデンサＣ１の容量よりも大きくしても、前記電源モジュール２から前記３段目のコンデンサＣ２流れ込む突入電流を小さくすることができる。

従って前記複数のコンデンサＣ０,Ｃ１,Ｃ２の各容量を段階的に大きく設定しても、前記電源モジュール２から流れ込む突入電流を小さくすることができる。またこのように前記複数のコンデンサＣ０,Ｃ１,Ｃ２の各容量を段階的に大きく設定すれば、これらのコンデンサＣ０,Ｃ１,Ｃ２の全てを充電するに要する時間を短くすることができる。故に前記コンデンサＣ０,Ｃ１,Ｃ２の全てを充電するに要する時間が短い分、前記ＣＰＵモジュール５の起動タイミングを早くすることができる等の効果が奏せられる。

更にはここでは前記ＰＬＣ１における前記ＣＰＵモジュール３の電源装置５に付随して設けられる電源制御装置１０を例に説明した。しかしＤＣＳ（Distributed Control System：分散型制御システム或いは分散型制御装置）におけるＣＰＵモジュールの電源装置に対しても本発明を同様に適用することができることは言うまでもない。即ち、本発明は、ＣＰＵモジュール等により制御対象の動作を制御し、主電源電圧の低下時にＣＰＵ等の主処理機能が実行中のデータを不揮発性メモリ等の記憶部に保存するバックアップ処理機能を備えた種々のコントロール装置に適用可能である。

１ ＰＬＣ（プログラマブル・ロジック・コントローラ）
２ 電源モジュール
３ ＣＰＵモジュール
３ａ ＣＰＵ（演算処理ユニット）
３ｂ ＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）
３ｃ ＳＤＲＡＭ（メモリ）
３ｄ ＳＲＡＭ（データ・バックアップ用）
３ｅ 電圧監視回路
４,４ａ〜４ｎ Ｉ／Ｏモジュール
５,６ａ〜６ｎ 電源装置
７ バックアップ電源
８ 電圧検出回路
９ スイッチ制御回路
１０ 電源制御装置
Ｃ０,Ｃ１,Ｃ２ コンデンサ（電力蓄積装置）
Ｔr１,Ｔr２ トランジスタ（半導体スイッチ素子）
Ｒ１,Ｒ２ 抵抗
Ｄ１,Ｄ２ ダイオード
ＳＷ０,ＳＷ１,ＳＷ２ 機械式スイッチ（リレー）

Claims (10)

1. 主電源から供給された主電源電圧から所定の負荷電源電圧を生成する電源装置と、
   前記主電源電圧により充電されて電力を蓄積し、蓄積した電力を前記電源装置に供給する複数の電力蓄積装置と、
   前記主電源電圧を前記各電力蓄積装置に順次に供給する制御回路と、
   を具備したことを特徴とする電源制御装置。
2. 主電源から供給された主電源電圧から所定の負荷電源電圧を生成する電源装置と、
   前記主電源電圧により充電されて電力を蓄積し、蓄積した電力を前記電源装置に供給する複数の電力蓄積装置と、
   前記主電源電圧を前記各電力蓄積装置に順次に供給する制御回路と、
   前記負荷電源電圧を受けて動作する負荷機器であって、前記主電源電圧が低下すると所定のバックアップ処理を実行するバックアップ処理機能を備えた負荷機器と、
   を含む電源制御装置。
3. 前記負荷機器は、
   前記負荷電源電圧を受けて所定のデータ処理を実行する主処理機能を有し、
   前記バックアップ処理機能は前記主処理機能が処理対象とするデータが保持されている主メモリに保持されたデータをバックアップメモリに転送するデータ転送機能を含むものである請求項２に記載の電源制御装置。
4. 前記複数の電力蓄積装置が蓄積する電荷容量の総和は、少なくとも前記負荷機器が前記バックアップ処理を開始して該バックアップ処理を終了するまで、前記負荷電源電圧を生成し得る電力を蓄積可能な電荷容量である請求項２または請求項３に記載の電源制御装置。
5. 前記複数の電力蓄積装置が蓄積する各電荷容量は、前記主電源の過電流保護回路が働く電流値よりも小さい電流でそれぞれ充電される電荷容量である請求項１〜４のいずれか１項に記載の電源制御装置。
6. 前記複数の電力蓄積装置が蓄積する各電荷容量は、前記主電源電圧が順次に供給される前段の電力蓄積装置の容量に比較して大きく設定された電荷容量を有する請求項１〜４のいずれか１項に記載の電源制御装置。
7. 前記制御回路は、前記複数の電力蓄積装置を各別に前記主電源からの前記主電源電圧の供給ラインに接続する複数のスイッチと、これらのスイッチを順に導通させて前記各電力蓄積装置に前記主電源電圧を順に供給するスイッチ制御回路とを備えたものである請求項１〜６のいずれか１項に記載の電源制御装置。
8. 前記複数のスイッチは、それぞれ半導体スイッチ素子からなり、
   前記スイッチ制御回路は、前記主電源電圧の供給開始時に１段目の電力蓄積装置を前記主電源電圧の供給ラインに接続すると共に、２段目以降の電力蓄積装置をその前段の電力蓄積装置の充電電圧に応じて前記主電源電圧の供給ラインに接続することを特徴とする請求項７に記載の電源制御装置。
9. 前記制御回路は、前記負荷機器における前記バックアップ処理機能のバックアップ処理が終了したとき、前記複数の電力蓄積装置に蓄積された電力の前記電源装置への供給を停止させる電力供給停止手段を備えている請求項２〜８のいずれか１項に記載の電源制御装置。
10. 前記負荷機器は、制御対象を制御するコントロール装置におけるＣＰＵモジュールである請求項２〜９のいずれか１項に記載の電源制御装置。

Images