TW202111700A - 記憶體系統及電源電路 - Google Patents

記憶體系統及電源電路 Download PDF

Info

Publication number
TW202111700A
TW202111700A TW108147169A TW108147169A TW202111700A TW 202111700 A TW202111700 A TW 202111700A TW 108147169 A TW108147169 A TW 108147169A TW 108147169 A TW108147169 A TW 108147169A TW 202111700 A TW202111700 A TW 202111700A
Authority
TW
Taiwan
Prior art keywords
capacitor
power supply
capacitance
aforementioned
supply circuit
Prior art date
Application number
TW108147169A
Other languages
English (en)
Other versions
TWI754871B (zh
Inventor
熊谷建吾
山崎貴史
中村宣
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202111700A publication Critical patent/TW202111700A/zh
Application granted granted Critical
Publication of TWI754871B publication Critical patent/TWI754871B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Power Sources (AREA)

Abstract

實施形態係提供即使電容器之老化劣化亦不會增加故障率的記憶體系統及電源電路。 實施形態的記憶體系統係具備：非揮發性之記憶媒體；控制資料之寫入前述記憶媒體的控制器；電源電路，連接於前述記憶媒體及前述控制器，使用至少從外部供給的電壓來生成複數個電源電壓；及電容器，藉由前述電源電路生成的複數個電源電壓之中之一個電源電壓亦即充電電壓進行能量之充電。進行前述電容器之電容量之檢測，對應於檢測出的前述電容器之電容量來決定前述充電電壓之值。

Description

記憶體系統及電源電路
[關連申請] 本申請主張日本專利申請2019-164855號(申請日：2019年9月10日)之基礎申請之優先權。本申請參照該基礎申請而包含基礎申請之全部內容。 本發明之實施形態關於記憶體系統及電源電路。
具備非揮發性記憶體的記憶體系統廣泛普及。作為這樣的記憶體系統之一例已知有具備快閃記憶體的固態硬碟(Solid State Drive：SSD)。SSD從個人用途趨勢到商業用途趨勢被使用於各種用途。在某種用途的SSD中，寫入快閃記憶體的資料係暫時記憶於DRAM等之揮發性記憶體。記憶於揮發性記憶體的寫入中途之資料在外部電源的意外切斷時會消失。 為了防止該資料之消失而具備斷電保護(Power Loss Protection：PLP)功能。為了實現PLP功能，必須設置備份電源。備份電源係使用電容器(亦稱為PLP電容器)。在PLP電容器常時充電有電能(以下，簡單稱為能量)。當外部電源被切斷時，PLP電容器已充電的能量會放電。使用該放電能量，SSD可以進行某一程度之時間動作。例如寫入中途之資料被記憶於DRAM內時外部電源切斷的情況下，若具備備份電源，可以將DRAM內記憶的寫入中途之資料寫入快閃記憶體。 但是，電容器因為老化劣化而減少電容量。PLP電容器之電容量係確定為，為了將寫入中途之資料寫入快閃記憶體而可以充電至必要的能量之值。若因為老化劣化而減少電容量，則PLP電容器無法充電至為了實現PLP功能所必要的能量。因此，按照適當的時序對PLP電容器之電容量進行檢驗，當檢測出電容量減少而無法充電至為了實現PLP功能所必要的能量之程度時，SSD視為故障，不再能夠使用。 如此般，即使快閃記憶體本身正常但備份電源用之電容器因為老化劣化而成為不良之情況下，SSD視為故障，因此電容器之不良致使SSD之故障率增加。
本發明之實施形態提供，即使備份電源用之電容器之老化劣化亦不會增加故障率的記憶體系統及電源電路。 實施形態的記憶體系統係具備：非揮發性之記憶媒體；控制資料之寫入前述記憶媒體的控制器；電源電路，連接於前述記憶媒體及前述控制器，使用至少從外部供給的電壓來生成複數個電源電壓；及電容器，藉由前述電源電路生成的複數個電源電壓之中之一個電源電壓亦即充電電壓進行能量之充電。進行前述電容器之電容量之檢測，對應於檢測出的前述電容器之電容量來決定前述充電電壓之值。 【圖面簡單說明】　　[圖1]表示包含本發明之第1實施形態的記憶體系統的資訊處理系統之構成之一例的方塊圖。 [圖2]表示第1實施形態的記憶體系統之中之電源電路之構成之一例的方塊圖。 [圖3]表示圖2所示電源電路之中之DC/DC轉換器單元之構成之一例的電路圖。 [圖4]表示第1實施形態的記憶體系統之中之PLP電容器之構成之一例的電路圖。 [圖5]表示第1實施形態的記憶體系統之中之控制器之處理之一例的流程圖。 [圖6(a)、(b)]表示本發明之第2實施形態的記憶體系統之中之PLP電容器之構成之一例的電路圖。 [圖7]表示第2實施形態的記憶體系統之中之控制器之處理之一例的流程圖。
以下，參照圖面說明實施形態。以下之說明係示出將實施形態的技術思想予以具體化之裝置或方法之例者，實施形態的技術思想不限定於以下說明之構成要素之構造、形狀、配置、材質等。業者容易想到的變形當然包含於揭示之範圍。為了使說明更明確，圖面中，各要素之大小、厚度、平面尺寸或形狀等相對於實際之實施態樣存在變更而以示意表示之情況。複數個圖面中亦包含相互之尺寸之關係或比率不同的要素。複數個圖面中存在對應的要素被附加同一參照數字並省略重複說明之情況。針對幾個要素附加複數個稱呼之情況亦存在，但彼等稱呼之例僅為例示，並非用來否定對彼等要素附加其他之稱呼者。又，針對未附加複數個稱呼之要素，亦非用來否定附加其他之稱呼者。又，以下之說明中，「連接」不僅意味著直接的連接，亦意味著透過其他之要素間接式之連接。 (第1實施形態) [系統構成] 圖1係表示包含本發明第1實施形態的記憶體系統的資訊處理系統之構成之一例的方塊圖。該記憶體系統為，以對非揮發性記憶體寫入資料的方式、及從非揮發性記憶體讀出資料的方式而構成的半導體儲存裝置。非揮發性記憶體之一例包含NAND型快閃記憶體、NOR型快閃記憶體、MRAM(Magneto-resistive Random Access Memory)、PRAM (Phase change Random Access Memory)、ReRAM(Resistive Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)等。本申請中，非揮發性記憶體之一例設為NAND型快閃記憶體(以下，簡單稱呼快閃記憶體)。 資訊處理系統10包含主機設備(以下，簡單稱為主機)12與SSD14。主機12係對SSD14進行存取的作為外部機器之資訊處理裝置。主機12可以是將大量且多樣的資料保存於SSD14的伺服器(儲存伺服器)，亦可以是個人電腦。 SSD14為記憶體系統之一例。SSD14可以作為作為主機12而發揮功能的資訊處理裝置之主儲存使用。SSD14內建於該資訊處理裝置亦可，設置於該資訊處理裝置之外部而透過電纜線或網路與該資訊處理裝置連接亦可。 SSD14具備：快閃記憶體16，控制器18，DRAM(Dynamic Random Access Memory)20，電源電路22，PLP電容器24，及電容量測定電路26等。控制器18作為對快閃記憶體16進行控制而構成的記憶體控制器而發揮功能。控制器18可以藉由SoC(System on a chip)這樣的電路來實現。 DRAM20為揮發性記憶體之一例。DRAM20例如為DDR3L (Double Data Rate 3 Low voltage)規格之DRAM。於DRAM20設置寫入緩衝區、讀出緩衝區、查詢表格(LUT)之快取區域、系統管理資訊之儲存區域亦可。寫入緩衝區係將寫入快閃記憶體16的資料暫時儲存之緩衝區域。讀出緩衝區係將從快閃記憶體16讀出的資料暫時儲存之緩衝區域。LUT之快取區域係執行位址變換表格(亦稱為邏輯位址/實體位址變換表格)之快取的區域。LUT為主機12指定的邏輯位址各自與快閃記憶體16之實體位址各自之間之對應表。系統管理資訊之儲存區域為SSD14之動作中使用的各種之值或各種之表格等。 作為揮發性記憶體之DRAM20，不僅設置於控制器18之外部，亦可以設置於控制器18之內部。又，作為揮發性記憶體，可以取代DRAM20而使用可以更高速存取的SRAM(Static Random Access Memory)。 快閃記憶體16可以包含複數個快閃記憶體晶片(亦稱為快閃記憶體晶粒)。快閃記憶體16可以包含包含以矩陣狀配置的複數個記憶格的記憶格陣列。快閃記憶體16可以是二維構造，亦可以是三維構造。 快閃記憶體16包含的記憶格陣列，係包含複數個方塊(block)。各個區塊包含複數個頁面(page)。區塊作為最小之資料抹除動作之單位而發揮功能。各個頁面包含連接於同一字元線的複數個記憶格。頁面為資料寫入動作及資料讀出動作之單位。1頁面之資料為寫入單位之資料或讀出單位之資料，儲存於DRAM20。寫入之情況下，從DRAM20讀出的1頁面之寫入單位之資料被寫入快閃記憶體16。因此，在寫入中途發生意外而外部電源切斷的情況下，若備份電源不存在時，DRAM20內之寫入中途之資料失去。實施形態中，準備有備份電源，在外部電源之意外切斷時，可以使用備份電源將DRAM20內之寫入中途之資料寫入快閃記憶體16。又，作為頁面之取代可以將字元線設為資料寫入動作或資料讀出動作之單位。該情況下，1字元線之資料為寫入單位之資料或讀出單位之資料。 電源電路22係從外部電源供給的單一或複數個外部電源電壓生成SSD14之各設備(device)中必要的複數個電源電壓。圖1中電源線未圖示。電源電路22可以由單一或複數個積體電路(integrated circuit：IC)構成。表示電源電路22之各種狀態的資訊係依據規定之通信規格傳送至控制器18。電源電路22與控制器18之間之通信規格例如可以依據序列通信規格。序列通信規格之一例為I2C方式。本說明書中，電源電路22與控制器18之間之通信規格係依據I2C方式。控制器18係依據來自主機12之指令將資料寫入快閃記憶體16或從快閃記憶體16讀出資料。控制器18進一步依據來自主機12之指令及來自電源電路22之各種資訊生成對電源電路22所生成之電源電壓之值進行控制的控制信號。控制器18係將生成的控制信號傳送至電源電路22。藉此，藉由控制器18控制施加於SSD14之各設備的複數個電源電壓之生成。 於電源電路22連接有備份電源用之PLP電容器24。PLP電容器24係將意外的電源切斷時之資料保護用的能量供給至電源電路22。電源電路22使用PLP電容器24之能量在電源切斷後恆定時間內對快閃記憶體16、控制器18及DRAM20供給電源電壓。PLP電容器24之電容量設定為稍多於可以充電實現PLP功能所必要的能量之目標電容量。此乃考慮使PLP電容器之電容量具有餘裕度，則即使因為老化劣化致使電容器之電容量些微減少之狀態下，亦可以繼續實現PLP功能，可以抑低故障率。例如，欲設定為即使電容量減少其減少量在初期電容量之30%以內時亦可以實現PLP功能的話，將PLP電容器之初期電容量設定為目標電容量之約1.43倍即可。作為PLP電容器24之一例例如可以使用電性雙層電容器、導電性高分子鋁電解電容器、導電性高分子鉭固態電解電容器等。 於PLP電容器24連接有電容量測定電路26。電容量測定電路26對PLP電容器24之靜電容量進行測定，將測定結果供給至電源電路22。 控制器18具備：CPU32、主機介面(主機I/F)34、NAND介面(NAND I/F)36、DRAM介面(DRAM I/F)38等。 CPU32、主機I/F34、NAND I/F36、DRAM I/F38係與匯流排線42連接。CPU32執行記憶於快閃記憶體16的韌體來實現各種功能。各種功能之一例為，藉由包含PLP電容器24之充電電壓控制的電源電路22進行的電源生成動作之控制。 主機12與主機I/F34電性連接，快閃記憶體16與NAND I/F36電性連接，DRAM20與DRAM I/F38電性連接。 作為將主機12與SSD14電性連接的主機I/F34，係遵循SCSI(Small Computer System Interface)、SAS(Serial Attached SCSI)、ATA(AT Attachment)、SATA(Serial ATA)、PCIe(PCI Express)(註冊商標)、Ethernet(註冊商標)、Fibre channel、NVMe(NVM Express)(註冊商標)、USB(Universal Serial Bus)(註冊商標)、UART(Universal Asynchronous Receiver/Transmitter) (註冊商標)等之規格。 將控制器18與快閃記憶體16電性相互連接的NAND I/F36，係遵循Toggle DDR、ONFI(Open NAND Flash Interface)等之規格。NAND I/F36係作為對快閃記憶體16進行控制而構成的NAND控制電路而發揮功能。NAND I/F36可以經由複數個通道分別連接於快閃記憶體16內之複數個晶片。 [電源電路22之構成] 圖2係表示電源電路22之構成之一例。為了說明之方便，記載有電壓之數值，但彼等之數值為一例，可以任意變更。又，生成之電壓之數亦為一例，其亦可以任意變更。外部電源(未圖示)例如生成DC3.3V(或DC5V)之外部電源電壓。以下，電壓設為DC電壓，將DC之標記予以省略。與3.3V之外部電源電壓對應的電流係透過串聯之保險絲52及負載開關54供給至LDO(Low Dropout)調整器56及DC/DC轉換器58。又，主機12包含外部電源，從主機12將與外部電源電壓對應的電流供給至電源電路22亦可。構成電源電路22的單一之IC亦稱為電源管理IC(Power Management IC：PMIC)。 保險絲52係由流入恆定電流以上之過電流時溶斷的金屬保險絲構成。保險絲52溶斷時，只要未交換保險絲，則外部電源電壓不會施加於負載開關54。又，保險絲52不限定於金屬保險絲，亦可以由檢測出過電流時成為非導通的電子保險絲構成。 負載開關54為導通/非導通開關，通常為導通狀態。在導通狀態中，負載開關54輸出從施加的電壓減掉壓差之電壓。為了說明之方便，此處，壓差設為0V，當負載開關54為導通狀態中，設為輸出3.3V之電壓。和保險絲52同樣地，流過恆定電流以上之過電流時，負載開關54成為非導通狀態。在非導通狀態中，負載開關54輸出0V。保險絲52溶斷的過電流之值，和負載開關54從導通狀態變化為非導通狀態的過電流之值比較可以高或較低、或者相同。藉由保險絲52與負載開關54可以雙重防止過電流供給至LDO調整器56、DC/DC轉換器58。 LDO調整器56，係將需要小電流的SSD14之設備之電源電壓予以輸出的電路。DC/DC轉換器58，係將需要大電流的SSD14之設備之電源電壓予以輸出的電路。LDO調整器56、DC/DC轉換器58可以由個別之IC構成，或由單一之IC構成亦可。 LDO調整器56係將從負載開關54輸出的3.3V之外部電源電壓降壓而生成2.5V之電源電壓。又，直接利用外部電源電壓作為3.3V之電源電壓而由電源電路22輸出亦可。3.3V與2.5V之電源電壓被供給至控制器18。 DC/DC轉換器58係將負載開關54之輸出電壓(3.3V)升壓或降壓而生成SSD14之各設備所需要的複數個電源電壓。DC/DC轉換器58係由將複數個電壓分別升壓或降壓的複數個DC/DC轉換器單元構成。 進行升壓的DC/DC轉換器單元，係將負載開關54之輸出電壓升壓而生成28V之電源電壓。28V之電源電壓作為充電電壓施加於PLP電容器24。又，進行升壓的DC/DC轉換器單元之輸出電壓為可變電壓，最大值設為28V。電容器為施加的電壓越高越容易短路。因此，對可以施加於電容器的電壓確定上限。28V為可以施加於PLP電容器24的最大容許電壓。 降壓的DC/DC轉換器單元，係將負載開關54之輸出電壓降壓而生成2.8V、1.8V、1.35V、1V之電源電壓。2.8V，1.8V之電源電壓施加於快閃記憶體16。1.35V之電源電壓施加於DRAM20。1V之電源電壓施加於控制器18。 電容量測定電路26之測定結果係經由類比/數位轉換器(A/D轉換器)62輸入控制邏輯60。雖未圖示，對SSD14之溫度進行測定的溫度感測器之輸出、及SSD14之各設備之過電流之檢測出結果亦被輸入控制邏輯60。控制邏輯60依據I2C方式將輸入的資料傳送至控制器18之同時，依據I2C方式接收從控制器18傳送的控制信號。 電源電路22所生成之電源電壓因SSD14之溫度而變動，因此控制器18將對應於溫度而進行電源電路22所生成之電壓之調整的控制信號供給至電源電路22。又，控制器18檢測出過電流時，將停止對施加於流入有檢測出的過電流之設備的電壓之生成的控制信號供給至電源電路22。檢測出施加有3.3V的設備之過電流時，控制器18將使負載開關54成為非導通的控制信號供給至電源電路22。再者，為了變更PLP電容器24之充電電壓，控制器18亦將控制DC/DC轉換器58之動作的控制信號供給至電源電路22。控制邏輯60係對應於控制器18之控制信號對負載開關54、LDO調整器56、DC/DC轉換器58供給控制信號。 I2C I/F64連接於控制邏輯60，且對應於來自控制邏輯60之控制信號進行與控制器18之通信。 作為電壓轉換器之LDO調整器56、DC/DC轉換器58為已知者，其之一例如圖3所示升壓用之DC/DC轉換器單元58a及降壓用之DC/DC轉換器單元58b之構成。升壓用之DC/DC轉換器單元58a係使負載開關54之輸出電壓3.3V升壓為28V(最大值)而對PLP電容器24充電。降壓用之DC/DC轉換器單元58b係輸入PLP電容器24之放電電流使PLP電容器24之輸出電壓28V降壓為3.3V。 升壓用之DC/DC轉換器單元58a包含串聯連接的電感器72與二極體74、及並聯連接的電容器76與抵抗78。由輸入電壓(3.3V)產生的輸入電流係被輸入電感器72之一端。電感器72之另一端連接於二極體74之陽極端，且經由開關元件(SW元件)80接地。二極體74之陰極端經由並聯連接的電容器76與電阻器78被接地。電阻器78之端子電壓被設為DC/DC轉換器單元58a之輸出電壓，施加於PLP電容器24。 開關元件80係由MOSFET(metal-oxide-semiconductor field-effect transistor)等形成。於開關元件80之控制端連接有，脈寬調變電路(PWM電路)82。PWM電路82係依據來自控制邏輯60之控制信號控制開關元件80之導通、非導通。在開關元件80為導通之期間，輸入電壓被施加於電感器72，流入電感器72的電流增加。開關元件80為非導通之期間，二極體74成為正偏壓，電感器72之電流減少，能量充電於電容器76，於電阻器78之兩端間生成比輸入電壓高的電壓。從PWM電路82輸出的脈衝信號之周期為恆定，開關元件80週期性成為導通、非導通。與開關元件80之一週期中的導通期間之比(亦稱為導通脈衝之工作比)對應而使從DC/DC轉換器單元58a輸出的電壓，亦即PLP電容器24之充電電壓變化。可以施加於PLP電容器24的上限之容許電壓為28V的情況下，DC/DC轉換器單元58a之輸出電壓之最大值為28V。控制邏輯60係將DC/DC轉換器單元58a之輸出電壓成為28V的工作比通知PWM電路82。 降壓用之DC/DC轉換器單元58b係包含汲極端連接於PLP電容器24的MOSFET86。MOSFET86為開關元件之一例。MOSFET86之閘極端連接於PWM電路84。PWM電路84係依據來自控制邏輯60之控制信號控制MOSFET86之導通、非導通。MOSFET86之源極端連接於二極體88之陰極端，且經由電感器90與電容器92之串聯電路接地。二極體88之陽極端被接地。電感器90與電容器92之連接點成為輸出端。 MOSFET86為導通時，來自PLP電容器24之放電電流經由電感器90流入輸出端，電容器92被充電。效率為100%之理想的DC/DC轉換器之情況下，Vin×Iin=Vout×Iout(Vin為輸入電壓，Vout為輸出電壓，Iin為輸入電流，Iout為輸出電流)，因此降壓的情況下，輸出電流必須多於輸入電流。因此，MOSFET86設為非導通時，藉由電容器92中已充電的能量使電流從接地經由二極體88、電感器90被引出，電流從輸出端輸出。 從PWM電路84輸出的脈衝信號之週期為恆定，MOSFET86週期性設為導通、非導通。從DC/DC轉換器單元58b輸出的電壓對應於MOSFET86之工作比而變化。控制邏輯60係將DC/DC轉換器單元58b之輸出電壓成為3.3V的工作比通知PWM電路84。 3.3V之輸出電壓取代負載開關54之輸出電壓而被施加於DC/DC轉換器58，藉由降壓用之DC/DC轉換器單元進行降壓，生成2.8V、1.8V、1.35V、1V之電源電壓。 [PLP電容器24之構成] 上述說明中，PLP電容器24係由單數之電容器構成，但如圖4所示，包含並聯連接的4個電容器24-1、24-2、24-3、24-4亦可。並聯連接的電容器之數不限定於4個，10個以上亦可。藉由複數個電容器構成PLP電容器24，藉此，可以使用比較小型之電容器。即使單一之電容器無法充電必要的能量之情況下，藉由將多數之電容器並聯連接，可以將實現PLP功能所必要的能量充電於PLP電容器24。由並聯連接的複數個電容器構成PLP電容器24的情況下，電容量測定電路26係對複數個電容器之合成電容量(Ctotal=4Ca，Ca為各電容器之電容量)進行測定。 [動作例] 參照圖5說明控制器18之與PLP有關的處理之一例。SSD14之電源設為導通時，於步驟S102中，控制器18將電容量檢驗指令傳送至電源電路22。電源電路22之控制邏輯60，在經由I2C I/F64接收到電容量檢驗指令時，係將DC/DC轉換器單元58a輸出28V這樣的工作比通知DC/DC轉換器單元58a之PWM電路82。藉此，PWM電路82控制開關元件80之導通、非導通，28V之充電電壓施加於PLP電容器24，能量充電於PLP電容器24。之後，電容量測定電路26對PLP電容器24之電容量進行測定。測定結果經由A/D轉換器62輸入控制邏輯60。控制邏輯60經由I2C I/F64將基於電容量測定電路26的測定檢驗結果傳送至控制器18。 於步驟S104中，控制器18接收從電源電路22傳送的電容量檢驗結果。 步驟S106中，控制器18確定PLP電容器24為了實現PLP功能而可以充電必要的能量之充電電壓之目標值。 充電於電容器的能量Q(焦耳)為(1/2)CV2 ，係由電容器之電容量C與充電電壓V決定。因此，電容器之電容量即使減少，若增加充電電壓，恆定量之能量可以充電於電容器。如上述這樣，PLP電容器24之電容量設定為比實現PLP功能所必要的目標電容量些微多的電容量。 例如，為了實現PLP功能所必要的能量為100mJ，PLP電容器24以DC/DC轉換器單元58a之最大電壓亦即28V進行充電之情況下，電容器之目標電容量為280μF，但實施形態中預估PLP電容器24之初期電容量存在某一程度之老化劣化而設定為400μF。因此，若PLP電容器24之電容量之減少量在初期電容量之30%以內，則PLP功能被實現。藉此，即使因為老化劣化導致PLP電容器24之電容量些微減少之情況下，SSD14不會立即成為不可使用，可以延長SSD14之壽命。 藉由28V對如此般具有餘裕度而設計的400μF之PLP電容器24充電時，約157mJ之能量充電於PLP電容器24。為了實現PLP功能所必要的能量為100mJ，因此藉由28V之充電電壓而於PLP電容器24充電必要的能量之約1.5倍之能量，約1/3之充電能量浪費掉。因為老化劣化導致PLP電容器24之電容量減少至280μF之情況下，若以28V充電時，約110mJ之能量被充電於PLP電容器24。該實施形態中，以對應於PLP電容器之電容量而充電必要最低限之能量的方式來控制充電電壓，藉此，可以防止浪費的能量被充電。 因此，步驟S106中，依據PLP電容器24之電容量之測定結果，針對PLP電容器24為了實現PLP功能而充電至所必要能量之足夠的充電電壓進行計算。例如，電容量為400μF的情況下，PLP電容器24為了充電100mJ之能量，需要充電電壓23V。如此則，PLP電容器24未劣化之情況下，可以將充電電壓設為低於最大容許電壓(=28V)。通常，電容器之施加電壓越高越容易短路，因此藉由將充電電壓設為低於最大容許電壓可以減低PLP電容器24引起短路不良之可能性。藉此，亦可以延長SSD14之壽命。 又，PLP電容器24之最大容許電壓被確定，因此於步驟S108中控制器18判定步驟S106中計算的充電電壓是否為最大容許電壓(=28V)以下。步驟S106中計算的充電電壓不在最大容許電壓以下之情況下(步驟S108之否)，控制器18於步驟S112中進行錯誤處理。錯誤處理之一例為，將PLP電容器24不良，PLP電容器24無法充電充分的能量，PLP功能有無法實施之可能性通知使用者。 步驟S106中計算的充電電壓在最大容許電壓以下的情況下(步驟S108之是)，於步驟S114中，控制器18將使DC/DC轉換器單元58a之升壓電壓成為與步驟S106中計算的充電電壓相等的升壓電壓設定指令傳送至電源電路22。控制邏輯60接收到升壓電壓設定指令時，將輸出DC/DC轉換器單元58a所設定的電壓這樣的工作比通知DC/DC轉換器單元58a之PWM電路82。 之後，DC/DC轉換器單元58a輸出步驟S106中計算的充電電壓，於PLP電容器24被常時充電為了實現PLP功能所必要的能量。 步驟S116中，控制器18判定是否到達電容量檢驗時序。SSD14會有連續動作，因此不僅電源設為導通之後，在動作中亦定期進行(例如1星期，每一日等)PLP電容器24之劣化診斷亦可。因此，到達電容量檢驗時序之情況下(步驟S116之是)，控制器18重複執行步驟S102之處理。未到達電容量檢驗時序之情況下(步驟S116之否)，步驟S118中，控制器18判定從外部供給的電源電壓是否被切斷。從外部供給的電源電壓未切斷之情況下(步驟S118之否)，控制器18重複進行步驟S116之判定。 從外部供給的電源電壓已切斷的情況下(步驟S118之是)，步驟S122中，控制器18將DC/DC轉換器單元58b之降壓開始指令傳送至電源電路22。控制邏輯60接收降壓開始指令之後，將DC/DC轉換器單元58b輸出3.3V這樣的工作比通知給PWM電路82。藉此，PWM電路82控制MOSFET86之導通、非導通。藉此，DC/DC轉換器單元58b之輸出電壓在恆定期間維持於3.3V。DC/DC轉換器單元58b之輸出電壓維持於3.3V，因此從外部供給的電源電壓被切斷，即使負載開關54之輸出電壓成為0V之情況下，於LDO調整器56與DC/DC轉換器58之降壓單元亦被輸入3.3V之電壓。因此，LDO調整器56、DC/DC轉換器58之降壓單元在恆定期間可以輸出SSD14之動作所必要的電源電壓。 若DRAM20內有寫入中途之資料，控制器18在該恆定期間內可以完成將寫入中途之資料寫入快閃記憶體16(步驟S124)。 依據第1實施形態，將PLP電容器24之電容量設為實現PLP功能所必要的電容量以上之電容量，隨時測定PLP電容器24之電容量，從實現PLP功能所必要的能量與電容量之測定值來計算PLP電容器24之充電電壓，藉此，即使因為老化劣化導致PLP電容器24之電容量些微減少之情況下，SSD14不會立即不可使用，可以延長SSD14之壽命。PLP電容器24之電容量未減少時之充電電壓為最小值，SSD14使用之同時，PLP電容器24之電容量減少時，充電電壓增加。因此，使用開始時之充電電壓低，因此可以減低引起短路不良的可能性，藉此，可以延長SSD14之壽命。 (第2實施形態) 第2實施形態除PLP電容器24之構成以外都和第1實施形態相同。第2實施形態的PLP電容器24，係如圖6(a)所示，包含：並聯連接的複數個(例如4個)電容器24-1、24-2、24-3、24-4；及分別串聯連接於電容器24-1、24-2、24-3、24-4與DC/DC轉換器單元58a之間的保險絲28-1、28-2、28-3、28-4。保險絲28-1、28-2、28-3、28-4分別由流入恆定電流以上之過電流時溶斷的金屬保險絲構成。 電容器24-1、24-2、24-3、24-4之中之任一，例如電容器24-4短路時，如圖6(b)所示，過電流流入電容器24-4，因此保險絲28-4溶斷。溶斷的保險絲28-4與DC/DC轉換器單元58a之連接點成為電性斷開狀態，短路的電容器24-4從DC/DC轉換器單元58a被電性切離。 任一個保險絲溶斷的圖6(b)之狀態之PLP電容器24之合成電容量Ctotal，和圖6(a)之狀態之合成電容量Ctotal比較減少為3/4。此時，和第1實施形態同樣地，對應於PLP電容器24之合成電容量Ctotal來設定DC/DC轉換器單元58a之輸出電壓，亦即設定PLP電容器24之充電電壓的話，即可將為了實現PLP功能所必要的能量充電於PLP電容器24。 又，保險絲28-1、28-2、28-3、28-4不限定於金屬保險絲，由檢測出過電流時成為非導通的電子保險絲構成亦可。 [動作例] 參照圖7說明與控制器18之PLP有關的處理之一例。和第1實施形態相同之處理被附加相同參照數字，並省略說明。第2實施形態之處理係在第1實施形態的步驟S116之是否為電容量檢驗時序之判定處理，與步驟S118之外部電源電壓是否切斷之判定處理之間附加幾個處理者。 未到達電容量檢驗時序之情況下(步驟S116之否)，步驟S132中，控制器18將電容量檢驗指令傳送至電源電路22。電源電路22之控制邏輯60經由I2C I/F64接收電容量檢驗指令時，係以電容量測定電路26之測定結果作為電容量檢驗結果並經由I2C I/F64傳送至控制器18。 步驟S134中，控制器18接收從電源電路22傳送的電容量檢驗結果。 步驟S136中，控制器18判定PLP電容器24之合成電容量是否已減少恆定電容量以上。PLP電容器24由n個電容器形成之情況下，恆定電容量為1/n。亦即，步驟S136中，控制器18判定是否因為任一之電容器短路、保險絲之溶斷而電容器被切離。 短路的電容器因保險絲之溶斷而切離，PLP電容器24之合成電容量減少了恆定電容量以上之情況下(步驟S136之是)，步驟S106中，控制器18依據PLP電容器24之合成電容量之測定結果來計算，PLP電容器24為了實現PLP功能而充電至必要能量時之足夠的充電電壓。如圖6(b)所示，即使PLP電容器24之合成電容量減少為圖6(a)之情況下之3/4之情況下，若將充電電壓增加為圖6(a)之狀態之充電電壓之(4/3)1/2 ，亦可以充電至和圖6(a)之情況相同的能量。 若PLP電容器24之合成電容量未減少恆定電容量以上之情況下，可以判定電容器之短路未發生，因此步驟S118中，控制器18判定從外部供給的電源電壓是否被切斷。從外部供給的電源電壓未切斷之情況下(步驟S118之否)，控制器18重複步驟S116之判定。 依據第2實施形態，藉由並聯連接的複數個電容器24-1、24-2、24-3、24-4構成PLP電容器24，使DC/DC轉換器單元58a之輸出電流分別經由保險絲28-1、28-2、28-3、28-4供給至電容器24-1、24-2、24-3、24-4。因此，任一之電容器24-1、24-2、24-3、24-4短路的情況下，對應的保險絲28-1、28-2、28-3、28-4溶斷，可以將短路的電容器24-1、24-2、24-3、24-4從DC/DC轉換器單元58a電性切離。因為電容器切離，即使PLP電容器24之合成電容量減少之情況下，藉由增加充電電壓，可以將為了實現PLP功能所必要的量之能量充電於PLP電容器24。藉此，可以延長SSD14之壽命。 又，本發明不限定於上記實施形態，實施階段中在不脫離其要旨之範圍內可以變形並具體化構成要素。又，藉由上記實施形態揭示的複數個構成要素之適當組合可以形成各種發明。例如從實施形態所示的全構成要素刪除幾個構成要素亦可。又，將不同實施形態中的構成要素適當組合亦可。例如作為記憶體系統之一例雖說明SSD，但只要是包含從外部電源生成複數個電源之電源電路者即可，不限定於特定之記憶體系統。
12:主機 14:SSD 16:快閃記憶體 18:控制器 22:電源電路 24:PLP電容器 28-1~28-4:保險絲 26:電容量測定電路 56:LDO調整器 58,58a,58b:DC/DC轉換器 60:控制邏輯 62:A/D轉換器 64:I2C I/F

Claims (16)

  1. 一種記憶體系統，係具備： 非揮發性之記憶媒體； 控制器，控制資料之寫入前述記憶媒體； 電源電路，連接於前述記憶媒體及前述控制器，使用至少從外部供給的電壓來生成複數個電源電壓；及 電容器，藉由前述電源電路生成的複數個電源電壓之中之一個電源電壓亦即充電電壓進行能量之充電； 進行前述電容器之電容量之檢測，對應於檢測出的前述電容器之電容量來決定前述充電電壓之值。
  2. 如請求項1之記憶體系統，其中 以使充電於前述電容器的能量與規定之能量一致的方式來決定前述充電電壓之值。
  3. 如請求項2之記憶體系統，其中 檢測出的前述電容器之電容量為第1電容量的情況下，使用第1值作為前述充電電壓之值， 檢測出的前述電容器之電容量為較前述第1電容量少的第2電容量的情況下，使用較前述第1值大的第2值作為前述充電電壓之值。
  4. 如請求項1至3之任一之記憶體系統，其中 在前述記憶體系統之電源投入時，或在前述記憶體系統之動作中之每恆定期間進行前述電容器之電容量之檢測。
  5. 如請求項1至3之任一之記憶體系統，其中 前述電容器係由單數之電容器或並聯連接的複數個電容器構成。
  6. 如請求項1至3之任一之記憶體系統，其中 前述電容器係由並聯連接的複數個電容器構成， 前述複數個電容器分別經由複數個保險絲連接於前述電源電路， 檢測出前述複數個電容器之合成電容量。
  7. 如請求項6之記憶體系統，其中 前述複數個保險絲之各個係由流入過電流時溶斷的金屬保險絲、或檢測出過電流時成為非導通的電子保險絲構成。
  8. 如請求項1至3之任一之記憶體系統，其中 前述電源電路具備檢測前述電容器之電容量的功能， 前述控制器，係將指示前述電容器之電容量之檢測的指令傳送至前述電源電路，從前述電源電路接收包含前述電容器之電容量之檢測值的通知， 前述控制器，係將生成前述充電電壓之指令傳送至前述電源電路，前述充電電壓為與檢測出的前述電容器之電容量對應的值之充電電壓。
  9. 如請求項8之記憶體系統，其中 還具備揮發性之記憶體， 前述控制器， 係將寫入單位之資料記憶於前述揮發性之記憶體， 在前述寫入單位之資料完成寫入前述記憶媒體之前若來自前述外部之電壓之供給停止之情況下，使用藉由前述電源電路生成的前述複數個電源電壓之中之至少一個電源電壓，來完成前述寫入單位之前述資料之寫入前述記憶媒體。
  10. 如請求項9之記憶體系統，其中 來自前述外部之電壓之供給停止之情況下，充電於前述電容器的前述能量被放電至前述電源電路，前述電源電路使用前述放電的能量來生成前述複數個電壓。
  11. 一種電源電路，係使用從外部供給的電壓生成複數個電源電壓， 藉由前述複數個電源電壓之中之一個電源電壓亦即充電電壓對電容器進行能量之充電， 檢測出前述電容器之電容量，並生成與檢測出的前述電容器之電容量對應的前述充電電壓。
  12. 如請求項11之電源電路，其中 前述充電電壓為，充電於前述電容器的能量與規定之能量一致這樣的電壓。
  13. 如請求項12之電源電路，其中 檢測出的前述電容器之電容量為第1電容量的情況下，使用第1值作為前述充電電壓之值， 檢測出的前述電容器之電容量為較前述第1電容量少的第2電容量的情況下，使用較前述第1值大的第2值作為前述充電電壓之值。
  14. 如請求項11至13之任一之電源電路，其中 前述電容器係由並聯連接的複數個電容器構成， 檢測出前述複數個電容器之合成電容量。
  15. 如請求項11至13之任一之電源電路，其中 從控制器接收指示前述電容器之電容量之檢測的指令， 對前述控制器傳送包含前述電容器之電容量之檢測值的通知， 從前述控制器接收生成前述充電電壓之指令，前述充電電壓為與檢測出的前述電容器之電容量對應的值之充電電壓。
  16. 如請求項15之電源電路，其中 使用從前述電容器放電的能量來生成前述複數個電壓。
TW108147169A 2019-09-10 2019-12-23 記憶體系統及電源電路 TWI754871B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-164855 2019-09-10
JP2019164855A JP2021044037A (ja) 2019-09-10 2019-09-10 メモリシステム及び電源回路

Publications (2)

Publication Number Publication Date
TW202111700A true TW202111700A (zh) 2021-03-16
TWI754871B TWI754871B (zh) 2022-02-11

Family

ID=74849619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108147169A TWI754871B (zh) 2019-09-10 2019-12-23 記憶體系統及電源電路

Country Status (4)

Country Link
US (1) US20210074336A1 (zh)
JP (1) JP2021044037A (zh)
CN (1) CN112559398B (zh)
TW (1) TWI754871B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796729B2 (en) * 2019-02-05 2020-10-06 Micron Technology, Inc. Dynamic allocation of a capacitive component in a memory device
CN113225870B (zh) * 2021-03-29 2023-12-22 青岛小鸟看看科技有限公司 Vr设备定位方法及vr设备
US20230008376A1 (en) * 2021-07-08 2023-01-12 Kioxia Corporation Memory system, control method, and power control circuit
JP2023042175A (ja) * 2021-09-14 2023-03-27 キオクシア株式会社 メモリシステム及びメモリシステムの制御方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0863204A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 不揮発性メモリの電源回路
US8208338B2 (en) * 2006-05-12 2012-06-26 Samsung Electronics Co., Ltd. Semiconductor device
CN101783518A (zh) * 2009-01-16 2010-07-21 比亚迪股份有限公司 一种电池管理器及使用方法
TWI428622B (zh) * 2010-11-25 2014-03-01 Ind Tech Res Inst 一種藉由電池充放電特性檢控容量與功率的方法
US9201121B2 (en) * 2010-12-06 2015-12-01 Texas Instruments Incorporated System and method for sensing battery capacity
US8310098B2 (en) * 2011-05-16 2012-11-13 Unigen Corporation Switchable capacitor arrays for preventing power interruptions and extending backup power life
US20140132002A1 (en) * 2011-08-24 2014-05-15 Panasonic Corporation Vehicle power source device
US20150279463A1 (en) * 2014-03-31 2015-10-01 Dell Products, L.P. Adjustable non-volatile memory regions of dram-based memory module
US9646657B2 (en) * 2015-09-04 2017-05-09 Intel Corporation Power loss capacitor test using voltage ripple
CN105677241A (zh) * 2015-12-30 2016-06-15 华为技术有限公司 充电方法、装置及固态硬盘
JP2017121864A (ja) * 2016-01-07 2017-07-13 株式会社オートネットワーク技術研究所 給電中継回路、副電池モジュール、電源システム
US9705402B1 (en) * 2016-06-25 2017-07-11 Active-Semi, Inc. Power loss protection integrated circuit
JP7007922B2 (ja) * 2017-02-24 2022-01-25 アズビル株式会社 制御装置、および制御方法
US10283173B2 (en) * 2017-04-19 2019-05-07 Seagate Technologies Llc Intelligent backup capacitor management

Also Published As

Publication number Publication date
CN112559398B (zh) 2024-04-05
US20210074336A1 (en) 2021-03-11
TWI754871B (zh) 2022-02-11
CN112559398A (zh) 2021-03-26
JP2021044037A (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
TWI754871B (zh) 記憶體系統及電源電路
US8479032B2 (en) Systems, methods and devices for regulation or isolation of backup power in memory devices
US10706942B2 (en) Backup power circuit and electrical device
US11367490B2 (en) Capacitive voltage modifier for power management
KR20170028096A (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
CN110729704B (zh) 电源装置、电源电路的控制方法及存储装置
JP6818603B2 (ja) メモリシステム、及びメモリシステムの制御方法
US20200301495A1 (en) Electronic device and information recording method of electronic device
US10656692B2 (en) Memory system
US11869602B2 (en) Method and circuit for providing auxiliary power and storage device including the same
US11495290B2 (en) Memory system and power supply circuit with power loss protection capability
CN116129951A (zh) 一种ssd的电源控制装置、ssd及服务器
JP2023010603A (ja) メモリシステム、制御方法および電源制御回路
US20230091384A1 (en) Memory system and control method of memory system
TWI834118B (zh) 記憶體系統及記憶體系統的控制方法
US11804272B2 (en) Memory system and storage system
US11875042B2 (en) Memory system and control method for controlling charging capacitor of a power supply circuit
US20230307939A1 (en) Auxiliary power circuit, electronic device, and method for operating auxiliary power circuit
CN216751184U (zh) 存储设备及其电源管理单元
TW202416078A (zh) 穩壓電路模組、記憶體儲存裝置及電壓控制方法