JP2023042175A - メモリシステム及びメモリシステムの制御方法 - Google Patents

メモリシステム及びメモリシステムの制御方法 Download PDF

Info

Publication number
JP2023042175A
JP2023042175A JP2021149340A JP2021149340A JP2023042175A JP 2023042175 A JP2023042175 A JP 2023042175A JP 2021149340 A JP2021149340 A JP 2021149340A JP 2021149340 A JP2021149340 A JP 2021149340A JP 2023042175 A JP2023042175 A JP 2023042175A
Authority
JP
Japan
Prior art keywords
controller
data
memory
volatile memory
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021149340A
Other languages
English (en)
Inventor
メル スタイチェン サンチェズ タン
Stychen Sanchez Tan Mel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021149340A priority Critical patent/JP2023042175A/ja
Priority to TW111105273A priority patent/TWI834118B/zh
Priority to US17/651,309 priority patent/US12046272B2/en
Priority to CN202210208507.0A priority patent/CN115810369A/zh
Publication of JP2023042175A publication Critical patent/JP2023042175A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

【課題】ＰＬＰキャパシタの性能が劣化してもＰＬＰ機能を実現することができるメモリシステム及びメモリシステムの制御方法を提供すること。【解決手段】実施形態によれば、メモリシステムは不揮発性メモリと揮発性メモリへの書き込みを制御するコントローラと、不揮発性メモリ、揮発性メモリ及びコントローラに接続され、外部からの電圧を用いて複数の電圧を生成し、複数の電圧を不揮発性メモリ、揮発性メモリ及びコントローラに供給する電源回路と、複数の電圧の中のいずれかの電圧により充電されるキャパシタとを具備する。電源回路はシャットダウンに因らず外部からの電圧が低下した時、キャパシタの出力電圧を用いて複数の電圧を生成し、複数の電圧を不揮発性メモリ、揮発性メモリ及びコントローラに供給可能とする。コントローラはキャパシタの静電容量に応じて揮発性メモリの記憶可能データサイズを可変とする。【選択図】図１３

Description

本発明の実施形態は、不揮発性メモリを備えるメモリシステムに関する。
不揮発性メモリを備えるメモリシステムの一例としてＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）が知られている。ＳＳＤでは、外部のホストから供給されるデータは、バッファメモリである揮発性メモリに一旦書き込まれ、このバッファメモリに書き込まれたデータが不揮発性メモリに書き込まれる。ＳＳＤは、ホストからシャットダウンを指令するコマンド（以下、シャットダウンコマンドとも称する）を受信すると、バッファメモリ内に書き込まれた全てのデータを不揮発性メモリに書き込んでから電源を遮断する。ここで、揮発性メモリは、例えば、ＤＲＡＭ等が用いられ、不揮発性メモリは、例えば、ＮＡＮＤ型フラシュメモリ等が用いられる。
ＳＳＤには、シャットダウンを指令するコマンドによる電源の遮断ではなく、停電等の意図しない電源遮断時にバッファメモリ内のデータが消失しないようにするためのパワーロスプロテクション（Ｐｏｗｅｒ Ｌｏｓｓ Ｐｒｏｔｅｃｔｉｏｎ）機能（ＰＬＰ機能とも称する）を備えるものがある。ＰＬＰ機能は、バックアップ電源を必要とする。バックアップ電源の一例としてはキャパシタ（ＰＬＰキャパシタとも称する）が用いられる。ＰＬＰキャパシタはキャパシタに電荷を蓄積させることにより所定電圧まで充電することが可能となっている。ここで、電源が何らかの原因で意図せずに遮断された場合、ＰＬＰキャパシタに蓄積された電荷が放出され、充電されていた電圧が放電される。ＳＳＤは、このキャパシタからの放電電圧を用いて、所定時間、動作することができる。例えば、ホストからのデータがバッファメモリに記憶されている途中で電源が意図せずに遮断された場合、ＰＬＰキャパシタに充電されていた電圧を用いてバッファメモリに記憶されている途中のデータ不揮発性メモリに書き込むことができる。このような機能をＰＬＰ機能と呼ぶ。
ＰＬＰキャパシタは経年劣化等により電荷の蓄積が可能なキャパシタの容量（静電容量）が減少する場合がある。経年劣化等によりキャパシタの容量が減少してしまうと、例えば、バッファメモリに書き込まれたデータを不揮発性メモリへ書込むために必要な電圧レベルまで充電できず、ＰＬＰキャパシタとしての機能を実現できない。
米国特許出願公開第２０１２／０２２１８９１号明細書 米国特許第１０６５６８４８号明細書 米国特許出願公開第２０１９／０３８４８７２号明細書 米国特許出願公開第２０１６／０２５４０３１号明細書
本発明の目的は、ＰＬＰキャパシタの性能が劣化してもＰＬＰ機能を実現することができるメモリシステム及びメモリシステムの制御方法を提供することである。
実施形態によれば、メモリシステムは、不揮発性メモリと、揮発性メモリと、不揮発性メモリへのデータの書き込みと揮発性メモリへのデータの書き込みを制御するコントローラと、不揮発性メモリ、揮発性メモリ、及びコントローラに接続され、外部から供給される電圧を用いて複数の電圧を生成し、生成した複数の電圧を不揮発性メモリ、揮発性メモリ、及びコントローラに供給する電源回路と、複数の電圧の中のいずれかの電圧により充電されるキャパシタと、を具備する。電源回路は、シャットダウンに因らず外部から供給される電圧が低下した時、キャパシタの電圧を用いて複数の電圧を生成し、生成した複数の電圧を不揮発性メモリ、揮発性メモリ、及びコントローラに供給可能とする。コントローラは、キャパシタの静電容量を検出し、キャパシタの静電容量に応じて揮発性メモリの記憶可能データサイズを可変とする。
第１実施形態に係るメモリシステム（ＳＳＤ）と、メモリシステムに接続可能なホストデバイスを含む情報処理システムの一例を示すブロック図。 第１実施形態に係るＳＳＤの外観の一例を示す平面図。 第１実施形態に係るＳＳＤの構成部品の配置の一例を示す平面図。 第１実施形態に係る電源回路、バックアップ電源、及びヘルス値測定回路を含む電源システムの一例を示すブロック図。 ヘルス値が故障閾値以上である場合の比較例のＰＬＰ機能を説明するための図。 ヘルス値が故障閾値未満である場合の比較例のＰＬＰ機能を説明するための図。 ヘルス値が第１閾値以上である場合の第１実施形態に係るＳＳＤが備えるＰＬＰ機能を説明するための図。 ヘルス値が第１閾値未満で第２閾値以上である場合の第１実施形態に係るＳＳＤが備えるＰＬＰ機能を説明するための図。 ヘルス値が第１閾値未満で第２閾値以上である場合の第１実施形態に係るＳＳＤが備えるＰＬＰ機能を説明するための図。 ヘルス値が第２閾値未満で故障閾値以上である場合の第１実施形態に係るＳＳＤが備えるＰＬＰ機能を説明するための図。 ヘルス値が第２閾値未満で故障閾値以上である場合の第１実施形態に係るＳＳＤが備えるＰＬＰ機能を説明するための図。 ヘルス値が故障閾値未満である場合の第１実施形態に係るＳＳＤが備えるＰＬＰ機能を説明するための図。 第１実施形態に係るＳＳＤが備えるＰＬＰ機能を実行するコントローラの処理の一例を示すフローチャート。 第１実施形態に係るＳＳＤが備えるよるＰＬＰ機能を実行するコントローラの処理の他の例を示すフローチャート。 第２実施形態に係るＰＬＰ機能を実行するコントローラの処理の一例を示すフローチャート。 第３実施形態に係るＰＬＰ機能を実行するコントローラの処理の一例を示すフローチャート。 第４実施形態に係るＰＬＰ機能を実行するコントローラの処理の一例を示すフローチャート。
以下、図面を参照して、実施形態を説明する。以下の説明は、実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、以下に説明する構成要素の構造、形状、配置、材質等に限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各要素のサイズ、厚み、平面寸法又は形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、互いの寸法の関係や比率が異なる要素が含まれることもある。複数の図面において、対応する要素には同じ参照数字を付して重複する説明を省略する場合もある。いくつかの要素に複数の呼称を付す場合があるが、これら呼称の例はあくまで例示であり、これらの要素に他の呼称を付すことを否定するものではない。また、複数の呼称が付されていない要素についても、他の呼称を付すことを否定するものではない。なお、以下の説明において、「接続」は直接接続のみならず、他の要素を介した接続も含む場合もある。
図１は、第１実施形態に係るメモリシステム４と、メモリシステム４と接接続可能なホストデバイス（以下、単にホストと称する）２を含む情報処理システム１の一例を示すブロック図である。メモリシステム４は、不揮発性メモリ１６にデータを書き込む、又は不揮発性メモリ１６からデータを読み出すように構成されたストレージデバイスである。本願では、メモリシステム４は、例えば、ＳＳＤとである。不揮発性メモリの例は、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏ－ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等である。本願の説明において、不揮発性メモリ１６は、例えば、ＮＡＮＤ型フラッシュメモリ（以下、単にＮＡＮＤメモリと称する）である。
このように、情報処理システム１は、ホスト２と、ホスト２に接続されたＳＳＤ４を含む。
ホスト２は、ＳＳＤ４にアクセスする外部機器としての情報処理装置である。ホスト２は、大量且つ多様なデータをＳＳＤ４に保存するサーバ（ストレージサーバ）であってもよい。ホスト２は、パーソナルコンピュータであってもよい。ＳＳＤ４は、データセンター等のサーバに組み込まれるビジネスユース向けのＳＳＤであってもよい。ＳＳＤ４はパーソナルコンピュータに組み込まれるパーソナルユース向けのＳＳＤであってもよい。
ＳＳＤ４は、コネクタ１２、コントローラ１４、ＮＡＮＤメモリ１６、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０、電源回路２４、バックアップ電源３０等を備える。ＳＳＤ４は、ホスト２のメインストレージとして使用され得る。ＳＳＤ４は、ホスト２に内蔵されてもよいし、ホスト２の外部に設けられ、ホスト２にケーブルまたはネットワークを介して接続されてもよい。
コントローラ１４は、ホスト２から送信されるコマンド（要求）に従って、ＮＡＮＤメモリ１６にデータを書き込み、又は、ＮＡＮＤメモリ１６からデータを読み出す。さらに、コントローラ１４は、ホスト２から送信されるコマンドや電源回路２４から送信される種々の情報に従って、電源回路２４が発生する電圧の値を制御する制御信号を生成する。コントローラ１４は、生成した制御信号を電源回路２４に送信する。この制御信号を受信すると、コントローラ１４は、ＳＳＤ４の各デバイス（例えばＮＡＮＤメモリ１６、コントローラ１４、ＤＲＡＭ２０）へ供給される複数の電圧を制御する。また、コントローラ１４は、ＰＬＰ機能の実行も制御する。コントローラ１４は、ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）のような回路によって構成され得る。
電源回路２４は、ＳＳＤ４の各デバイスで必要な複数の電圧を、外部から供給される単一、又は複数の電圧から発生する。外部から供給される電圧の電源は内部電源であっても、外部電源であってもよい。外部電源はホスト２の電源であってもよい。なお、図１では、電源はホスト２の電源とするが、電源ラインは図示されていない。電源回路２４は、ＳＳＤ４の各デバイスで必要な複数の電圧を、バックアップ電源３０から供給される電圧から発生することもできる。電源回路２４は単一、又は複数の集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）から構成されてもよい。電源回路２４の種々の状態を示す情報が所定の通信規格に従ってコントローラ１４に送信される。所定の通信規格は、シリアル通信規格でもよい。シリアル通信規格の一例は、Ｉ２Ｃ方式である。本願では、電源回路２４とコントローラ１４との間の通信規格はＩ２Ｃ方式に従うとする。
ＤＲＡＭ２０は、揮発性メモリの一例である。ＤＲＡＭ２０は、例えばＤＤＲ３Ｌ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ ３ Ｌｏｗ ｖｏｌｔａｇｅ）規格のＤＲＡＭである。ＤＲＡＭ２０はバッファメモリ２２を含む。バッファメモリ２２は、ライトバッファ２２ａ、リードバッファ２２ｂ、管理情報バッファ２２ｃを含む。ホスト２からＳＳＤ４に供給され、ＮＡＮＤメモリ１６に書き込まれている途中あるいは未書き込みのデータがライトバッファ２２ａに記憶される。ＮＡＮＤメモリ１６から読み出され、ホスト２に転送中のデータあるいは未転送のデータがリードバッファ２２ｂに記憶される。ルックアップテーブルやＳＳＤ４の動作中に用いられる各種のテーブルや各種の値が管理情報バッファ２２ｃに記憶される。各種の値の一例は、ＰＬＰ機能により不揮発化したブロックのアドレスである。ルックアップテーブルは、ホスト２が指定する論理アドレスとＮＡＮＤメモリ１６の物理アドレスとの間の対応を示す。
揮発性メモリとしてのＤＲＡＭ２０は、コントローラ１４の外部に設けるのだけではなく、コントローラ１４の内部に設けてもよい。なお、揮発性メモリとしては、ＤＲＡＭ２０の代わりに、より高速アクセスが可能なＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いてもよい。
ＮＡＮＤメモリ１６は、複数（例えば、１６個）のＮＡＮＤチップ１８を含んでいてもよい。各ＮＡＮＤチップ１８は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含んでもよい。ＮＡＮＤチップ１８は、二次元構造のメモリセルアレイで構成されたチップでもよいし、三次元構造のメモリセルアレイで構成されたチップでもよい。
メモリセルアレイは、複数のブロックを含む。各々のブロックは複数のページを含む。ブロックは、データ消去動作の最小の単位として機能する。複数のページの各々は、同一ワード線に接続された複数のメモリセルを含む。ページは、データ書き込み動作及びデータ読み出し動作の単位である。
１ページのデータが、書き込み単位のデータ、又は読み出し単位のデータとしてライトバッファ２２ａ、リードバッファ２２ｂに格納される。書き込みの場合は、ライトバッファ２２ａから読み出された１ページの書き込み単位のデータがＮＡＮＤメモリ１６に書き込まれる。そのため、書き込み途中で、シャットダウンコマンドの発行による電源の遮断ではなく、意図しない電源の遮断が生じ、電源回路２４が電圧を発生しない状態になると、ライトバッファ２２ａ内の書き込み途中のデータが失われる。この時、リードバッファ２２ｂ、管理情報バッファ２２ｃ内のデータも、ライトバッファ２２ａ内のデータと同様に失われる。尚、シャットダウンコマンドが発行された場合は、コントローラ１４はバッファメモリ２２内の不揮発化したいデータをＮＡＮＤメモリ１６に書き込んでから、電源回路２４を動作停止する。
第１実施形態では、バックアップ電源３０が用意されている。意図しない電源の遮断時に、コントローラ１４はバックアップ電源３０を用いて、バッファメモリ２２内の書き込み途中のデータをＮＡＮＤメモリ１６に書き込み、書き込み途中のデータを不揮発化することができる。
コントローラ１４は、ホスト２から送信されるコマンド（要求）、及び電源回路２４から送信される種々の情報に従って、電源回路２４が発生する電圧の値を制御する制御信号を生成する。コントローラ１４は、生成した制御信号を電源回路２４に送信する。これによりＳＳＤ４の各デバイスへ供給される複数の電圧がコントローラ１４により制御される。
電源回路２４にバックアップ電源３０が接続されている。バックアップ電源３０は、シャットダウンコマンドの発行による電源の遮断ではなく意図しない電源の遮断が生じた場合、書き込み途中のデータ保護のための電圧を電源回路２４に供給する。バックアップ電源３０は、例えば、並列に接続された複数のＰＬＰキャパシタ（図３の説明にて後述する）から構成される。ＰＬＰキャパシタの例としては、電気二重層キャパシタ、導電性高分子アルミ電解キャパシタ、導電性高分子タンタル固体電解キャパシタなどがある。
電源回路２４は、シャットダウンコマンドによる電源の遮断ではなく、意図しない電源の遮断が生じたとしても、バックアップ電源３０を用いて、ＮＡＮＤメモリ１６、コントローラ１４、及びＤＲＡＭ２０に対して、ある時間電圧を供給し続けるＰＬＰ機能を備える。コントローラ１４は、意図しない電源の遮断が生じると、電源回路２４にＰＬＰ機能を実行させるコマンドを送信する。
バックアップ電源３０を構成する複数のＰＬＰキャパシタが蓄積する合成静電容量（総静電容量）は、電源の遮断後に電源回路２４がＮＡＮＤメモリ１６、コントローラ１４、及びＤＲＡＭ２０に対してＰＬＰ機能を実行するための電圧を供給する時間（バックアップ時間）に対応して設定される。この合成静電容量（以降の説明では単にＰＬＰキャパシタの容量とも呼ぶ場合がある）は、バッファ２２に記憶されているＮＡＮＤメモリ１６へ書き込み途中のデータがこの電圧供給時間内にＮＡＮＤメモリ１６へ書き込み完了、すなわち不揮発化完了するような容量より多少多く設定されている。これは、ＰＬＰキャパシタの容量に余裕を持たせておけば、経年劣化等によりＰＬＰキャパシタの容量が多少減少したとしても、この電圧供給時間内にバッファメモリ２２に記憶されているデータの不揮発化が完了できる、すなわちＰＬＰ機能を実現できるからである。
コントローラ１４は、ＣＰＵ３２、ホストインタフェース（ホストＩ／Ｆ）回路３４、ＮＡＮＤインターフェース（ＮＡＮＤ Ｉ／Ｆ）回路３６、ＤＲＡＭインターフェース（ＤＲＡＭ Ｉ／Ｆ）回路３８等を備える。ＣＰＵ３２、ホストＩ／Ｆ回路３４、ＮＡＮＤ Ｉ／Ｆ回路３６、ＤＲＡＭ Ｉ／Ｆ回路３８はバスライン４０に接続される。直接的に図示されていないが、電源回路２４もバスライン４０に接続される。
ＣＰＵ３２は、ＮＡＮＤメモリ１６に記憶されているファームウェアを実行し、種々の機能を実現する。種々の機能の例は、バックアップ電源３０の充電制御や電源回路２４によるＰＬＰ機能の制御がある。
ホストＩ／Ｆ回路３４はコネクタ１２を介してホスト２に電気的に接続され、ＮＡＮＤ Ｉ／Ｆ回路３６はＮＡＮＤメモリ１６に電気的に接続され、ＤＲＡＭ Ｉ／Ｆ回路３８はＤＲＡＭ２０に電気的に接続される。
ホスト２とＳＳＤ４とを電気的に接続するホストＩ／Ｆ回路３４は、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）、ＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）、ＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）ＴＭ、ＥｔｈｅｒｎｅｔＴＭ、Ｆｉｂｒｅ ｃｈａｎｎｅｌＴＭ、ＮＶＭｅ（ＮＶＭ Ｅｘｐｒｅｓｓ）ＴＭ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ＴＭ、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）ＴＭ等の規格に準拠する。
コントローラ１４とＮＡＮＤメモリ１６とを電気的に相互接続するＮＡＮＤ Ｉ／Ｆ回路３６は、Ｔｏｇｇｌｅ ＤＤＲ、ＯＮＦＩ（Ｏｐｅｎ ＮＡＮＤ Ｆｌａｓｈ Ｉｎｔｅｒｆａｃｅ）等の規格に準拠する。ＮＡＮＤ Ｉ／Ｆ回路３６は、複数（例えば、１８個）のチャンネルを介してＮＡＮＤメモリ１６に接続される。
図２は、第１実施形態に係るＳＳＤ４の外観の一例を示す平面図である。ＳＳＤ４は、ケース４４内に配置される。ケース４４の一端にはノッチ４６が設けられる。ノッチ４６には、コネクタ１２が設けられる。コネクタ１２は信号ピン、電源ピンを含む多数のピン１２ａを含む。ケース４４は、上ケース４４ａと下ケース（図示しない）を有する。上ケース４４ａと下ケースはネジにより一体化される。
図３は第１実施形態に係るＳＳＤ４の構成部品の配置の一例を示す平面図である。図３（ａ）はＳＳＤ４の基板５２の表面（上ケース４４ａに対向する面）を示す。基板５２の形状は、４つの辺５２ａ、２ｂ、５２ｃ、５２ｄを有する矩形である。短辺の一つの辺５２ａにコネクタ１２が設けられる。コネクタ１２のピン１２ａは基板５２の表面に配置される。コントローラ１４、ＤＲＡＭ２０、電源回路２４、バックアップ電源３０が基板５２の表面に配置される。図３（ｂ）はＳＳＤ４の基板５２の裏面（下ケースに対向する面）を示す。ＮＡＮＤチップ１８が基板５２の裏面に配置される。
コントローラ１４は、コネクタ１２を介して入力、又は出力される高速な信号を処理するので、コネクタ１２の近傍に配置されている。具体的には、コントローラ１４は、長辺５２ｃと５２ｄのそれぞれの中点を結ぶ線とコネクタ１２側の短辺５２ａとの間に配置される。ＤＲＡＭ２０はコントローラ１４の近傍に配置される。
バックアップ電源３０を構成する複数のＰＬＰキャパシタ２８は、基板５２の長辺５２ｃと５２ｄのそれぞれの中点を結ぶ線とコネクタ１２と反対側の短辺５２ｂとの間に集中的に配置される。コントローラ１４は、基板５２上の部品の中では最も大きい発熱源である。ＰＬＰキャパシタ２８は熱により劣化するが、ＰＬＰキャパシタ２８はコントローラ１４から出来るだけ離間されて配置されているので、熱による劣化が最小化される。
ＮＡＮＤチップ１８もＰＬＰキャパシタ２８と同様に熱に対する耐性が低い。ＮＡＮＤチップ１８はコントローラ１４やＰＬＰキャパシタ２８が配置される面の反対側の面に設けられる。例えば、ＮＡＮＤチップ１８は基板５２の長辺５２ｃと５２ｄのそれぞれの中点を結ぶ線とコネクタ１２と反対側の短辺５２ｂとの間に集中的に配置される。このようにＮＡＮＤチップ１８はコントローラ１４から出来るだけ離間されて配置されているので、ＮＡＮＤチップ１８が熱による影響を受けることが防止される。
尚、ＮＡＮＤチップ１８は、コントローラ１４と比べてＰＬＰキャパシタ２８へ与える影響は小さいものの多少の発熱は生じる。そのため、ＰＬＰキャパシタ２８は、図示されたようにＮＡＮＤチップ１８からも離間した位置に配置されていることが望ましい。このようにＳＳＤ４内の構成部品間で熱的影響を考慮したレイアウト設計を行っていたとしても、他の外的要因等によって、ＰＬＰキャパシタ２８が劣化しＰＬＰ機能が適正に動作しない場合も生じ得る。そこで、本実施形態では、以下に詳述するような電源システムを備える。
図４は、第１実施形態に係る電源回路２４、ＰＬＰキャパシタ２８を有するバックアップ電源３０、及びヘルス値測定回路７４を含む電源システムの構成の一例を示すブロック図である。
電源回路２４は、ヒューズ６２、ロードスイッチ６４、ＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレータ６６、ＤＣ／ＤＣコンバータ６８、コントロールロジック７０、Ｉ２Ｃ Ｉ／Ｆ回路７２及びＡＤＣ（ＡＤ変換器）７６を含む。図示しない電源は、電圧、例えばＤＣ１２Ｖの電圧を発生する。電圧に応じた大きさの電流がヒューズ６２及びロードスイッチ６４を直列に介してＬＤＯレギュレータ６６及びＤＣ／ＤＣコンバータ６８に供給される。なお、ホスト２が電源を含み、電圧に応じた電流がホスト２から電源回路２４に供給されてもよい。電源回路２４を構成する単一、又は複数のＩＣは電源管理ＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ：ＰＭＩＣ）と称されることもある。
ヒューズ６２は、一定電流以上の過電流が流れると溶断される金属ヒューズから構成される。ヒューズ６２が溶断されると、ヒューズを交換しない限り、電圧はロードスイッチ６４へ供給されない。なお、ヒューズ６２は金属ヒューズに限らず、過電流が検出されると非導通となる電子ヒューズから構成されてもよい。
ロードスイッチ６４は、オン／オフスイッチであり、通常はオン状態である。オン状態において、ロードスイッチ６４は、供給された電圧からドロップアウト電圧を減じた電圧を出力する。ヒューズ６２と同様に、ロードスイッチ６４は、一定電流以上の過電流が流れると、オフ状態となる。オフ状態において、ロードスイッチ６４は０Ｖを出力する。ヒューズ６２が溶断される過電流の値は、ロードスイッチ６４がオン状態からオフ状態に変化する過電流の値より高くても低くても良いし、同じでも良い。ヒューズ６２とロードスイッチ６４によりＬＤＯレギュレータ６６、ＤＣ／ＤＣコンバータ６８へ過電流が供給されることが二重に防止される。
ＬＤＯレギュレータ６６は、小電流を必要とするＳＳＤ４のデバイスの電圧を出力する回路である。ＤＣ／ＤＣコンバータ６８は、大電流を必要とするＳＳＤ４のデバイスの電圧を出力する回路である。ＬＤＯレギュレータ６６、ＤＣ／ＤＣコンバータ６８は個別のＩＣから構成されても良いし、単一のＩＣから構成されても良い。
ＬＤＯレギュレータ６６は、ロードスイッチ６４から出力される電圧を降圧する。ＬＤＯレギュレータ６６の出力される電圧はコントローラ１４に供給される。
ＤＣ／ＤＣコンバータ６８は、ロードスイッチ６４の出力電圧を昇圧、又は降圧してＳＳＤ４内の各デバイス（コントローラ１４、ＮＡＮＤメモリ１６、ＤＲＡＭ２０等）が必要とする複数の電圧を発生する。ＤＣ／ＤＣコンバータ６８は複数の電圧をそれぞれ昇圧、又は降圧する複数のＤＣ／ＤＣコンバータユニットから構成されている。
昇圧用のＤＣ／ＤＣコンバータユニットは、ロードスイッチ６４の出力電圧を昇圧し、昇圧電圧を並列接続された複数のＰＬＰキャパシタ２８に充電電圧として供給する。複数のＰＬＰキャパシタ２８がバックアップ電源３０を構成する。
降圧用のＤＣ／ＤＣコンバータユニットは、ロードスイッチ６４の出力電圧を降圧して複数の電圧を発生する。降圧用のＤＣ／ＤＣコンバータユニットで発生した電圧は、前述したＮＡＮＤメモリ１６、ＤＲＡＭ２０、及びコントローラ１４へと供給される。
コントロールロジック７０は、ロードスイッチ６４の出力電圧を監視し、出力電圧が所定電圧、例えば０Ｖまで低下したことを検出すると、検出結果をコントローラ１４へ送信する。コントローラ１４は、シャットダウンコマンドを受信していないにも関わらず、ロードスイッチ６４の出力電圧が０Ｖになったことが通知されると、シャットダウンに因らない意図しない電源の遮断が生じたと判断し、ＰＬＰコマンドをコントロールロジック７０に送信する。
コントロールロジック７０は、ＰＬＰコマンドを受信すると、ＰＬＰキャパシタ２８で充電された電圧（出力電圧）をＤＣ／ＤＣコンバータ６８内の降圧用のＤＣ／ＤＣコンバータユニットに入力させる。これにより、意図せずに電源が遮断された後暫くの間、降圧用のＤＣ／ＤＣコンバータユニットは、ＰＬＰキャパシタ２８からの出力電圧を降圧し、降圧電圧をＮＡＮＤメモリ１６、ＤＲＡＭ２０、及びコントローラ１４にも供給するとともに、ＬＤＯレギュレータ６６に供給する。これにより、ＤＣ／ＤＣコンバータ６８とＬＤＯレギュレータ６６は、意図せずに電源が遮断された後暫くの間、ＰＬＰキャパシタ２８の出力電圧を降圧して生成した電圧をＮＡＮＤメモリ１６、ＤＲＡＭ２０、及びコントローラ１４に供給することができる。ＰＬＰキャパシタ２８の出力電圧を用いることにより、バッファメモリ２２内のデータがＮＡＮＤメモリ１６に書き込まれ、不揮発化されるという、ＰＬＰ機能が実現される。
Ｉ２Ｃ Ｉ／Ｆ回路７２は、コントロールロジック７０及びコントローラ１４のバスライン４０に接続され、コントロールロジック７０から送信される制御信号に応じてコントローラ１４と通信を行う。コントローラ１４からの制御信号はＩ２Ｃ Ｉ／Ｆ回路７２を介してコントロールロジック７０に供給される。
ヘルス値測定回路７４が複数のＰＬＰキャパシタ２８に対して並列に接続される。ヘルス値測定回路７４は、並列に接続された複数のＰＬＰキャパシタ２８の合成静電容量を測定し、測定結果をＰＬＰキャパシタ２８のヘルス値として出力する。ヘルス値は、複数のＰＬＰキャパシタ２８がＰＬＰ機能を実現するための電圧を出力できる時間、言い換えると、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズに応じている。ヘルス値が或る閾値以上である場合、ＰＬＰ機能は実現できると判断できる。ヘルス値が或る閾値未満である場合、ＰＬＰ機能が実現できず、ＳＳＤ４は故障と判断することができる。ヘルス値測定回路７４は一定周期でヘルス値を測定し、出力する。ヘルス値測定回路７４から出力されたヘルス値はＡＤＣ７６を介してコントロールロジック７０に供給される。
次に、ＰＬＰ機能について説明する。
先ず、比較例のＰＬＰ機能について説明する。比較例のハードウェア構成は図１乃至図４に示した第１実施形態と同じである。ＰＬＰ機能に関するコントローラ１４の制御動作が第１実施形態とは異なる。
比較例では、ＰＬＰキャパシタ２８の劣化を判断するためのヘルス値の閾値として１つの故障閾値が設定される。故障閾値は、バッファメモリ２２の記憶可能データ（以下、ＰＬＰ対象データと称される）のサイズに対応して設定されている。ＰＬＰキャパシタ２８が劣化すると、バッファメモリに格納されている全てのデータを不揮発性メモリに書き込むために必要な所定電圧まで充電することができず、ＰＬＰキャパシタとしての機能を実現できない場合がある。ＰＬＰキャパシタとしての機能を実現できないことを予測するために、コントローラ１４は、ヘルス値測定回路７４で測定された複数のＰＬＰキャパシタ２８のヘルス値を故障閾値と比較する。
図５は、ヘルス値が故障閾値以上である場合の比較例のＰＬＰ機能を説明するための図である。この場合、バッファメモリ２２内のＰＬＰ対象データ１０２のサイズに対し、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは大きい。そのため、ＰＬＰ対象データ１０２はＰＬＰ機能により全てＮＡＮＤメモリ１６に書き込むこと（不揮発化）ができる。
図６は、ヘルス値が故障閾値未満である場合の比較例のＰＬＰ機能を説明するための図である。この場合、バッファメモリ２２内のＰＬＰ対象データ１０６のサイズに対し、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは小さい。そのため、ＰＬＰ対象データ１０６の中のヘルス値に応じたＰＬＰ対象データの一部１０６ａはＰＬＰ機能によりＮＡＮＤメモリ１６に書き込むこと（不揮発化）ができるが、残りのデータ１０６ｂはＰＬＰ機能によりＮＡＮＤメモリ１６に書き込むことができず（不揮発化不可）、ＳＳＤ４は故障とみなされる。
このように比較例では、ヘルス値が故障閾値未満になると、ＳＳＤ４は故障とみなされる。
次に、第１実施形態に係るＳＳＤ４が備えるＰＬＰ機能について説明する。第１実施形態では、ＰＬＰキャパシタ２８の劣化を判断するためのヘルス値の閾値として故障閾値と、故障閾値より大きい少なくとも１つの閾値が設定される。ここでは、故障閾値以上の第２閾値と、第２閾値以上の第１閾値という２つの閾値が設定される。しかし、故障閾値以外の閾値として第１閾値のみが設定されてもよいし、３つ以上の閾値が設定されてもよい。比較例では、ヘルス値の閾値は１つの故障閾値だけであり、バッファメモリ２２が記憶可能なＰＬＰ対象データのサイズは固定であったが、第１実施形態では複数の閾値が設定され、ＰＬＰ対象データのサイズ（バッファメモリ２２の有効サイズとも称される）は可変である。バッファメモリ２２の有効サイズは、バッファメモリ２２の最大記憶可能サイズのうち、データを実効的に記憶可能とするサイズである。データはホスト２からＳＳＤ４に転送されるデータ、ユーザデータのログデータ、ＥＣＣのためのデータ、ルックアップテーブルに関するデータ等を含む。バッファメモリ２２は物理的なメモリに限らず、論理（Ｖｉｒｔｕａｌ）バッファにより実現されてもよい。
コントローラ１４は、バッファメモリ２２の記憶データが有効サイズ以上にならないようにバッファメモリ２２の書き込みを制御する。例えば、コントローラ１４は、バッファメモリ２２の記憶データが有効サイズ以上になりそうな場合は、バッファメモリ２２の記憶データの一部をＮＡＮＤメモリ１６に書き込んだ後、一部のデータを削除して、バッファメモリ２２の記憶データのサイズを減少する。
当初、コントローラ１４は、バッファメモリ２２の有効サイズを第１閾値以上のヘルス値に対応したサイズに設定する。コントローラ１４は、ヘルス値測定回路７４で測定されたＰＬＰキャパシタ２８のヘルス値を第１閾値と比較する。
図７は、ヘルス値が第１閾値以上である場合の第１実施形態に係るＳＳＤ４が備えるＰＬＰ機能を説明するための図である。この場合、バッファメモリ２２内のＰＬＰ対象データ１１２のサイズに対し、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは大きい。そのため、バッファメモリ２２内のＰＬＰ対象データ１１２はＰＬＰ機能により全てＮＡＮＤメモリ１６に書き込むこと（不揮発化）ができ、ＰＬＰ機能は正常に動作する。
図８は、ヘルス値が第１閾値未満で第２閾値以上である場合の第１実施形態に係るＳＳＤ４が備えるＰＬＰ機能を説明するための図である。この場合、バッファメモリ２２内のＰＬＰ対象データ１１４のサイズに対し、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは小さく、バッファメモリ２２内のＰＬＰ対象データ１１４の全てをＰＬＰ機能によりＮＡＮＤメモリ１６に書き込むこと（不揮発化）ができなくなる。このため、コントローラ１４は、バッファメモリ２２の有効サイズを第１閾値に対応していたサイズから第２閾値に対応したサイズに変更する。すなわち、コントローラ１４は、バッファメモリ２２の有効サイズを縮小する。この縮小化により、ＰＬＰ対象データ１１４もその一部であるＰＬＰ対象データ１１４ａに縮小される。結果的に、縮小化されたＰＬＰ対象データ１１４ａのサイズに対して、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは大きくなる。従って、ＰＬＰ対象データ１１４ａを全てＮＡＮＤメモリ１６に書き込むこと（不揮発化）が可能となる。
バッファメモリ２２の有効サイズの縮小化に先立ち、コントローラ１４は、縮小前のＰＬＰ対象データ１１４と縮小後のＰＬＰ対象データ１１４ａとの差分のデータ１１４ｂをＮＡＮＤメモリ１６に書き込む（不揮発化する）。不揮発化される差分のデータの例は、ライトバッファ２２ａに記憶されているＮＡＮＤメモリ１６に書き込まれている途中あるいは未書き込みのデータである。あるいは、差分のデータの例は、バッファメモリ２２に書き込まれているデータの中の書き込み時間が最新のデータを含む一定サイズのデータである。
図９は、ヘルス値が第１閾値未満で第２閾値以上である場合の第１実施形態に係るＳＳＤ４が備えるＰＬＰ機能を説明するための図である。この場合、バッファメモリ２２内のＰＬＰ対象データ１１８のサイズに対し、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは大きいそのため、バッファメモリ２２内のＰＬＰ対象データ１１８はＰＬＰ機能により全てＮＡＮＤメモリ１６に書き込むこと（不揮発化）ができ、ＰＬＰ機能は正常に動作する。
図１０は、ヘルス値が第２閾値未満で故障閾値以上である場合の第１実施形態に係るＳＳＤ４が備えるＰＬＰ機能を説明するための図である。この場合、バッファメモリ２２内のＰＬＰ対象データ１２２のサイズに対し、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは小さく、バッファメモリ２２内のＰＬＰ対象データ１２２の全てをＰＬＰ機能によりＮＡＮＤメモリ１６に書き込むこと（不揮発化）ができなくなる。このため、コントローラ１４は、バッファメモリ２２の有効サイズを第２閾値に対応していたサイズから故障閾値に対応したサイズに変更する。すなわち、コントローラ１４は、バッファメモリ２２の有効サイズを縮小する。この縮小化により、ＰＬＰ対象データ１２２もその一部であるＰＬＰ対象データ１２２ａに縮小される。結果的に、縮小化されたＰＬＰ対象データ１２２ａのサイズに対して、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは大きくなる。従って、ＰＬＰ対象データ１２２ａを全てＮＡＮＤメモリ１６に書き込むこと（不揮発化）が可能となる。
バッファメモリ２２の有効サイズの縮小化に先立ち、コントローラ１４は、縮小前のＰＬＰ対象データ１２２と縮小後のＰＬＰ対象データ１２２ａとの差分のデータ１２２ｂをＮＡＮＤメモリ１６に書き込む（不揮発化する）。不揮発化される差分のデータの例は、ライトバッファ２２ａに記憶されているＮＡＮＤメモリ１６に書き込まれている途中あるいは未書き込みのデータ、あるいは、バッファメモリ２２に書き込まれているデータの中の書き込み時間が最新のデータを含む一定サイズのデータである。
図１１は、ヘルス値が第２閾値未満で故障閾値以上である場合の第１実施形態に係るＳＳＤ４が備えるＰＬＰ機能を説明するための図である。この場合、バッファメモリ２２内のＰＬＰ対象データ１２６のサイズに対し、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは大きい。そのため、バッファメモリ２２内のＰＬＰ対象データ１２６はＰＬＰ機能により全てＮＡＮＤメモリ１６に書き込むこと（不揮発化）ができ、ＰＬＰ機能は正常に動作する。
図１２は、ヘルス値が故障閾値未満である場合の第１実施形態に係るＳＳＤ４が備えるＰＬＰ機能を説明するための図である。この場合、バッファメモリ２２内のＰＬＰ対象データ１２８のサイズに対し、ＰＬＰキャパシタ２８の出力電圧により不揮発化を可能とするデータのサイズは小さい。そのため、ＰＬＰ対象データ１２８の中のヘルス値に応じたＰＬＰ対象データの一部１２８ａはＰＬＰ機能によりＮＡＮＤメモリ１６に書き込むこと（不揮発化）ができるが、残りのデータ１２８ｂはＰＬＰ機能によりＮＡＮＤメモリ１６に書き込むことができず（不揮発化不可）、ＰＬＰ機能が正常に動作できず、ＳＳＤ４は故障とみなされる。
図１３は、図７乃至図１２に示した第１実施形態に係るＳＳＤ４が備えるＰＬＰ機能を実行するコントローラ１４の処理の一例を示すフローチャートである。
ステップＳ１０２で、コントローラ１４はホスト２０からブートコマンドを受信したか判定する。コントローラ１４はブートコマンドを受信するまでステップＳ１０２の判定を繰り返す。第１閾値、第２閾値及び故障閾値はＳＳＤ４で設定されていてもよいし、ホスト２がＳＳＤ４に設定してもよい。ホスト２がＳＳＤ４にこれらの閾値を設定する場合、ホスト２はブートコマンドとともに閾値をＳＳＤ４に通知してもよい。
ブートコマンドを受信すると（Ｓ１０２のＹＥＳ）、ステップＳ１０４で、コントローラ１４はＰＬＰキャパシタ２８の診断を行う。具体的には、コントローラ１４はヘルス値測定回路７４で測定されたヘルス値を受信する。
ステップＳ１０６で、コントローラ１４はヘルス値が第１閾値以上であるかを判定する。ヘルス値が第１閾値以上である場合（Ｓ１０６のＹＥＳ）、ステップＳ１０８で、コントローラ１４はＰＬＰ発動タイミングになったかを判定する。コントローラ１４は、シャットダウンコマンドを受信していないにも関わらず、コントロールロジック７０からロードスイッチ６４の出力電圧が０Ｖになったことが通知されると、ＰＬＰ発動タイミングになったと判断する。
コントローラ１４はＰＬＰ発動タイミングになるまでステップＳ１０８の判定を繰り返す。ＰＬＰ発動タイミングになると（Ｓ１０８のＹＥＳ）、ステップＳ１１２で、コントローラ１４はＰＬＰ機能を実行する。この場合、図７に示すように、ＰＬＰ対象データ１１２は全て不揮発化される。
ステップＳ１０６でヘルス値が第１閾値未満であると判定された場合（Ｓ１０６のＮＯ）、ステップＳ１１４で、コントローラ１４はヘルス値が第２閾値以上であるかを判定する。ヘルス値が第２閾値以上である場合（Ｓ１１４のＹＥＳ）、ヘルス値は第１閾値未満であり第２閾値以上であるので、ステップＳ１１６で、図８に示すように、コントローラ１４はバッファメモリ２２の有効サイズを縮小する。
ステップＳ１１８で、コントローラ１４はＰＬＰ発動タイミングになったかを判定する。コントローラ１４はＰＬＰ発動タイミングになるまでステップＳ１１８の判定を繰り返す。ＰＬＰ発動タイミングになると（Ｓ１１８のＹＥＳ）、ステップＳ１２２で、コントローラ１４はＰＬＰ機能を実行する。この場合、図９に示すように、ＰＬＰ対象データ１１８は全て不揮発化される。
ステップＳ１１４でヘルス値が第２閾値未満であると判定された場合（Ｓ１１４のＮＯ）、ステップＳ１２４で、コントローラ１４はヘルス値が故障閾値以上であるかを判定する。ヘルス値が故障閾値以上である場合（Ｓ１２４のＹＥＳ）、ヘルス値は第２閾値未満であり故障閾値以上であるので、ステップＳ１２６で、図１０に示すように、コントローラ１４はバッファメモリ２２の有効サイズを縮小する。
ステップＳ１２８で、コントローラ１４はＰＬＰ発動タイミングになったかを判定する。コントローラ１４はＰＬＰ発動タイミングになるまでステップＳ１２８の判定を繰り返す。ＰＬＰ発動タイミングになると（Ｓ１２８のＹＥＳ）、ステップＳ１３２で、コントローラ１４はＰＬＰ機能を実行する。この場合、図１１に示すように、ＰＬＰ対象データ１２６は全て不揮発化される。
ステップＳ１２４でヘルス値が故障閾値未満であると判定された場合（Ｓ１２４のＮＯ）、ステップＳ１３４で、コントローラ１４は故障処理を実行する。故障処理の例は、コントローラ１４がホスト２に、ＰＬＰキャパシタ２８の性能が劣化しているためＰＬＰ機能が正常に動作しない、すなわちＳＳＤ４が故障していることを通知することがある。
図１４は、図７乃至図１２に示した第１実施形態に係るＳＳＤ４が備えるＰＬＰ機能を実行するコントローラ１４の処理の他の例を示すフローチャートである。
ステップＳ１５２で、コントローラ１４はホスト２からシャットダウンコマンドを受信したか判定する。コントローラ１４はシャットダウンコマンドを受信するまでステップＳ１５２の判定を繰り返す。ホスト２は、シャットダウンコマンドとともに第１閾値、第２閾値及び故障閾値をＳＳＤ４に通知してもよい。
シャットダウンコマンドを受信すると（Ｓ１５２のＹＥＳ）、ステップＳ１５４で、コントローラ１４はＰＬＰキャパシタ２８の診断を行う。この後は、図１３に示した処理と同様に、ステップＳ１０６で、コントローラ１４はヘルス値が第１閾値以上であるかを判定する。この後、場合によっては、バッファメモリ２２の有効サイズが変更される。変更後の有効サイズはＮＡＮＤメモリ１６に不揮発的に記憶される。
図１３は、ＰＬＰキャパシタ２８の診断をブート時に行う例であり、図１４はＰＬＰキャパシタ２８の診断をシャットダウン時に行う例である。ＰＬＰキャパシタ２８の診断とバッファメモリ２２の有効サイズの変更は、これら以外の時に行ってもよい。例えば、ホスト２のコマンド処理が少ない時や一定期間毎に行ってもよい。
第１実施形態によれば、ＰＬＰキャパシタ２８の性能が劣化し、ＰＬＰキャパシタ２８の合成静電容量が減少した場合、直ちにＰＬＰ機能の停止と判断せずに、バッファメモリ２２の有効サイズ、すなわちＰＬＰ対象データサイズを縮小して、ＰＬＰ機能の動作を継続させる。バッファメモリ２２の有効サイズが縮小すると、バッファメモリ２２への書き込みが出来なくなる頻度が高くなり、バッファメモリ２２からＮＡＮＤメモリ１６へデータを移動させるＳＳＤ４の内部処理の実行頻度が高くなる。このため、ホスト２からのコマンドに対するＳＳＤ４の処理能力が多少落ちるが、ＰＬＰ機能が停止しＳＳＤ４が最終的に故障となる時間を遅らせことができる。つまり、ＳＳＤ４の稼働可能期間を延長させることができる。
図１５は第２実施形態に係るＰＬＰ機能を実行するコントローラ１４の処理の一例を示すフローチャートである。第２実施形態のハードウェア構成は図１乃至図４に示した第１実施形態と同じである。ＰＬＰ機能に関するコントローラ１４の制御動作が第１実施形態とは異なる。
ステップＳ２０２で、コントローラ１４はホスト２０からブートコマンドを受信したか判定する。コントローラ１４はブートコマンドを受信するまでステップＳ１０２の判定を繰り返す。ホスト２はブートコマンドとともに第１閾値、第２閾値、故障閾値をＳＳＤ４に通知してもよい。
ブートコマンドを受信すると（Ｓ２０２のＹＥＳ）、ステップＳ２０４で、コントローラ１４はＰＬＰキャパシタ２８の診断を行う。
ステップＳ２０６で、コントローラ１４はホスト２０からＰＬＰモード指定コマンドを受信したか判定する。第２実施形態では、ＰＬＰモードとして、比較例のようにヘルス値の閾値は故障閾値のみである単数閾値モードと、第１実施形態のようにヘルス値の閾値は故障閾値以外に少なくとも１つの閾値がある複数閾値モードが備えられている。
ホスト２はＳＳＤ４にブートコマンドを送信後、単数閾値モードか複数閾値モードを指定するＰＬＰモード指定コマンドを送信する。コントローラ１４はＰＬＰモード指定コマンドを受信するまでステップＳ２０６の判定を繰り返す。
ＰＬＰモード指定コマンドを受信すると（Ｓ２０６のＹＥＳ）、ステップＳ２０８で、コントローラ１４はＰＬＰモード指定コマンドが単数閾値モードを指定するか複数閾値モードを指定するかを判定する。複数閾値モードを指定する場合は、第１実施形態と同様に、ステップＳ１０６で、コントローラ１４はヘルス値が第１閾値以上であるかを判定する。この後、場合によっては、バッファメモリ２２の有効サイズが変更される。
単数閾値モードを指定する場合は、ステップＳ２１２で、コントローラ１４はヘルス値が故障閾値以上であるかを判定する。ヘルス値が故障閾値以上である場合（Ｓ２１２のＹＥＳ）、コントローラ１４は、ＰＬＰ発動タイミングになったかを判定する。コントローラ１４はＰＬＰ発動タイミングになるまでステップＳ２１４の判定を繰り返す。ＰＬＰ発動タイミングになると（Ｓ２１４のＹＥＳ）、ステップＳ２１６で、コントローラ１４はＰＬＰ機能を実行する。この場合、図５に示すように、ＰＬＰ対象データ１０２は全て不揮発化される。単数閾値モードの故障閾値は、複数閾値モードの故障閾値とは異なる値に設定される。例えば、単数閾値モードの故障閾値は、複数閾値モードの第１閾値に設定されてもよい。
ステップＳ２１２でヘルス値が故障閾値未満であると判定された場合（Ｓ２１２のＮＯ）、ステップＳ２１８で、コントローラ１４は故障処理を実行する。
ホスト２がＰＬＰモード指定コマンドを送信するタイミングは、シャットダウンコマンドの送信後でもよいし、ホスト２のコマンド処理が少ない時や一定期間毎でもよい。
第２実施形態によれば、ＳＳＤ４は、ＰＬＰモードとして、ＰＬＰ機能の故障を判定するためのＰＬＰキャパシタ２８のヘルス値の閾値が一つの単数閾値モードと、閾値が複数の複数閾値モードを備えており、ホスト２がＰＬＰモードを選択することができる。
図１６は第３実施形態に係るＰＬＰ機能を実行するコントローラ１４の処理の一例を示すフローチャートである。第３実施形態のハードウェア構成は図１乃至図４に示した第１実施形態と同じである。ＰＬＰ機能に関するコントローラ１４の制御動作が第１実施形態とは異なる。図１６のフローチャートにおいて、図１３と同じ処理には同じステップ番号を付す。
コントローラ１４は、ブートコマンドを受信し（ステップＳ１０２）、ＰＬＰキャパシタ２８の診断を行い（ステップ１０４）、ヘルス値が第１閾値以上であるかを判定する（ステップＳ１０６）。
ヘルス値が第１閾値未満である場合（Ｓ１０６のＮＯ）、ステップＳ３０２で、コントローラ１４はＰＬＰキャパシタ２８のヘルス値とバッファメモリ２２の有効サイズをホスト２に通知する。この時、バッファメモリ２２の有効サイズは当初のサイズのままである。この後、ステップＳ１１４で、コントローラ１４はヘルス値が第２閾値以上であるかを判定する。
ヘルス値が第２閾値未満である場合（Ｓ１１４のＮＯ）、ステップＳ３０４で、コントローラ１４はＰＬＰキャパシタ２８のヘルス値とバッファメモリ２２の有効サイズの少なくとも１つをホスト２に通知する。この時、バッファメモリ２２の有効サイズは当初のサイズのままか、ステップＳ１１６で縮小されたサイズである。この後、ステップＳ１２４で、コントローラ１４はヘルス値が故障閾値以上であるかを判定する。
第３実施形態では、ホスト２は、ＰＬＰキャパシタ２８のヘルス値とバッファメモリ２２の有効サイズを知ることができる。ホスト２は、ＰＬＰキャパシタ２８のヘルス値の変化から、ＰＬＰ機能の停止によりＳＳＤ４が故障するまでの時間を予測することができる。あるいは、ホスト２は、バッファメモリ２２の有効サイズの低下率（＝（Ｃ－Ｂ）／Ｃ）、Ｃはバッファメモリ２２の有効サイズの初期値、Ｂは縮小後のバッファメモリ２２の有効サイズ）から、ＰＬＰ機能の停止によりＳＳＤ４が故障するまでの時間を予測することができる。
第１実施形態でＰＬＰキャパシタ２８の診断はシャットダウンコマンドを受信した後に行う変形例（図１４）を説明したが、第３実施形態でもＰＬＰキャパシタ２８の診断はシャットダウンコマンドを受信した後に行ってもよい。その場合、コントローラ１４がＰＬＰキャパシタ２８のヘルス値とバッファメモリ２２の有効サイズをホスト２に通知するタイミングは、シャットダウンコマンドの受信後の、ＰＬＰキャパシタ２８の診断後である。
図１７は第４実施形態に係るＰＬＰ機能を実行するコントローラ１４の処理の一例を示すフローチャートである。第４実施形態のハードウェア構成は図１乃至図４に示した第１実施形態と同じである。ＰＬＰ機能に関するコントローラ１４の制御動作が第１実施形態とは異なる。
ステップＳ３１２で、コントローラ１４はホスト２０から通知要求コマンドを受信したか判定する。コントローラ１４は他の処理の実行中にバックグランドでステップＳ３１２の処理を実行する。ホスト２０は、コントローラ１４からＰＬＰキャパシタ２８のヘルス値とバッファメモリ２２の有効サイズに関する通知を必要とするタイミングで、通知要求コマンドをコントローラ１４へ送信する。コントローラ１４は通知供給コマンドを受信するまでステップＳ１３２の判定を繰り返す。
通知要求コマンドを受信すると（Ｓ３１２のＹＥＳ）、ステップＳ３１４で、コントローラ１４はＰＬＰキャパシタ２８の診断を行う。
ステップＳ３１６で、コントローラ１４はＰＬＰキャパシタ２８のヘルス値とバッファメモリ２２の有効サイズをホスト２に通知する。
第４実施形態によれば、ホスト２は必要なタイミングでＰＬＰキャパシタ２８のヘルス値とバッファメモリ２２の有効サイズを知ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２…ホスト、４…ＳＳＤ、１４…コントローラ、１６…ＮＡＮＤメモリ、２２…バッファメモリ、２４…電源回路、３０…バックアップ電源

Claims (18)

  1. 不揮発性メモリと、
    揮発性メモリと、
    前記不揮発性メモリへのデータの書き込みと前記揮発性メモリへのデータの書き込みを制御するコントローラと、
    前記不揮発性メモリ、前記揮発性メモリ、及び前記コントローラに接続され、外部から供給される電圧を用いて複数の電圧を生成し、前記生成した複数の電圧を前記不揮発性メモリ、前記揮発性メモリ、及び前記コントローラに供給する電源回路と、
    前記複数の電圧の中のいずれかの電圧により充電されるキャパシタと、
    を具備し、
    前記電源回路は、シャットダウンに因らず前記外部から供給される電圧が低下した時、前記キャパシタの出力電圧を用いて前記複数の電圧を生成し、前記生成した複数の電圧を前記不揮発性メモリ、前記揮発性メモリ、及び前記コントローラに供給可能とし、
    前記コントローラは、前記キャパシタの静電容量に応じて前記揮発性メモリの記憶可能データサイズを可変とする、メモリシステム。
  2. 前記コントローラは、前記キャパシタの静電容量が第１閾値未満の場合、前記揮発性メモリに書き込まれているデータの中の第１データを前記不揮発性メモリに書き込み、前記揮発性メモリの記憶可能データサイズを前記第１データのサイズだけ縮小する、請求項１記載のメモリシステム。
  3. 前記コントローラは、外部機器から第１閾値を受信し、前記キャパシタの静電容量が前記第１閾値未満の場合、前記揮発性メモリに書き込まれているデータの中の第１データを前記不揮発性メモリに書き込み、前記揮発性メモリの記憶可能データサイズを前記第１データのサイズだけ縮小する、請求項１記載のメモリシステム。
  4. 前記コントローラは、前記揮発性メモリの記憶可能データサイズを縮小した後、前記キャパシタの静電容量が前記第１閾値未満の第２閾値未満の場合、前記揮発性メモリに書き込まれているデータの中の第２データを前記不揮発性メモリに書き込み、前記揮発性メモリの記憶可能データサイズを前記第２データのサイズだけ縮小する、請求項２記載のメモリシステム。
  5. 前記コントローラは、外部機器から前記第１閾値未満の第２閾値を受信し、前記揮発性メモリの記憶可能データサイズを縮小した後、前記キャパシタの静電容量が前記第２閾値未満の場合、前記揮発性メモリに書き込まれているデータの中の第２データを前記不揮発性メモリに書き込み、前記揮発性メモリの記憶可能データサイズを前記第２データのサイズだけ縮小する、請求項２記載のメモリシステム。
  6. 前記コントローラは、前記キャパシタの静電容量が前記第２閾値未満の第３閾値未満の場合、前記キャパシタの静電容量に応じた情報を外部機器に送信する、請求項３記載のメモリシステム。
  7. 前記コントローラは、外部機器から前記第２閾値未満の第３閾値を受信し、前記キャパシタの静電容量が前記第３閾値未満の場合、前記キャパシタの容量に応じた情報を前記外部機器に送信する、請求項３記載のメモリシステム。
  8. 前記不揮発性メモリは、
    前記不揮発性メモリに書き込まれている途中あるいは未書き込みのデータを記憶するライトバッファと、
    前記不揮発性メモリから読み出され、外部機器に送信中のデータあるいは未送信のデータを記憶するリードバッファと、
    前記不揮発性メモリへのデータの書き込みのための管理データを記憶する管理データバッファと、を備え、
    前記コントローラは、前記キャパシタの静電容量が前記第１閾値未満の場合、前記ライトバッファのデータを前記不揮発性メモリに書き込み、前記揮発性メモリの記憶可能データサイズを前記ライトバッファのサイズだけ縮小する、請求項２記載のメモリシステム。
  9. 前記コントローラは、前記揮発性メモリの記憶可能データサイズを縮小した後、前記キャパシタの静電容量が第１閾値未満の第２閾値未満の場合、前記ライトバッファのデータを前記不揮発性メモリに書き込み、前記揮発性メモリの記憶可能データサイズを前記ライトバッファのサイズだけさらに縮小する、請求項８記載のメモリシステム。
  10. 前記コントローラは、前記キャパシタの静電容量が前記第１閾値未満の場合、前記揮発性メモリに書き込まれているデータの中の書き込み時間が最新のデータを含む一定サイズのデータを前記不揮発性メモリに書き込み、前記揮発性メモリの記憶可能データサイズを前記一定サイズだけ縮小する、請求項２記載のメモリシステム。
  11. 前記コントローラは、前記揮発性メモリの記憶可能データサイズを縮小した後、前記キャパシタの静電容量が第１閾値未満の第２閾値未満の場合、前記揮発性メモリに書き込まれているデータの中の書き込み時間が最新のデータを含む一定サイズのデータを前記不揮発性メモリに書き込み、前記揮発性メモリの記憶可能データサイズを前記一定サイズだけさらに縮小する、請求項１０記載のメモリシステム。
  12. 前記コントローラは前記キャパシタの静電容量と前記揮発性メモリの記憶可能データサイズの少なくとも一方を外部機器へ送信する、請求項１記載のメモリシステム。
  13. 前記コントローラは、前記揮発性メモリの記憶可能データサイズを縮小すると、前記キャパシタの静電容量と前記揮発性メモリの記憶可能データサイズの少なくとも一方を前記外部機器へ送信する、請求項１２記載のメモリシステム。
  14. 前記コントローラは、前記外部機器から通知要求を受信すると、前記キャパシタの静電容量と前記揮発性メモリの記憶可能データサイズの少なくとも一方を前記外部機器へ送信する、請求項１２記載のメモリシステム。
  15. 前記電源回路は外部機器からシャットダウンコマンドを受信しない時に前記外部から供給される電圧が第１電圧未満になると、前記キャパシタの出力電圧に応じた電圧を前記不揮発性メモリと前記揮発性メモリと前記コントローラに供給する、請求項１記載のメモリシステム。
  16. 不揮発性メモリと、
    揮発性メモリと、
    前記不揮発性メモリへのデータの書き込みと前記揮発性メモリへのデータの書き込みを制御するコントローラと、
    前記不揮発性メモリ、前記揮発性メモリ、及び前記コントローラに接続され、外部から供給される電圧を用いて複数の電圧を生成し、前記生成した電圧を前記不揮発性メモリ、前記揮発性メモリ、及び前記コントローラに供給する電源回路と、
    前記複数の電圧の中のいずれかの電圧により充電されるキャパシタと、
    を具備し、
    前記電源回路は、シャットダウンに因らず前記外部から供給される電圧が低下した時、前記キャパシタの出力電圧を用いて前記複数の電圧を生成し、前記生成した複数の電圧を前記不揮発性メモリ、前記揮発性メモリ、及び前記コントローラに供給可能とし、
    前記コントローラは、第１動作モードでは、前記キャパシタの静電容量が第１閾値未満の場合、前記揮発性メモリの記憶可能データサイズを可変とし、前記キャパシタの静電容量が前記第１閾値未満の第２閾値未満の場合、前記キャパシタの静電容量を外部機器へ送信し、第２動作モードでは、前記キャパシタの静電容量が第３閾値未満の場合、前記キャパシタの静電容量を前記外部機器へ送信する、メモリシステム。
  17. 前記コントローラは、前記外部機器から前記第１動作モード又は前記第２動作モードを指定するモード指定情報を受信する、請求項１６記載のメモリシステム。
  18. 不揮発性メモリと、
    揮発性メモリと、
    前記不揮発性メモリへのデータの書き込みと前記揮発性メモリへのデータの書き込みを制御するコントローラと、
    前記不揮発性メモリ、前記揮発性メモリ、及び、前記コントローラに接続され、外部から供給される電圧を用いて複数の電圧を生成し、前記揮発性メモリ、前記不揮発性メモリ、及び前記コントローラに前記生成した電圧を供給する電源回路と、
    前記複数の電圧の中のいずれかの電圧により充電され、出力電圧を前記電源回路に供給するキャパシタと、
    前記キャパシタの静電容量を測定するヘルス値測定回路と、
    を具備する、メモリシステムの制御方法であって、
    前記電源回路は、シャットダウンに因らず前記外部から供給される電圧が低下した時、前記キャパシタの出力電圧を用いて前記複数の電圧を生成し、前記生成した電圧を、前記不揮発性メモリ、前記揮発性メモリ、及び、前記コントローラに供給可能であり、
    前記コントローラは、前記キャパシタの静電容量に応じて前記揮発性メモリの記憶可能データサイズを可変とする、メモリシステムの制御方法。
JP2021149340A 2021-09-14 2021-09-14 メモリシステム及びメモリシステムの制御方法 Pending JP2023042175A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021149340A JP2023042175A (ja) 2021-09-14 2021-09-14 メモリシステム及びメモリシステムの制御方法
TW111105273A TWI834118B (zh) 2021-09-14 2022-02-14 記憶體系統及記憶體系統的控制方法
US17/651,309 US12046272B2 (en) 2021-09-14 2022-02-16 Memory system and control method of memory system
CN202210208507.0A CN115810369A (zh) 2021-09-14 2022-03-04 存储系统及存储系统的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021149340A JP2023042175A (ja) 2021-09-14 2021-09-14 メモリシステム及びメモリシステムの制御方法

Publications (1)

Publication Number Publication Date
JP2023042175A true JP2023042175A (ja) 2023-03-27

Family

ID=85482202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021149340A Pending JP2023042175A (ja) 2021-09-14 2021-09-14 メモリシステム及びメモリシステムの制御方法

Country Status (4)

Country Link
US (1) US12046272B2 (ja)
JP (1) JP2023042175A (ja)
CN (1) CN115810369A (ja)
TW (1) TWI834118B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12007821B2 (en) * 2022-04-08 2024-06-11 Monolithic Power Systems, Inc. Power loss prevention circuit with mitigation for failed energy storage banks

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959280B2 (en) * 2008-06-18 2015-02-17 Super Talent Technology, Corp. Super-endurance solid-state drive with endurance translation layer (ETL) and diversion of temp files for reduced flash wear
US8325554B2 (en) * 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup
US20120221891A1 (en) * 2011-02-14 2012-08-30 Mitsubishi Electric Corporation Programmable controller
CN103176752A (zh) * 2012-07-02 2013-06-26 晶天电子（深圳）有限公司 带有耐用转换层及临时文件转移功能从而实现闪速存储器磨损降低的超耐用固态驱动器
US20150279463A1 (en) * 2014-03-31 2015-10-01 Dell Products, L.P. Adjustable non-volatile memory regions of dram-based memory module
US20160254031A1 (en) * 2015-02-26 2016-09-01 Kabushiki Kaisha Toshiba Semiconductor memory device
TWI678622B (zh) 2018-06-15 2019-12-01 慧榮科技股份有限公司 資料儲存裝置的開發系統以及產品化方法
US10656848B2 (en) * 2018-06-17 2020-05-19 International Business Machines Corporation Data loss avoidance in multi-server storage systems
JP2020030875A (ja) * 2018-08-23 2020-02-27 キオクシア株式会社 メモリシステム
JP2020154431A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 電子機器及び電子機器の情報記録方法
KR102678655B1 (ko) * 2019-07-05 2024-06-27 에스케이하이닉스 주식회사 메모리 인터페이스, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
JP2021044037A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 メモリシステム及び電源回路

Also Published As

Publication number Publication date
TW202311969A (zh) 2023-03-16
US20230091384A1 (en) 2023-03-23
US12046272B2 (en) 2024-07-23
CN115810369A (zh) 2023-03-17
TWI834118B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US11314422B2 (en) Non-volatile memory storage for multi-channel memory system
KR101876001B1 (ko) 장치 내의 전력 관리를 위한 자원 할당 및 할당해제
US11216367B2 (en) Power-supply device and electronic device including the same
US10824344B2 (en) Solid-state drive with non-volatile random access memory
US20150279463A1 (en) Adjustable non-volatile memory regions of dram-based memory module
US20150153799A1 (en) Startup Performance and Power Isolation
KR20170028096A (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
KR20110015273A (ko) 보조 전원 장치를 포함하는 사용자 장치
TWI754871B (zh) 記憶體系統及電源電路
CN110781029A (zh) 断电保护方法及系统
JP2023042175A (ja) メモリシステム及びメモリシステムの制御方法
US11495290B2 (en) Memory system and power supply circuit with power loss protection capability
KR102669752B1 (ko) 호스트를 이용해 비정상 셧다운을 핸들링하기 위한 ssd 보조 배터리 전력
JP2022165536A (ja) メモリシステム