TWI834118B - 記憶體系統及記憶體系統的控制方法 - Google Patents

記憶體系統及記憶體系統的控制方法 Download PDF

Info

Publication number
TWI834118B
TWI834118B TW111105273A TW111105273A TWI834118B TW I834118 B TWI834118 B TW I834118B TW 111105273 A TW111105273 A TW 111105273A TW 111105273 A TW111105273 A TW 111105273A TW I834118 B TWI834118 B TW I834118B
Authority
TW
Taiwan
Prior art keywords
volatile memory
data
controller
size
memory
Prior art date
Application number
TW111105273A
Other languages
English (en)
Other versions
TW202311969A (zh
Inventor
墨斯蒂琴 譚
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202311969A publication Critical patent/TW202311969A/zh
Application granted granted Critical
Publication of TWI834118B publication Critical patent/TWI834118B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

一個實施方式提供了一種記憶體系統和一種記憶體系統的控制方法，例如，即使在PLP電容器的性能劣化時也可以實現包含PLP功能的記憶體系統。 根據一個實施方式，一種記憶體系統包含控制將資料寫入非揮發性記憶體和揮發性記憶體的控制器，用外部所供應的第一電壓產生多個電壓並將電壓提供給非揮發性記憶體、揮發性記憶體、控制器的電源供應電路和備用電源電路。當該第一電壓與關機命令無關地下降時，該電源供應電路用該備用電源供應電路的輸出電壓來產生該多個電壓。該控制器根據從該備用電源供應電路所饋送的供應能力來改變可儲存在該揮發性記憶體中的資料的大小。

Description

記憶體系統及記憶體系統的控制方法
本文描述的實施方式總體上係有關記憶體系統和記憶體系統的控制方法。 相關申請案交互參照
本申請案是基於2021年9月14日所提交的第2021-149340號日本專利申請案並主張其優先權，其全部內容都藉由參照的方式併入此處。
作為包含非揮發性記憶體的記憶體系統的示例，已知固態硬碟(SSD)。在SSD中，從稱為主機的外部裝置所傳送的資料被寫到使用作為緩衝記憶體的揮發性記憶體一次。儲存在緩衝記憶體中的該資料被寫到非揮發性記憶體。SSD在接收到來自主機的指示關機的命令(以下簡稱關機命令)時，將緩衝記憶體中所儲存的所有資料寫到非揮發性記憶體，然後關閉電源。例如，DRAM等被使用作為揮發性記憶體，以及例如，NAND快閃記憶體等被使用作為非揮發性記憶體。
某些SSD含有斷電保護(PLP)功能，該功能可防止在不是經由關機命令所執行的電源關閉而是意外電源關閉(即不正確的電源關閉)(例如電源故障)的情況下，緩衝記憶體中的資料丟失。PLP功能需要備用電源供應。以電容器(簡稱PLP電容器)使用作為備用電源供應的示例。藉由在電容器中儲存電荷，可以將PLP電容器充電至預定電壓。如果電源供應由於某些原因意外關閉，則儲存在PLP電容器中的電荷會釋放出來，並且充電電壓會被放電。SSD可以使用來自PLP電容器的放電電壓運行預定時間週期。例如，如果在來自主機的資料儲存在緩衝記憶體中時電源供應意外關閉，則儲存在緩衝記憶體中的資料可以用PLP電容器的放電電壓寫到非揮發性記憶體。這種功能稱為PLP功能。
在PLP電容器中，能夠儲存電荷的電容器的電容(靜電電容)經常由於老化劣化等而減小。例如，如果電容器的靜電電容因老化等而降低，則無法將電容器充電到將寫到緩衝記憶體的資料寫到非揮發性記憶體所需的電壓準位，並且無法實現PLP電容器的功能。
一個實施方式提供了一種記憶體系統和記憶體系統的控制方法，例如，即使在PLP電容器的性能劣化時也可以實現包含PLP功能的記憶體系統。
通常，根據一個實施方式，一種記憶體系統包括非揮發性記憶體；揮發性記憶體；控制器，其被組態為控制將資料寫到該非揮發性記憶體以及將資料寫到該揮發性記憶體；電源供應電路，其被耦接到該非揮發性記憶體、該揮發性記憶體、和該控制器，以及被組態為用外部所供應的第一電壓產生多個電壓以及將該多個電壓供應到該非揮發性記憶體、該揮發性記憶體、和該控制器；以及備用電源供應電路。當該第一電壓與關機命令無關地下降時，該電源供應電路被組態為用該備用電源供應電路的輸出電壓來產生該多個電壓。該控制器被組態為根據從該備用電源供應電路所饋送的供應能力來改變可儲存在該揮發性記憶體中的資料的大小。
下文將參照附隨圖式描述各種實施方式。
本揭露僅是一個示例，不受下述實施方式中描述的內容的限制。本領域普通技術人員容易想到的修改當然落入本揭露的範圍內。為了使描述更清楚，各部分的尺寸、形狀等可以在圖式中與準確表示的相比進行改變並示意性地示出。複數個圖式中彼此對應的構成元件由相像的標號表示，並且除非必要，可以省略它們的詳細描述。
圖1是顯示出根據第一實施方式的資訊處理系統1的示例的方塊圖。資訊處理系統1包含記憶體系統4和可連接到記憶體系統4的主機裝置(以下簡稱為主機)2。記憶體系統4是被組態為一種將資料寫到非揮發性記憶體16並從非揮發性記憶體16讀取資料的儲存裝置。在本說明書中，記憶體系統4例如是SSD。非揮發性記憶體的示例是NAND快閃記憶體、NOR快閃記憶體、磁阻隨機存取記憶體(MRAM)、相變隨機存取記憶體(PRAM)、電阻隨機存取記憶體(ReRAM)、鐵電隨機存取記憶體(FeRAM)等。在本說明書中，非揮發性記憶體16例如是NAND快閃記憶體(以下簡稱為NAND記憶體)。如上所述，資訊處理系統1包含主機2和連接到主機2的SSD 4。
主機2是用作存取SSD 4的外部裝置的資訊處理裝置。主機2可以是在SSD 4中儲存大量資料和多種資料的伺服器(儲存伺服器)。主機2可以是個人電腦。SSD 4可以是結合到諸如資料中心的伺服器中的用於商業用途的SSD。SSD 4可以是結合到個人電腦中的個人使用的SSD。
SSD 4包含連接器12、控制器14、NAND記憶體16、動態隨機存取記憶體(DRAM)20、電源供應電路24和包含複數個電容器的備用電源供應電路30。SSD 4可以用作主機2的主儲存器。SSD 4可以內置在主機2中，提供在主機2的外部，或者透過電纜或網路連接到主機2。
控制器14根據從主機2傳送的命令(請求)將資料寫到NAND記憶體16並從NAND記憶體16讀取資料。此外，控制器14根據從主機2傳送的命令和從電源供應電路24傳送的各種資訊產生控制信號以控制由電源供應電路24產生的電壓的值。控制器14將所產生的控制信號傳送到電源供應電路24。當接收到此控制信號時，控制器14控制供應到SSD 4的每個裝置(例如，NAND記憶體16、控制器14和DRAM 20)的電壓。此外，控制器14還控制PLP功能的執行。控制器14可以藉由諸單晶片系統(SoC)之類的電路來被組態。
電源供應電路24從外部所供應的單個電壓或複數個電壓來產生SSD 4的每個裝置所需的電壓。具有從外部所供應的電壓的電源供應可以是內部電源供應或外部電源供應。外部電源供應可以是主機2的電源供應。圖1中，電源供應為主機2的電源供應，但圖中未顯示電源供應線。電源供應電路24還可以從備用電源供應電路30所供應的電壓產生SSD 4的每個裝置所需的電壓。電源供應電路24可以是單個積體電路(IC)或複數個IC。根據預定的通訊標準將指示電源供應電路24的各種狀態的資訊傳送到控制器14。預定通訊標準可以是串列通訊標準。串列通訊標準的示例之一是I2C格式。在本說明書中，假設電源供應電路24和控制器14之間的通訊標準是基於I2C格式。
DRAM 20是揮發性記憶體的示例。DRAM 20例如是雙倍資料速率第三代低壓(DDR3L)標準的DRAM。DRAM 20包含緩衝記憶體22。緩衝記憶體22包含寫緩衝器22a、讀緩衝器22b和管理資訊緩衝器22c。從主機2傳送到SSD 4的正在被寫到或未寫到NAND記憶體16資料，被儲存在寫緩衝器22a中。從NAND記憶體16讀取的正在被傳送或未被傳送到主機2的資料被儲存在讀緩衝器22b中。查找表、在SSD 4的操作期間使用的各種表以及各種值被儲存在管理資訊緩衝器22c中。各種值的示例之一是其資料已經藉由PLP功能寫入NAND記憶體16的塊的位址，即，非揮發塊的位址。查找表指示主機2指定的邏輯位址和NAND記憶體16的實體位址之間的對應關係。
作為揮發性記憶體的DRAM 20不僅可以被提供在控制器14的外部，還可以被提供在控制器14的內部。作為揮發性記憶體，可以使用能夠進行更快存取的靜態隨機存取記憶體(SRAM)來代替DRAM 20。
NAND記憶體16可以包含複數個(例如，十六個)NAND晶片18。每個NAND晶片18可以包含記憶體胞陣列，該記憶體胞陣列包含排列成矩陣的複數個記憶體胞。NAND晶片18可以由具有二維結構的記憶體胞陣列形成，或者由具有三維結構的記憶體胞陣列形成。
記憶體胞陣列包含複數個塊。每個塊包含複數個頁。該塊起了資料擦除操作的單元的作用。複數個頁中的每一個包含連接到同一字線的複數個記憶體胞。頁是資料寫入操作和資料讀取操作的單元。
一頁的資料被儲存在寫緩衝器22a中作為寫入單元的資料，或者儲存在讀緩衝器22b中作為讀取單元的資料。在寫入時，從寫緩衝器22a讀取的的寫入單元的一頁資料被寫到NAND記憶體16。當不是因發出關機命令而導致電源關閉，而是意外電源關閉，而電源供應電路24在寫入過程中沒有產生電壓時，寫緩衝器22a中的正在被寫到或未被寫到NAND記憶體16的資料被丟失。此時，讀緩衝器22b和管理資訊緩衝器22c中的資料也與寫緩衝器22a中的資料類似地被丟失。如果SSD 4接收到關機命令，則控制器14將緩衝記憶體22中的資料寫到NAND記憶體16，然後停止電源供應電路24的操作。
在第一實施方式中，提供了備用電源供應電路30。在意外電源關閉時，控制器14可以藉由使用備用電源供應電路30將緩衝記憶體22中的資料寫到NAND記憶體16。
控制器14根據從主機2傳送的命令(請求)和從電源供應電路24傳送的各種資訊產生控制信號以控制由電源供應電路24產生的電壓的值。控制器14將所產生的控制信號傳送到電源供應電路24。因此，供應給SSD 4的每個裝置的複數個電壓由控制器14所控制。
備用電源供應電路30連接到電源供應電路24。當不是由關機命令引起的電源關閉，而是發生意外電源關閉時，備用電源供應電路30向電源供應電路24供應電壓以保護正在被寫到或未被寫到到NAND記憶體16的資料。備用電源供應電路30由並聯連接的複數個PLP電容器構成。稍後將參考圖3描述PLP電容器。PLP電容器的示例包含雙電層電容器、導電聚合物鋁電解電容器、導電聚合物鉭固態電解電容器等。
電源供應電路24包含PLP功能，其即使沒有由關機命令引起的電源關閉，而是發生意外電源關閉下，藉由使用從備用電源供應電路30所饋送的供應能力在一定時間段內繼續向NAND記憶體16、控制器14和DRAM 20供應該電壓。當發生意外電源關閉時，控制器14向電源供應電路24傳送執行PLP功能的命令。
供應能力對應於在備用電源供應電路30中所包含的複數個PLP電容器所累積的合成靜電電容(總電容)。根據電源供應電路24在電源關閉之後向NAND記憶體16、控制器14和DRAM 20供應該電壓以執行PLP功能的時間(備份時間)來設定合成靜電電容。該合成靜電電容(以下有時簡稱為PLP電容器的靜電電容)被設定為比導致在電壓供應時間內完成將儲存在緩衝記憶體22中的資料寫到NAND記憶體16(即完成非揮發)的靜電電容稍大。這是因為，藉由在PLP電容器的靜電電容中提供餘量，可以在該電壓供應時間內完成緩衝記憶體22中儲存的資料的非揮發，即，即使PLP電容器的靜電容量因老化劣化等而稍微降低，也可以實現PLP功能。
控制器14包含CPU 32、主機介面(host I/F)電路34、NAND介面(NAND I/F)電路36和DRAM介面(DRAM I/F)電路38。CPU 32、主機I/F電路34、NAND I/F電路36和DRAM I/F電路38連接到匯流排線40。儘管未直接示出，但電源供應電路24也連接到匯流排線40。
CPU 32執行儲存在NAND記憶體16中的韌體以實現各種功能。各種功能的示例包含備用電源供應電路30的充電控制和使用電源供應電路24的PLP功能的控制。
主機I/F電路34透過連接器12與主機2電連接。NAND I/F電路36與NAND記憶體16電連接。DRAM I/F電路38電連接到DRAM 20。
將主機2電連接到SSD 4的主機I/F電路34符合諸如小型電腦系統介面(SCSI)、串列連接SCSI(SAS)、高階技術配置(ATA)、串列高階技術配置(SATA)、PCI Express(PCIe) TM、Ethernet TM、Fibre channel TM、NVM Express(NVMe) TM、Universal Serial Bus(USB) TM和Universal Asynchronous Receiver/Transmitter(UART) TM等標準。
將控制器14和NAND記憶體16電互連的NAND I/F電路36符合諸如Toggle DDR和開放式NAND快閃介面(ONFI)的標準。NAND I/F電路36透過複數個(例如18個)通道與NAND記憶體16連接。
圖2是顯示出根據第一實施方式的SSD 4的外觀示例的平面圖。SSD 4設置在外殼44中。在外殼44的一端處提供一缺口46。連接器12被提供在缺口46中。連接器12包含複數個接腳12a，包含信號接腳和電源接腳。外殼44包含上外殼44a和下外殼(未示出)。上外殼44a和下外殼藉由螺釘一體化。
圖3A和3B是顯示出根據第一實施方式的SSD 4的組件的配置的示例的平面圖。圖3A示出SSD 4的基板52的表面(即，與上外殼44a相對的表面)。基板52的形狀是具有四個側52a、52b、52c和52d的矩形。連接器12被提供在短側中的一個側52a上。連接器12的接腳12a設置在基板52的該表面上。控制器14、DRAM 20、電源供應電路24和備用電源供應電路30設置在基板52的該表面上。圖3B示出了基板52的背表面(即，與下外殼相對的表面)。NAND晶片18設置在基板52的背表面。
因為控制器14處理透過連接器12輸入或輸出的高速信號，所以控制器14設置在連接器12附近。更具體而言，控制器14設置在連接器12側的各別長側52c、52d的中點的連線與短側52a之間。DRAM 20設置在控制器14附近。
構成備用電源供應電路30的PLP電容器28集中地設置在連接基板52的各別長側52c、52d的中點的線與短側52b(與連接器12相對)之間。控制器14是基板52上組件的最大熱源。PLP電容器28因熱而劣化，但是，由於PLP電容器28被設置為與控制器14盡可能地分開，因此由熱引起的劣化被最小化。
與PLP電容器28類似，NAND晶片18具有低耐熱性。NAND晶片18被提供在與設置有控制器14和PLP電容器28的表面相對的表面上。例如，NAND晶片18集中設置在連接基板52的各別長側52c和52d的中點的線與短側52b(與連接器12相對)之間。因此，由於NAND晶片18被設置為與控制器14盡可能地分開，所以防止了NAND晶片18受到熱的影響。
與控制器14相比，NAND晶片18對PLP電容器28的影響較小，但會產生一些熱量。如圖所示，PLP電容器28較佳設置在與NAND晶片18分開的位置。即使如此考慮SSD 4中的組件之間的熱效應來執行布局設計，由於其他外部因素等PLP電容器28可能劣化並且PLP功能可能無法正常操作。因此，本實施方式包含如下詳細描述的電源供應系統。
圖4是示出根據第一實施方式的電源供應系統的組態的示例的方塊圖，該電源供應系統包含電源供應電路24、包含PLP電容器28的備用電源供應電路30、和健康值測量電路74。
電源供應電路24包含保險絲62、負載開關64、低壓差(LDO)調節器66、DC/DC轉換器68、控制邏輯70、I2C I/F電路72、和A/D轉換器(A/D)76。電源供應(未示出)產生電壓，例如DC12V的電壓。經由保險絲62和負載開關64串聯地向LDO調節器66和DC/DC轉換器68供應與該電壓對應的大小的電流。主機2可以包含電源供應，以及與該電壓對應的電流可以從主機2供應給電源供應電路24。構成電源供應電路24的單個IC或複數個IC可以被稱為電源管理IC(PMIC)。
保險絲62由金屬保險絲構成，當流過一定電流以上的過電流時熔斷。當保險絲62熔斷時，除非更換保險絲，否則不向負載開關64供應電壓。保險絲62不限於金屬保險絲，也可以由在檢測到過電流時變為非導通的電子保險絲形成。
負載開關64是開閉開關(on/off switch)，通常處於開啟狀態。在開啟狀態下，負載開關64輸出藉由從已供應的電壓中減去壓差電壓(dropout voltage)而獲得的電壓。與保險絲62類似，負載開關64在流過大於或等於一定電流的過電流時成為關閉狀態。在關閉狀態下，負載開關64輸出0V。保險絲62熔斷時的過電流的值可以高於、低於或等於負載開關64從開啟狀態變為關閉狀態時的過電流的值。藉由保險絲62和負載開關64以雙重方式防止向LDO調節器66和DC/DC轉換器68供應過電流。
LDO調節器66是用於產生需要小電流的SSD 4的一個裝置(或多個裝置)的電壓(或多個電壓)的電路。DC/DC轉換器68是用於產生需要大電流的SSD 4的一個裝置(或多個裝置)的電壓(或多個電壓)的電路。LDO調節器66可以由獨立的IC或單個IC所形成。DC/DC轉換器68也可以由獨立的IC或單個IC所形成。
LDO調節器66降低從負載開關64所輸出的電壓。從LDO調節器66所輸出的電壓供應給控制器14。
DC/DC轉換器68對負載開關64的輸出電壓進行升壓或降壓以產生SSD 4中的每個裝置(控制器14、NAND記憶體16、DRAM 20等)所需的電壓(或多個電壓)。DC/DC轉換器68由分別對複數個電壓進行升壓或降壓的複數個DC/DC轉換器單元所構成。
升壓DC/DC轉換器單元對負載開關64的輸出電壓進行升壓，並將升壓後的電壓作為充電電壓供應給並聯連接的複數個PLP電容器28。複數個PLP電容器28構成備用電源供應電路30。
降壓(stepping-down)DC/DC轉換器單元分別藉由對負載開關64的輸出電壓進行降壓來產生複數個電壓。降壓DC/DC轉換器單元所產生的電壓被供應給NAND記憶體16、DRAM 20和控制器14。
控制邏輯70監控負載開關64的輸出電壓。當檢測到輸出電壓已經下降到預定電壓(例如0V)時，控制邏輯70將檢測結果傳送給控制器14。當控制器14被通知負載開關64的輸出電壓已經變為0V，即使控制器14沒有接收到關機命令，控制器14確定已經發生了不是由關機所引起的意外電源關閉並且傳送PLP命令到控制邏輯70。
當接收到PLP命令時，控制邏輯70使藉由PLP電容器28充電的電壓(輸出電壓)輸入到DC/DC轉換器68中的降壓DC/DC轉換器單元。結果，在電源意外關閉後的一段時間內，降壓DC/DC轉換器單元對來自PLP電容器28的輸出電壓進行降壓，將降壓電壓供應給NAND記憶體16、DRAM 20、和控制器14，並且還將降壓電壓供應給LDO調節器66。結果，DC/DC轉換器68和LDO調節器66可以將藉由降低PLP電容器28的輸出電壓所產生的電壓供應給NAND記憶體16、DRAM 20和控制器14，以於電源供應意外關閉後用一段時間。藉由使用PLP電容器28的輸出電壓來實現PLP功能，其中緩衝記憶體22中的資料不揮發(即，被寫到NAND記憶體16)。
I2C I/F電路72被連接到控制邏輯70和控制器14的匯流排40，以便因應從控制邏輯70所傳送的控制信號來與控制器14通訊。來自控制器14的控制信號透過I2C I/F電路72被供應給控制邏輯70。
健康值測量電路74與複數個PLP電容器28並聯連接。健康值測量電路74測量由並聯連接的PLP電容器28累積的合成靜電電容(總電容)，並將測量結果作為PLP電容器28的健康值輸出。健康值指示從備用電源供應電路30所饋送的供應能力。健康值對應於PLP電容器28可以輸出電壓以實現PLP功能的時間。換言之，健康值對應於PLP電容器28的輸出電壓可寫到NAND記憶體16的資料的大小。如果健康值高於或等於閾值，則確定可以實現PLP功能。如果健康值低於閾值，則確定無法實現PLP功能並且SSD 4發生故障。健康值測量電路74以固定週期測量並輸出健康值。從健康值測量電路74輸出的健康值透過A/D 76被供應給控制邏輯70。
將描述PLP功能。
首先，將描述比較示例的PLP功能。比較示例的硬體組態與圖1至圖4所示的第一實施方式的硬體組態相同。與PLP功能相關的控制器14的控制操作與第一實施方式的不同。
在比較示例中，將單個故障閾值設置為健康值或供應能力的閾值，用於確定PLP電容器28的劣化。故障閾值根據可以儲存在緩衝記憶體22中並且可以藉由PLP功能寫到NAND記憶體16的PLP目標資料的大小來被設定。該大小可以稱為緩衝記憶體16的資料可儲存大小。當PLP電容器28劣化時，在某些情況下，PLP電容器28經常不能被充電到將儲存在緩衝記憶體22中的所有PLP目標資料寫到NAND記憶體16所需的預定電壓。為了預測PLP電容器28不能起了PLP電容器的作用，控制器14將藉由健康值測量電路74所測量的PLP電容器28的健康值與故障閾值進行比較。
圖5是說明在PLP電容器28的健康值等於或大於故障閾值的情況下比較示例的PLP功能的視圖。在這種情況下，可以藉由PLP電容器28的輸出電壓寫到NAND記憶體16的資料的大小是大於在緩衝記憶體22中所儲存的PLP目標資料102的大小。所有PLP目標資料102都可以藉由PLP功能被寫到NAND記憶體16。
圖6是說明健康值小於故障閾值時的比較示例的PLP功能的視圖。在這種情況下，可以藉由PLP電容器28的輸出電壓寫到NAND記憶體16的資料的大小的大小是小於緩衝記憶體22中所儲存的PLP目標資料106的大小。PLP目標資料106的一部分106a(健康值對應的部分106a)可以藉由PLP功能被寫到NAND記憶體16，但PLP目標資料106的剩餘部分106b不能藉由PLP功能被寫到NAND記憶體16(非揮發發生故障)，並且SSD 4被認為已經發生故障。
因此，在比較示例中，當健康值小於故障閾值時，SSD 4被認為發生故障。
接下來，將描述藉由第一實施方式的SSD 4所提供的PLP功能。在第一實施方式中，故障閾值和大於故障閾值的至少一個值被設定為健康值或供應能力的閾值，用於確定PLP電容器28的劣化。設定兩個值，即大於故障閾值的第二閾值和大於第二閾值的第一閾值。然而，可以僅將第一閾值設定為故障閾值以外的值，或者可以將三個以上的閾值設定為故障閾值以外。在比較示例中，健康值的閾值僅為一個故障閾值，可儲存在緩衝記憶體22中的PLP目標資料的大小是固定的。然而，在第一實施方式中，設定了複數個閾值並且PLP目標資料的大小(或者稱為緩衝記憶體22的有效大小)是可變的。緩衝記憶體22的有效大小是可以儲存資料的緩衝記憶體22的最大可儲存大小的大小。儲存在緩衝記憶體16中的資料包含從主機2傳送到SSD 4的資料、用於使用者資料的日誌資料、用於ECC的資料、與查找表相關的資料等。緩衝記憶體22不限於實體記憶體，也可以藉由邏輯(虛擬)緩衝器來實現。
控制器14控制緩衝記憶體22的寫入，使得儲存在緩衝記憶體22中的資料的大小不大於或等於有效大小。例如，當儲存在緩衝記憶體22中的資料的大小可能變得大於有效大小時，控制器14將儲存在緩衝記憶體22中的資料的一部分寫到NAND記憶體16，然後藉由刪除該資料的該部分來減少儲存在緩衝記憶體22中的資料的大小。
最初，控制器14將緩衝記憶體22的有效大小設定為與大於或等於第一閾值的健康值相對應的大小。控制器14將由健康值測量電路74所測量的PLP電容器28的健康值與第一閾值進行比較。
圖7是說明在健康值大於或等於第一閾值的情況下根據第一實施方式的SSD 4的PLP功能的視圖。在這種情況下，可以藉由PLP電容器28的輸出電壓寫到NAND記憶體16的資料的大小是大於在緩衝記憶體22中所儲存的PLP目標資料112的大小。PLP功能可將所有PLP目標資料112寫到NAND記憶體16，並且正常運作PLP功能。
圖8是說明在健康值小於第一閾值且大於或等於該第二閾值的情況下根據第一實施方式的SSD 4的PLP功能的視圖。在這種情況下，可以藉由PLP電容器28的輸出電壓寫到NAND記憶體16的資料的大小是小於緩衝記憶體22中所儲存的PLP目標資料114的大小。無法將所有PLP目標資料114藉由PLP功能被寫到NAND記憶體16。控制器14將緩衝記憶體22的有效大小從與第一閾值對應的大小改變為與第二閾值對應的大小。也就是說，控制器14減小緩衝記憶體22的有效大小。藉由該減小，PLP目標資料114也被減小到作為其一部分的PLP目標資料114a。結果，可以藉由PLP電容器28的輸出電壓被寫到NAND記憶體16的資料的大小變得大於已減小的PLP目標資料114a的大小。所有PLP目標資料114a都可以被寫到NAND記憶體16。
在減小緩衝記憶體22的有效大小之前，控制器14將資料114b(即PLP目標資料114和已減小的PLP目標資料114a之間的差值)寫到NAND記憶體16。要寫到NAND記憶體16的差值的資料的示例是被儲存在寫緩衝器22a中的資料，該資料正在被寫到NAND記憶體16或未被寫到NAND記憶體16。或者，差值的資料的示例是包含被寫到緩衝記憶體22的該資料中最新資料的一定大小的資料，該最新資料為最近被寫到緩衝記憶體22。
圖9是說明在健康值小於第一閾值且大於或等於該第二閾值的情況下根據第一實施方式的SSD 4的PLP功能的視圖。在這種情況下，可以藉由PLP電容器28的輸出電壓寫到NAND記憶體16的資料的大小是大於在緩衝記憶體22中所儲存的PLP目標資料118的大小。PLP功能可將所有PLP目標資料118寫到NAND記憶體16，並且正常運作PLP功能。
圖10是說明在健康值小於第二閾值且大於或等於該故障閾值的情況下根據第一實施方式的SSD 4的PLP功能的視圖。在這種情況下，可以藉由PLP電容器28的輸出電壓寫到NAND記憶體16的資料的大小是小於緩衝記憶體22中所儲存的PLP目標資料122的大小。無法將所有PLP目標資料122藉由PLP功能被寫到NAND記憶體16。控制器14將緩衝記憶體22的有效大小從與第二閾值對應的大小改變為與故障閾值對應的大小。也就是說，控制器14減小緩衝記憶體22的有效大小。藉由該減小，PLP目標資料122也被減小到作為其一部分的PLP目標資料122a。結果，可以藉由PLP電容器28的輸出電壓被寫到NAND記憶體16的資料的大小變得大於已減小的PLP目標資料122a的大小。所有PLP目標資料122a都可以被寫到NAND記憶體16。
在減小緩衝記憶體22的有效大小之前，控制器14將資料122b(即PLP目標資料122和已減小的PLP目標資料122a之間的差值)寫到NAND記憶體16。要寫到NAND記憶體16的差值的資料的示例是被儲存在寫緩衝器22a中的資料，該資料正在被寫到NAND記憶體16或未被寫到NAND記憶體16。或者，差值的資料的示例是包含被寫到緩衝記憶體22的該資料中最新資料的一定大小的資料，該最新資料為最近被寫到緩衝記憶體22。
圖11是說明在健康值小於第二閾值且大於或等於該故障閾值的情況下根據第一實施方式的SSD 4的PLP功能的視圖。在這種情況下，可以藉由PLP電容器28的輸出電壓寫到NAND記憶體16的資料的大小是大於在緩衝記憶體22中所儲存的PLP目標資料126的大小。PLP功能可將所有PLP目標資料126寫到NAND記憶體16，並且正常運作PLP功能。
圖12是說明在健康值小於故障閾值的情況下根據第一實施方式的SSD 4的PLP功能的視圖。在這種情況下，可以藉由PLP電容器28的輸出電壓寫到NAND記憶體16的資料的大小是小於緩衝記憶體22中所儲存的PLP目標資料128的大小。PLP目標資料128的一部分128a(健康值對應的部分108a)可以藉由PLP功能被寫到NAND記憶體16，但剩餘部分128b不能藉由PLP功能被寫到NAND記憶體16(非揮發發生故障)，PLP功能無法正常運行，並且SSD 4被認為已經發生故障。
圖13是顯示出控制器14執行根據圖7至圖12所顯示的第一實施方式的SSD 4的PLP功能的處理示例的流程圖。
在步驟S102中，控制器14確定控制器14是否接收到來自主機20的啟動命令。控制器14重複步驟S102的確定，直到控制器14接收到啟動命令。DDS 4可以設定第一閾值、第二閾值和故障閾值。或者，主機2可以設定這些閾值。當主機2在SSD 4中設定這些閾值時，主機2可以將啟動命令與指示閾值的資訊一起傳送到SSD 4。
當接收到啟動命令時(S102中的「是」)，控制器14在步驟S104中執行PLP電容器28的診斷。更具體地，控制器14接收由健康值測量電路74所測量的健康值。
在步驟S106中，控制器14確定健康值是否大於或等於第一閾值。當健康值大於或等於第一閾值時(S106中的「是」)，控制器14在步驟S108中確定PLP啟動時機是否已經到來。當控制邏輯70通知控制器14負載開關64的輸出電壓已經變為0V時，即使控制器14沒有接收到關機命令，控制器14也確定PLP啟動時機已經到來。
控制器14重複步驟S108的確定直到PLP啟動時機到來。當PLP啟動時機到來時(S108中的「是」)，控制器14在步驟S112中執行PLP功能。在這種情況下，所有PLP目標資料112都是非揮發性的，如圖7所示。
當在步驟S106中確定健康值小於第一閾值時(S106中的「否」)，控制器14在步驟S114中確定健康值是否大於或等於第二閾值。當健康值大於或等於第二閾值時(S114中的「是」)，由於健康值小於第一閾值且大於或等於第二閾值，控制器14在步驟S116中將緩衝記憶體22的有效大小減小到與第二閾值對應的大小，如圖8所示。
在步驟S118中，控制器14確定PLP啟動時機是否到來。控制器14重複步驟S118的確定直到PLP啟動時機到來。當PLP啟動時機到來時(S118中的「是」)，控制器14在步驟S122中執行PLP功能。在這種情況下，所有PLP目標資料118都是非揮發性的，如圖9所示。
當在步驟S114中確定健康值小於第二閾值時(S114中的「否」)，控制器14在步驟S124中確定健康值是否大於或等於故障閾值。當健康值大於或等於故障閾值時(S124中的「是」)，健康值是小於第二閾值且大於或等於故障閾值，並且控制器14將緩衝記憶體22的有效大小減小為與故障閾值對應的大小，在步驟S126中，如圖10所示。
在步驟S128中，控制器14確定PLP啟動時機是否到來。控制器14重複步驟S128的確定直到PLP啟動時機到來。當PLP啟動時機到來時(S128中的「是」)，控制器14在步驟S132中執行PLP功能。在這種情況下，所有PLP目標資料126都是非揮發性的，如圖11所示。
當在步驟S124中確定健康值小於故障閾值時(S124中的「否」)，控制器14在步驟S134中執行故障處理。作為故障處理的示例，控制器14可以通知主機2：由於PLP電容器28的性能劣化，即SSD 4已經發生故障，PLP功能不能正常工作。
圖14是示出控制器14執行根據如圖7至圖12所示包含的第一實施方式的SSD 4的PLP功能的處理的另一示例的流程圖。
在步驟S152中，控制器14確定控制器14是否接收到來自主機2的關機命令。控制器14重複步驟S152的確定，直到控制器14接收到關機命令。主機2可以向SSD 4傳送關機命令，其中包含指示第一閾值、第二閾值和故障閾值的資訊。
當接收到關機命令時(S152中的「是」)，控制器14在步驟S154中執行PLP電容器28的診斷。此後，控制器14在步驟S106中確定健康值是否大於或等於第一閾值，類似於圖13所示的處理。之後，緩衝記憶體22的有效大小在某些情況下會改變。改變後的有效大小永久儲存在NAND記憶體16中。
圖13顯示出了在啟動時執行PLP電容器28的診斷的示例，圖14示出了在關閉時執行PLP電容器28的診斷的示例。可以在這些時間以外的時間執行診斷PLP電容器28和改變緩衝記憶體22的有效大小。例如，可以在主機2的命令處理不頻繁時執行或定期執行診斷。
根據第一實施方式，即使當PLP電容器28的性能惡化並且PLP電容器28的合成靜電電容降低時，控制器14也不會立即確定PLP功能將不正常工作，而是設定為減小緩衝記憶體22的有效大小，(即PLP目標資料大小)，以便繼續PLP功能的操作。藉由減小緩衝記憶體22的有效大小，增加等待緩衝記憶體22具有與要寫入的資料大小相對應的足夠自由空間的頻率以及將在緩衝記憶體22中的資料寫到NAND記憶體16的SSD 4的內部處理的執行頻率。儘管SSD 4對來自主機2的命令的處理能力有所降低，但是可以延遲PLP功能停止並且SSD 4最終發生故障的時間。換言之，可以延長SSD 4的操作週期。
圖15是顯示出根據第二實施方式的控制器14執行PLP功能的處理示例的流程圖。第二實施方式的硬體組態與圖1至圖4所示的第一實施方式的硬體組態相同。與PLP功能相關的控制器14的控制操作與第一實施方式的不同。
在步驟S202中，控制器14確定控制器14是否接收到來自主機20的啟動命令。控制器14重複步驟S102的確定，直到控制器14接收到啟動命令。主機2可以向SSD 4傳送啟動命令，其中包含指示第一閾值、第二閾值和故障閾值的資訊。
當接收到啟動命令時(S202中的「是」)，控制器14在步驟S204中執行PLP電容器28的診斷。
在步驟S206中，控制器14確定控制器14是否接收到來自主機20的PLP模式指定命令。在第二實施方式中，健康值的值僅為比較例中所設定的故障閾值的單閾值模式和健康值的值包含在第一實施例中所設定的故障閾值以外的至少一個閾值的多閾值模式被設定為PLP模式。在向SSD 4傳送啟動命令之後，主機2傳送PLP模式指定命令以指定單閾值模式或多閾值模式。控制器14重複步驟S206的確定，直到控制器14接收到PLP模式指定命令。
當接收到PLP模式指定命令時(S206中的「是」)，控制器14在步驟S208中確定PLP模式指定命令是指定單閾值模式還是多閾值模式。當指定多閾值模式時，控制器14在步驟S106中確定健康值是否大於或等於第一閾值，類似於第一實施方式。之後，緩衝記憶體22的有效大小在某些情況下會改變。
當指定單一閾值模式時，控制器14在步驟S212確定健康值是否大於或等於故障閾值。當健康值大於或等於故障閾值時(S212中的「是」)，控制器14確定PLP啟動時機是否已經到來。控制器14重複步驟S214的確定直到PLP啟動時機到來。當PLP啟動時機到來時(S214中的「是」)，控制器14在步驟S216中執行PLP功能。在這種情況下，所有PLP目標資料102都是非揮發性的，如圖5所示。單閾值模式的故障閾值被設定為與多閾值模式的故障閾值不同的值。例如，可以將單閾值模式的故障閾值設定為多閾值模式的第一閾值。
當在步驟S212中確定健康值小於故障閾值時(S212中的「否」)，控制器14在步驟S218中執行故障處理。
主機2可以在關機命令之後傳送PLP模式指定命令，在主機2處理較少命令時傳送命令，或者以定期傳送命令。
根據第二實施方式，作為PLP模式，SSD 4具有用於確定PLP功能故障的PLP電容器28的健康值的單一閾值的單閾值模式和具有多個閾值的多閾值模式，以及主機2可以選擇PLP模式。
圖16是顯示出根據第三實施方式的控制器14執行PLP功能的處理示例的流程圖。第三實施方式的硬體組態與圖1至圖4所示的第一實施方式的硬體組態相同。與PLP功能相關的控制器14的控制操作與第一實施方式的不同。在圖16的流程圖中，與圖13相同的處理用相同的標號表示。
控制器14接收啟動命令(步驟S102)，執行PLP電容器28的診斷(步驟104)，確定健康值是否大於或等於第一閾值(步驟S106)。
當健康值小於第一閾值時(S106中的否)，控制器14確定健康值是否大於或等於第二閾值(步驟S114)。
當健康值大於或等於第二閾值時(S114中的「是」)，控制器14在步驟S116中將緩衝記憶體22的有效大小減小到與第二閾值對應的大小。在步驟S302中，控制器14將指示PLP電容器28的健康值和緩衝記憶體22的已減小的有效大小中的至少一個的資訊傳送到主機2。在步驟S118中，控制器14確定PLP啟動時機是否到來。
當健康值小於第二閾值時(S114中的否)，控制器確定健康值是否大於或等於故障閾值(步驟S124)。當健康值大於或等於故障閾值時(S124中的「是」)，控制器14在步驟S126中將緩衝記憶體22的有效大小減小到與故障閾值對應的大小。在步驟S304，控制器14將指示PLP電容器28的健康值和緩衝記憶體22的已減小的有效大小中的至少一個的資訊傳送到主機2。在步驟S128中，控制器14確定PLP啟動時機是否到來。
當健康值小於故障閾值時(S124中的「否」)，控制器14在步驟S134中執行故障處理。
根據第三實施方式，主機2可以接收指示PLP電容器28的健康值和緩衝記憶體22的已減小的有效大小中的至少一個的資訊。主機2可以根據PLP電容器28的健康值的變化來預測直到SSD 4由於PLP功能故障而發生故障的時間。或者，主機2可以根據緩衝記憶體22的有效大小的減少率(＝(CB)/C)來預測SSD 4由於PLP功能的故障而發生故障的時間，其中C是初始值緩衝記憶體22的有效大小和B是緩衝記憶體22的已減小的有效大小。
在第一實施方式中已經描述了在接收到關機命令之後執行PLP電容器28的診斷的修改示例(圖14)。在第三實施方式中，也可以在接收到關機命令之後執行PLP電容器28的診斷。在這種情況下，控制器14在接收到關閉命令和PLP電容器28的診斷之後，將指示PLP電容器28的健康值和緩衝存儲器22的已減小的有效大小中的至少一個的資訊傳送到主機2。
圖17是顯示出根據第四實施方式的控制器14執行PLP功能的處理示例的流程圖。第四實施方式的硬體組態與圖1至圖4所示的第一實施方式的硬體組態相同。與PLP功能相關的控制器14的控制操作與第一實施方式的不同。
在步驟S312中，控制器14確定控制器14是否接收到來自主機20的通知請求命令。控制器14在執行其他處理的同時在背景執行步驟S312的確定。當主機20從控制器14請求指示PLP電容器28的健康值和緩衝記憶體22的已減小的有效大小中的至少一個的資訊時，主機20向控制器14傳送通知請求命令。控制器14重複步驟S132的確定，直到控制器14接收到通知請求命令。
當接收到通知請求命令時(S312中的「是」)，控制器14在步驟S314中執行PLP電容器28的診斷。
在步驟S316中，控制器14將PLP電容器28的健康值和緩衝記憶體22的有效大小中的至少一個的資訊傳送至主機2。
根據第四實施方式，主機2可以在所需的定時接收指示PLP電容器28的健康值和緩衝記憶體22的有效大小中的至少一個的資訊。
雖然已經敘述了某些實施方式，但是這些實施方式僅作為實施例呈現，並且不旨在限制本發明的範圍。實際上，這裡敘述的新穎實施方式可以以各種其他形式體現；此外，在不脫離本發明的精神的情況下，可以對這裡敘述的實施方式的形式進行各種省略、替換和改變。所附申請專利範圍及其均等物旨在覆蓋落入本發明的範圍和精神內的這些形式或修改。
1:資訊處理系統 2:主機 4:記憶體系統 12:連接器 12a:接腳 14:控制器 16:NAND記憶體 18:NAND晶片 20:DRAM 22:緩衝記憶體 22a:寫緩衝器 22b:讀緩衝器 22c:管理資訊緩衝器 24:電源供應電路 28:PLP電容器 30:備用電源供應電路 32:CPU 34:主機介面電路 36:NAND介面電路 38:DRAM介面電路 40:匯流排線 44:外殼 44a:上外殼 46:缺口 52:基板 52a:側 52b:側 52c:側 52d:側 62:保險絲 64:負載開關 66:低壓差調節器 68:DC/DC轉換器 70:控制邏輯 72:I2C I/F電路 74:健康值測量電路 76:A/D轉換器 102:PLP目標資料 106:PLP目標資料 106a:部分 106b:部分 112:PLP目標資料 114:PLP目標資料 114a:PLP目標資料 114b:資料 118:PLP目標資料 122:PLP目標資料 122a:PLP目標資料 122b:資料 126:PLP目標資料 128:PLP目標資料 128a:部分 128b:部分 S102:步驟 S104:步驟 S106:步驟 S108:步驟 S112:步驟 S114:步驟 S116:步驟 S118:步驟 S122:步驟 S124:步驟 S126:步驟 S128:步驟 S132:步驟 S134:步驟 S152:步驟 S154:步驟 S202:步驟 S204:步驟 S206:步驟 S208:步驟 S212:步驟 S214:步驟 S216:步驟 S218:步驟 S302:步驟 S304:步驟 S312:步驟 S314:步驟 S316:步驟
[圖1]是顯示出根據第一實施方式的資訊處理系統的示例的方塊圖。
[圖2]是顯示出根據第一實施方式的SSD的外觀示例的平面圖。
[圖3A和3B]是顯示出根據第一實施方式的SSD的組件的配置的示例的平面圖。
[圖4]是示出根據第一實施方式的電源供應系統的組態示例的方塊圖。
[圖5]是說明在PLP電容器的健康值等於或大於故障閾值的情況下比較示例的PLP功能的視圖。
[圖6]是說明健康值小於故障閾值時的比較示例的PLP功能的視圖。
[圖7]是說明在健康值大於或等於第一閾值的情況下根據第一實施方式的PLP功能的視圖。
[圖8]是說明在健康值小於第一閾值且大於或等於第二閾值的情況下根據第一實施方式的PLP功能的視圖。
[圖9]是說明在健康值小於第一閾值且大於或等於該第二閾值的情況下根據第一實施方式的PLP功能的視圖。
[圖10]是說明在健康值小於第二閾值且大於或等於該故障閾值的情況下根據第一實施方式的PLP功能的視圖。
[圖11]是說明在健康值小於第二閾值且大於或等於該故障閾值的情況下根據第一實施方式的PLP功能的視圖。
[圖12]是說明在健康值小於故障閾值的情況下根據第一實施方式的PLP功能的視圖。
[圖13]是顯示出根據第一實施方式的控制器執行PLP功能的處理示例的流程圖。
[圖14]是顯示出根據第一實施方式的控制器執行PLP功能的處理的另一個示例的流程圖。
[圖15]是顯示出根據第二實施方式的控制器執行PLP功能的處理示例的流程圖。
[圖16]是顯示出根據第三實施方式的控制器執行PLP功能的處理示例的流程圖。
[圖17]是顯示出根據第四實施方式的控制器14執行PLP功能的處理示例的流程圖。

Claims (22)

  1. 一種記憶體系統，包括： 非揮發性記憶體； 揮發性記憶體； 控制器，其被組態為控制將資料寫到該非揮發性記憶體以及將資料寫到該揮發性記憶體； 電源供應電路，其被耦接到該非揮發性記憶體、該揮發性記憶體、和該控制器，以及被組態為用外部所供應的第一電壓產生多個電壓以及將該多個電壓供應到該非揮發性記憶體、該揮發性記憶體、和該控制器；以及 備用電源供應電路，其被組態為用該多個電壓中的一個來被充電，其中， 當該第一電壓與關機命令無關地下降時，該電源供應電路被組態為用來自該備用電源供應電路的輸出電壓來產生該多個電壓，以及 該控制器被組態為根據從該備用電源供應電路所饋送的供應能力來改變可儲存在該揮發性記憶體中的資料的大小。
  2. 如請求項1之記憶體系統，其中，該備用電源供應電路包含複數個電容器，以及該供應能力對應於被充電的該複數個電容器的靜電電容。
  3. 如請求項1之記憶體系統，其中， 當該供應能力小於第一值時，該控制器被組態為將儲存在該揮發性記憶體中的資料中的第一資料寫到該非揮發性記憶體，以及將可儲存在該揮發性記憶體中的該資料的該大小減小該第一資料的大小。
  4. 如請求項3之記憶體系統，其中， 在將可儲存在該揮發性記憶體中的該資料的該大小減小之後以及當該供應能力小於小於該第一值的第二值時，該控制器被組態為將儲存在該揮發性記憶體中的該資料中的第二資料寫到該非揮發性記憶體，以及將可儲存在該揮發性記憶體中的該資料的該大小減小該第二資料的大小。
  5. 如請求項3之記憶體系統，其中， 該控制器被組態為接收小於該第一值的第二值， 在將可儲存在該揮發性記憶體中的該資料的該大小減小之後以及當該供應能力小於該第二值時，該控制器被組態為將儲存在該揮發性記憶體中的資料中的第二資料寫到該非揮發性記憶體，以及將可儲存在該揮發性記憶體中的該資料的該大小減小該第二資料的大小。
  6. 如請求項3之記憶體系統，其中， 該非揮發性記憶體包括： 寫緩衝器，其被組態為儲存正在被寫到或未被寫到該非揮發性記憶體的資料； 讀緩衝器，其被組態為儲存從該非揮發性記憶體讀取以及正在被傳送或未被傳送到該外部裝置的資料；以及 管理資料緩衝器，其被組態為儲存管理資料，以將資料寫到該非揮發性記憶體，以及 當該供應能力小於該第一值時，該控制器被組態為將該寫緩衝器中的資料寫到該非揮發性記憶體，以及將可儲存在該揮發性記憶體中的該資料的該大小減小該寫緩衝器的大小。
  7. 如請求項6之記憶體系統，其中， 該控制器被組態為在將可儲存在該揮發性記憶體中的該資料的該大小減小之後以及當該供應能力小於小於該第一值的第二值時，將該寫緩衝器中的資料寫到該非揮發性記憶體，以及將可儲存在該揮發性記憶體中的資料的該大小減小該寫緩衝器的大小。
  8. 如請求項3之記憶體系統，其中， 該控制器被組態為當該供應能力小於該第一值時，將包含最近被寫到該揮發性記憶體的最新資料的一定大小的資料寫到該非揮發性記憶體，以及將可儲存在該揮發性記憶體中的該資料的該大小減小該一定大小。
  9. 如請求項8之記憶體系統，其中， 該控制器被組態為在將可儲存在該揮發性記憶體中的該資料的該大小減小之後以及當該供應能力小於小於該第一值的第二值時，將包含最近被寫到該揮發性記憶體的最新資料的一定大小的資料寫到該非揮發性記憶體，以及將可儲存在該揮發性記憶體中的該資料的該大小減小該一定大小。
  10. 如請求項1之記憶體系統，其中， 該控制器被組態為從外部裝置接收指示第一值的資訊，以及 該控制器被組態為當該供應能力小於該第一值時，將儲存在該揮發性記憶體中的資料的第一資料寫到該非揮發性記憶體，以及將可儲存在該揮發性記憶體中的該資料的該大小減小該第一資料的大小。
  11. 如請求項10之記憶體系統，其中， 該控制器被組態為當該供應能力小於小於該第二值的第三值時，將指示該供應能力的資訊傳送到該外部裝置。
  12. 如請求項10之記憶體系統，其中， 該控制器被組態為從該外部裝置接收指示小於該第二值的第三值的資訊，以及 該控制器被組態為當該供應能力小於該第三值時，將指示該供應能力的資訊傳送到該外部裝置。
  13. 如請求項1之記憶體系統，其中， 該控制器被組態為將指示該供應能力和可儲存在該揮發性記憶體中的該資料的該大小中的至少一個的資訊傳送到外部裝置。
  14. 如請求項13之記憶體系統，其中， 該控制器被組態為在將可儲存在該揮發性記憶體中的該資料的該大小減小之後，將指示該供應能力和該可儲存資料大小中的至少一個的資訊傳送到該外部裝置。
  15. 如請求項13之記憶體系統，其中， 該控制器被組態為在從該外部裝置接收通知請求之後，將該供應能力和可儲存在該揮發性記憶體中的資料的該大小中的至少一個的資訊傳送到該外部裝置。
  16. 如請求項1之記憶體系統，其中， 該電源供應電路被組態為當在未從外部裝置接收關機命令時該第一電壓小於第一準位時，將與該備用電源供應電路的輸出電壓對應的電壓供應到該非揮發性記憶體、該揮發性記憶體、和該控制器。
  17. 一種記憶體系統，包括： 非揮發性記憶體； 揮發性記憶體； 控制器，其被組態為控制將資料寫到該非揮發性記憶體以及將資料寫到該揮發性記憶體； 電源供應電路，其被耦接到該非揮發性記憶體、該揮發性記憶體、和該控制器，以及被組態為用外部所供應的第一電壓產生多個電壓以及將該多個電壓供應到該非揮發性記憶體、該揮發性記憶體、和該控制器；以及 備用電源供應電路，其被組態為用該多個電壓中的一個來被充電，其中， 當該第一電壓與關機命令無關地下降時，該電源供應電路被組態為用來自該備用電源供應電路的輸出電壓來產生該多個電壓， 該控制器被組態為操作在第一模式和第二模式中的一個， 在該第一模式中，該控制器被組態為當從該備用電源供應所饋送的供應能力小於第一值時改變可儲存在該揮發性記憶體中的資料的大小，以及當該供應能力小於小於該第一值的第二值時將指示該供應能力的資訊傳送到外部裝置，以及 在該第二模式中，該控制器被組態為當該供應能力小於小於該第二值的第三值時將指示該供應能力的資訊傳送到該外部裝置。
  18. 如請求項17之記憶體系統，其中，該備用電源供應電路包含複數個電容器，以及該供應能力對應於被充電的該複數個電容器的靜電電容。
  19. 如請求項17之記憶體系統，其中， 該控制器被組態為從該外部裝置接收模式指定信號，以指定該第一模式和該第二模式中的一個。
  20. 如請求項17之記憶體系統，其中， 該控制器被組態為當該供應能力小於該第一值時，將儲存在該揮發性記憶體中的資料的第一資料寫到該非揮發性記憶體，以及將可儲存在該揮發性記憶體中的該資料的該大小減小該第一資料的大小。
  21. 如請求項17之記憶體系統，其中， 該電源供應電路被組態為當在未從外部裝置接收關機命令時該第一電壓小於第一準位時，將與該備用電源供應電路的輸出電壓對應的電壓供應到該非揮發性記憶體、該揮發性記憶體、和該控制器。
  22. 一種記憶體系統的控制方法，該記憶體系統包括： 非揮發性記憶體； 揮發性記憶體； 控制器，其被組態為控制將資料寫到該非揮發性記憶體以及將資料寫到該揮發性記憶體； 電源供應電路，其耦接到該非揮發性記憶體、該揮發性記憶體、和該控制器，以及被組態為用外部所供應的第一電壓產生多個電壓； 備用電源供應電路，其被組態為用該多個電壓中的一個來被充電；以及 測量電路，其被組態為測量從該備用電源供應電路所饋送的供應能力，該方法包括： 當該第一電壓與關機命令無關地下降時，藉由該電源供應電路用該備用電源供應電路的輸出電壓產生該多個電壓； 將該多個電壓供應到該非揮發性記憶體、該揮發性記憶體、和該控制器；以及 根據該供應能力改變可儲存在該揮發性記憶體中的資料的大小。
TW111105273A 2021-09-14 2022-02-14 記憶體系統及記憶體系統的控制方法 TWI834118B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-149340 2021-09-14
JP2021149340A JP2023042175A (ja) 2021-09-14 2021-09-14 メモリシステム及びメモリシステムの制御方法

Publications (2)

Publication Number Publication Date
TW202311969A TW202311969A (zh) 2023-03-16
TWI834118B true TWI834118B (zh) 2024-03-01

Family

ID=85482202

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105273A TWI834118B (zh) 2021-09-14 2022-02-14 記憶體系統及記憶體系統的控制方法

Country Status (4)

Country Link
US (1) US20230091384A1 (zh)
JP (1) JP2023042175A (zh)
CN (1) CN115810369A (zh)
TW (1) TWI834118B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12007821B2 (en) * 2022-04-08 2024-06-11 Monolithic Power Systems, Inc. Power loss prevention circuit with mitigation for failed energy storage banks

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120284587A1 (en) * 2008-06-18 2012-11-08 Super Talent Electronics, Inc. Super-Endurance Solid-State Drive with Endurance Translation Layer (ETL) and Diversion of Temp Files for Reduced Flash Wear
TW201403318A (zh) * 2012-07-02 2014-01-16 Infomicro Electronics Shenzhen Ltd 具耐用轉換層並能轉移暫存讓記憶體耐磨損的硬碟驅動器
US20160254031A1 (en) * 2015-02-26 2016-09-01 Kabushiki Kaisha Toshiba Semiconductor memory device
US20200064897A1 (en) * 2018-08-23 2020-02-27 Toshiba Memory Corporation Memory system and method
CN112185440A (zh) * 2019-07-05 2021-01-05 爱思开海力士有限公司 存储器接口、数据存储设备及其操作方法
CN112559398A (zh) * 2019-09-10 2021-03-26 铠侠股份有限公司 存储器系统以及电源电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325554B2 (en) * 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup
WO2012111069A1 (ja) * 2011-02-14 2012-08-23 三菱電機株式会社 プログラマブルコントローラ
US20150279463A1 (en) * 2014-03-31 2015-10-01 Dell Products, L.P. Adjustable non-volatile memory regions of dram-based memory module
US10656848B2 (en) * 2018-06-17 2020-05-19 International Business Machines Corporation Data loss avoidance in multi-server storage systems
JP2020154431A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 電子機器及び電子機器の情報記録方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120284587A1 (en) * 2008-06-18 2012-11-08 Super Talent Electronics, Inc. Super-Endurance Solid-State Drive with Endurance Translation Layer (ETL) and Diversion of Temp Files for Reduced Flash Wear
TW201403318A (zh) * 2012-07-02 2014-01-16 Infomicro Electronics Shenzhen Ltd 具耐用轉換層並能轉移暫存讓記憶體耐磨損的硬碟驅動器
US20160254031A1 (en) * 2015-02-26 2016-09-01 Kabushiki Kaisha Toshiba Semiconductor memory device
US20200064897A1 (en) * 2018-08-23 2020-02-27 Toshiba Memory Corporation Memory system and method
CN112185440A (zh) * 2019-07-05 2021-01-05 爱思开海力士有限公司 存储器接口、数据存储设备及其操作方法
CN112559398A (zh) * 2019-09-10 2021-03-26 铠侠股份有限公司 存储器系统以及电源电路

Also Published As

Publication number Publication date
US20230091384A1 (en) 2023-03-23
TW202311969A (zh) 2023-03-16
CN115810369A (zh) 2023-03-17
JP2023042175A (ja) 2023-03-27

Similar Documents

Publication Publication Date Title
US20230010660A1 (en) Non-volatile memory storage for multi-channel memory system
TWI788495B (zh) 供電設備和包括該供電設備的電子設備
US8745421B2 (en) Devices for control of the operation of data storage devices using solid-state memory based on a discharge of an amount of stored energy indicative of power providing capabilities
US9665451B2 (en) Method and device for distributing holdup energy to memory arrays
US9443601B2 (en) Holdup capacitor energy harvesting
TWI754871B (zh) 記憶體系統及電源電路
TWI834118B (zh) 記憶體系統及記憶體系統的控制方法
US20160261104A1 (en) System and method for dynamic monitoring of controller current consumption
US11495290B2 (en) Memory system and power supply circuit with power loss protection capability
US11804272B2 (en) Memory system and storage system
KR102669752B1 (ko) 호스트를 이용해 비정상 셧다운을 핸들링하기 위한 ssd 보조 배터리 전력