TWI405076B - 平台式閒置時間處理 - Google Patents

Description

平台式閒置時間處理

本發明之具體實施例概略關於降低行動運算平台的電力消耗，更特定而言為關於在保持運算平台上中央處理單元(CPU)關電時可動態地處理核心邏輯中的中斷。

以往中央處理單元(CPU,“Central processing unit”)用於處理中斷，即使僅有少數活動或是並無活動。因此，CPU當中充份的部份及前側匯流排仍維持供電，並繼續消耗電力，即使在閒置期間活動等級已經非常低時。該等中斷可能由於一輸入裝置之移動所造成，例如滑鼠、顯示器更新或系統時脈更新。

因此，本技藝中需要一種系統及方法，用於可調適性地使得CPU及前側匯流排可保持關電更長，且在當只有少量或是無系統活動時更經常性地降低一運算系統的電力消耗。

一種在具有不同電力消耗特性的操作模式之間轉換一運算系統來有效地延長CPU閒置時間以降低電力消耗的系統與方法。當該運算系統在一低活動狀態下，該運算系統即被轉換到一低電力操作模式。在該低活動狀態中，一系統管理單元(SMU,“System management unit”)攔截並處理原本要給CPU的中斷。SMU儲存關鍵操作狀態之複本，其在該等攔截之中斷處理期間可視需要來修改。當該活動等級改變時，SMU藉由儲存該關鍵操作狀態之複本在記憶體中，並更新由CPU儲存的關鍵操作狀態而將該運算系統自該低電力操作模式轉換到該高電力操作模式。然後CPU使用該關鍵操作狀態之複本恢復對該中斷的處理。

本發明之用於可調適性在具有不同電力消耗的操作模式間轉換一運算系統之方法的多種具體實施例包括決定該運算系統係在一低活動狀態，並啟始一系統管理中斷(SMI,“System management interrupt”)到該運算系統中一中央處理單元(CPU)。然後CPU的關鍵操作狀態儲存在系統記憶體中，且該CPU組態成在一低電力操作模式下操作。一系統管理單元(SMU)攔截並處理原本要給CPU的中斷。

本發明多種具體實施例包括一運算系統，其組態成可調適性在具有不同電力消耗的操作模式間轉換。該運算裝置包括一中央處理單元(CPU)，其組態成可在一低電力操作模式及一高電力操作模式下操作，一本地記憶體，其組態成儲存關鍵操作狀態，及一核心邏輯，其包括能夠代表該CPU處理中斷的一系統管理單元(SMU)。SMU組態成當該運算系統在低活動狀態時啟始一系統管理中斷到該CPU，儲存該CPU的關鍵操作狀態在該系統記憶體中，組態該CPU在低電力操作模式，並攔截原本要給CPU的中斷來進行處理。

在以下的說明中，許多特定細節即被提出來提供對於本發明之更為完整的瞭解。但是本技藝專業人士將可瞭解到本發明可不利用一或多個這些特定細節來實施。在其它實例中，並未說明熟知的特徵，藉以避免混淆本發明。

系統概述

第一A圖為例示組態成實作本發明一或多種態樣之電腦系統100的方塊圖。電腦系統100為一種複合式運算平台，其中包括多個處理單元，藉以提供多種活動等級及電力消耗等級。電腦系統100包括一中央處理單元(CPU)102及一系統記憶體104，系統記憶體104係經由包括一核心邏輯105的一匯流排路徑進行通訊。一關鍵操作狀態160儲存在系統記憶體104中。在轉換到一低電力操作模式之前，CPU 102儲存關鍵操作狀態160到系統記憶體104中。關鍵操作狀態160可以包括一中斷服務例式、服務中斷及更新該游標位置所需要的該作業系統之一部份、一最小裝置驅動器及目前顯示表面(像素影像資料)中一或多項。在本發明一些具體實施例中，關鍵操作狀態160佔用系統記憶體104的64K位元組。

核心邏輯105為一橋接器裝置，其耦合CPU 102到該平台中一或多個其它裝置，並經由一連接113耦合至系統記憶體104。核心邏輯105自一或多個使用者輸入裝置108(例如鍵盤、滑鼠)接收使用者輸入，並經由路徑106轉送該輸入到CPU 102。當電腦系統100在該低電力操作模式中操作時，核心邏輯105複製關鍵操作狀態160，並視需要更新該關鍵操作狀態之複本。當在該低電力操作模式時，核心邏輯105組態CPU 102藉由透過電壓調節器150控制該電壓輸入到CPU 102來保持在一關電狀態。然後核心邏輯105攔截並處理原先要讓CPU 102處理的中斷，以允許CPU 102維持關電之狀態。

電腦系統100可視需要包括一GPU 112及一電壓調節器155。GPU 112經由一匯流排或其它通訊路徑(例如PCI Express、加速繪圖埠或HyperTransport鏈結)耦合至核心邏輯105；在一具體實施例中，GPU 112為一繪圖子系統，其傳遞像素到顯示裝置110。一裝置驅動器可儲存在系統記憶體104中，其形成CPU 102執行的程序與GPU 112之間的介面，(執行的程序的例子為一應用程式)，及視需要轉譯由GPU 112執行的程式指令。一最小裝置驅動器可包括在關鍵操作狀態160中。當在該低電路操作模式時，核心邏輯105藉由經由電壓調節器155控制該電壓輸入到GPU 112而組態GPU 112進入一關電狀態。類似地，核心邏輯105藉由經由另一個電壓調節器(未示出)控制一電壓輸入而組態系統記憶體104進入一關電狀態。核心邏輯105亦分別經由電壓調節器105及155重新施加正常操作電壓到CPU 102及GPU 112。

核心邏輯105耦合至一顯示裝置110(例如一習用CRT或LCD式監視器)。一系統碟114亦連接至核心邏輯105。一開關116提供核心邏輯105與其它像是網路轉接器118與多種嵌入卡120、121之其它組件之間的連接。其它組件(未顯示)，包括有USB或其它連接埠、CD驅動器、DVD驅動器、薄膜記錄裝置及類似者，其亦可連接至核心邏輯105。互連接於第一A圖中多種組件的通訊路徑可使用任何適當的協定來實施，例如PCI(周邊組件互連,“Peripheral Component Interconnect”)、PCI Express(PCI-E)、AGP(加速繪圖埠,“Accelerated Graphics Port”)、HyperTransport或任何其他匯流排或點對點通訊協定，及不同裝置之間的連接，皆可使用如本技藝中所知的不同協定。

第一B圖為例示組態成實作本發明一或多種態樣之電腦系統100的另一方塊圖。相反於第一A圖，系統記憶體104直接經由連接103而非經由一核心邏輯115連接至一CPU 122，而其它裝置經由核心邏輯115及CPU 122與系統記憶體104進行通訊。

其將可瞭解到此處所示的系統僅為例示性，其有可能有變化及修正。該連接拓樸，包括橋接器的數目及組態等，皆可視需要修改。在其它選擇性的拓樸中，GPU 112直接連接至CPU 102或CPU 122，而非連接至核心邏輯105或核心邏輯115。在又其它具體實施例中，核心邏輯105或核心邏輯115可分散到多個晶片中。此處所示的該等特定組件為選擇性；例如，其可支援任何數目的嵌入卡或周邊裝置。在一些具體實施例中，開關116被省略，且網路轉接器118及嵌入卡120、121直接連接至核心邏輯105或核心邏輯115。

GPU 112與系統100的其它部份之連接亦可改變。在一些具體實施例中，GPU 112係實作成一嵌入卡，其可被插入到系統100的擴充槽中。在其它具體實施例中，GPU 112可與核心邏輯105或核心邏輯115一起被整合在一單一晶片上。在又其它的具體實施例中，GPU 112之部份或所有元件可與CPU 102或CPU 122整合在一單一晶片上。

核心邏輯概述

第二A圖為根據本發明一或多種態樣中第一A圖之電腦系統100的核心邏輯105之方塊圖。第二B圖為根據本發明一或多種態樣中第一B圖之電腦系統100的核心邏輯115之方塊圖。核心邏輯105與核心邏輯115之每一者包括一系統管理單元200，其可為一嵌入式低電力處理器，例如ARM(先進精簡指令集機器,“Advanced reduced instruction set machine”)、PowerPC或類似者。系統管理單元200比CPU 102或CPU 122要消耗較少的電力，並可組態成執行至少一部份由CPU 102或CPU 122所要執行的處理程序。在本發明之一具體實施例中，系統管理單元200係被組態成執行服務系統中斷所需要被執行之處理程序的一部份。

核心邏輯105與核心邏輯115之每一者亦包括一本地記憶體205，其組態成由系統記憶體104載入關鍵操作狀態160之一複本，以產生關鍵操作狀態複本260。當使用第一B圖所示的拓樸時，關鍵操作狀態160經由CPU 122及連接103自系統記憶體104複製。其可使用晶片上SRAM、晶片上嵌入式DRAM、晶片外DRAM或類似者來建構本地記憶體205。本地記憶體205及系統記憶體104在當系統記憶體104直接連接至核心邏輯105時可為相同的實際個體，如第一A圖所示。在處理被攔截的中斷期間，系統管理單元200可以修改關鍵操作狀態複本260。例如，一返回程式計數器可被更新，並可改變堆疊指標及其它系統暫存器之數值。由系統管理單元200在一低電力模式期間對於關鍵操作狀態複本260所做的修正係等於由CPU 102或CPU 122對於關鍵操作狀態160所做的修正。當電腦系統100由一低電力操作模式轉換到一高電力操作模式時，關鍵操作狀態複本260被寫入到系統記憶體104來更新關鍵操作狀態160。然後CPU 102或CPU 122使用目前關鍵操作狀態來恢復處理而非當CPU 102或CPU 122被關電時原來由CPU 102或CPU 122所儲存的過時的關鍵操作狀態(用於轉換到該低電力操作模式)。

系統管理單元200被組態成決定何時電腦系統100必須進入及離開該低電力操作模式。系統管理單元200組態成藉由致能及除能電壓調節器150來啟動或關閉CPU 102或CPU 122。類似地，系統管理單元200組態成藉由致能及除能電壓調節器155來啟動或關閉GPU 112。如先前所述，系統管理單元200亦可組態成關閉電腦系統100內的其它組件，例如系統記憶體104。

在本發明一些具體實施例中，核心邏輯105包括一記憶體介面214，其用於介接於系統記憶體104。系統管理單元200提供電腦系統100一複合式處理能力，因為系統管理單元200及CPU 102或CPU 122皆可被致能，而CPU 102或CPU 122在當系統管理單元200被致能時可被除能。

閒置時間處理

第三圖為根據本發明一或多種態樣中一高電力模式與一低電力模式間轉換的方法步驟的流程圖。在步驟300中，電腦系統100被開機，而CPU 102及核心邏輯150皆被供電，或CPU 122及核心邏輯皆被供電。在此配合第六圖描述一範例開機序列。

在步驟305中，電腦系統100在一高電力模式下操作。在步驟310中，系統管理單元200決定電腦系統100是否在一低活動狀態。一低活動狀態在當沒有活動或當系統中斷的頻率低於一最低臨界值時即發生。一系統活動計時器可用於決定中斷之間的延遲是否為一低活動狀態。在本發明一些具體實施例中，一作業系統決定電腦系統100是否在一低活動狀態。如果在步驟310中，未偵測到一低活動狀態，則在步驟305中，電腦系統100繼續在高電力模式下操作。否則，在步驟320中，電腦系統100進入一低電力模式，如配合第四A圖、第四B圖及第四C圖之詳細說明。

在步驟350中，系統管理單元200決定電腦系統100是否維持在該低活動狀態，且如果是的話，電腦系統100回到步驟345來繼續在該低電力模式下操作。否則，在步驟355中，電腦系統100離開該低電力模式，如配合第五圖之詳細說明，並回到步驟305，以由該低電力模式轉換到該高電力模式。系統管理單元200或該作業系統可以決定該活動等級已經增加，當該中斷的頻率增加時或當關鍵操作狀態複本260不足以服務被攔截的該等中斷時即必須自該低電力模式轉換到一高電力模式。

第四A圖為根據本發明之一或多種態樣用於執行第三圖之步驟320的方法步驟之流程圖。在步驟415中，系統管理單元啟始一系統管理中斷(SMI,“System management interrupt”)到CPU 102或CPU 122，以指明電腦系統100將轉換到該低電力操作狀態。在步驟420中，CPU 102或CPU 122儲存目前關鍵操作狀態160在系統記憶體104中。當CPU 102或CPU 122可以儲存該關鍵操作狀態之一部份在CPU 102或CPU 122內一快取中時，該快取的內容被寫入到系統記憶體104(即該快取被洗掉)，以確保目前關鍵操作狀態160為正確。

在步驟425中，系統管理單元200藉由除能電壓調節器150組態CPU 102或CPU 122來在一低電力模式下操作。在該低電力操作模式中，系統管理單元200攔截系統中斷以進行處理，而非傳送該等系統中斷到CPU 102或CPU 122。在步驟430中，系統管理單元200決定是否收到一攔截的系統中斷，如果未收到，系統管理單元200等待來攔截一系統中斷。當一系統中斷被攔截時，系統管理單元200進行到步驟435，並決定處理該等中斷所需要的關鍵操作狀態160之一部份是否並不存在於關鍵操作狀態160中，如果是，則在步驟440中，系統管理單元200複製關鍵操作狀態160中至少一部份到關鍵操作狀態複本260。在本發明一具體實施例中，CPU 102或CPU 122組態成複製關鍵操作狀態160到除了系統記憶體104外之系統管理單元200中的本地記憶體205。在本發明其它具體實施例中，關鍵操作狀態160之部份視需要由系統管理單元200自系統記憶體104複製。在本發明其它具體實施例中，整個關鍵操作狀態160由系統管理單元200複製。請注意步驟435及440在當系統管理單元200僅視需要複製關鍵操作狀態160之部份來處理每個中斷時可以重複。

如前所述，關鍵操作狀態160包括系統管理單元200所需要的資料來處理系統中斷。關鍵操作狀態160可以包括一中斷服務例式、服務中斷及更新該游標位置所需要的該作業系統之一部份、一最低裝置驅動器及目前顯示表面當中一或多項。

第四B圖為根據本發明之一或多種態樣用於執行第三圖之步驟320的方法步驟之流程圖。步驟415及420係如前所述地執行。在步驟422中，系統管理單元200複製關鍵操作狀態160以載入關鍵操作狀態複本260到本地記憶體205中。與其在攔截一系統中斷之後複製所有或部份的關鍵操作狀態160之方式，第四B圖所示的方法主動地載入關鍵操作狀態160到本地記憶體205當中，以產生關鍵操作狀態複本260。步驟425及430如前所述地執行。

第四C圖為根據本發明之一或多種態樣用於執行第三圖之步驟320的方法步驟之流程圖。步驟415、420、422及425係如前所述地執行。在步驟428中，系統管理單元200藉由除能電壓調節器155以組態系統記憶體104在一低電力模式下操作。移除該電源供應到系統記憶體104進一步降低電腦系統100消耗的電力。當電腦系統100自該低電力操作模式轉換到該高電力操作模式時，系統管理單元200可以致能電壓調節器155來恢復傳送到系統記憶體104的電力。步驟430如前所述地執行。

第五圖為根據本發明一或多種態樣用於執行第三圖之步驟355自該低電力操作狀態轉換到該高電力操作狀態之方法步驟的流程圖。在步驟555中，系統管理單元200啟始一中斷到其本身，以指明電腦系統100不再處於一低活動狀態中。在步驟560中，系統管理單元200儲存目前關鍵操作狀態複本260在系統記憶體104中來更新關鍵操作狀態160。在步驟565中，系統管理單元200組態CPU 102或CPU 122來在該高電力模式中操作。在步驟570中，CPU 102或CPU 122自系統記憶體104讀取關鍵操作狀態160，並在處理攔截的中斷期間利用被系統管理單元200修正的該更新的關鍵操作狀態來恢復處理。

第六圖為根據本發明之一或多種態樣中用於執行第三圖之步驟300來開機第一A圖及第一B圖之電腦系統100的方法步驟之流程圖。在步驟600中，系統管理單元200被開啟。在步驟605中，系統管理單元200執行電腦系統100之開機自我測試(POST,“Power on self test”)功能。在習用系統中，POST由高效能CPU執行。使用系統管理單元200來執行POST可降低被消耗的電力。在步驟610中，CPU 102或CPU 122被開啟，且在步驟620中，完成該開機程序。在本發明一些具體實施例中，步驟610被延遲，直到一應用程式被載入，藉以在該開機程序期間降低該電力消耗。

在本發明一些具體實施例中，該作業系統基於效能及/或功率限制在該異質性運算平台內可調適性地遷移處理工作到多個處理單元中，例如CPU 102或CPU 122、GPU 112、系統管理單元220及低電力GPU 210。當系統活動性為低時，藉由先遷移一關鍵程序到系統管理單元200上且一旦所有關鍵程序已自CPU 102或CPU 122移出時，關閉CPU 102或CPU 122而啟始轉換到該低電力操作狀態。

在具有不同電力消耗特性的操作模式之間可調適性轉換運算系統100可以延長運算系統100以電池電力操作的時間。系統管理單元200或該作業系統可決定何時電腦系統100必須在不同電力模式之間轉換。在該低電力模式中，當更新該關鍵操作狀態之複本時，系統管理單元200攔截及處理原本要給CPU 102或CPU 122之中斷。當該活動等級改變時，CPU 102或CPU 122使用由系統管理單元200修改過的關鍵操作狀態來恢復對中斷的處理。藉由致能或除能到CPU 102或CPU 122、系統管理單元200、GPU 112及系統記憶體104的電力即可達到多種電力消耗等級的目的。

本發明已經參照特定具體實施例在以上進行說明。但是本技藝專業人士將可瞭解到在不悖離附屬申請專利範圍所提出之本發明的廣義精神與範疇之下可對其進行多種修正與改變。本發明一具體實施例可以實施成由一電腦系統使用的一程式產品。該程式產品的程式定義該等具體實施例的功能(包括此處所述的方法)，並可包含在多種電腦可讀取儲存媒體上。例示性的電腦可讀取儲存媒體包括但不限於：(i)不可寫入儲存媒體(例如在一電腦內唯讀記憶體裝置，例如可由CD-ROM驅動器讀取的CD-ROM碟片，快閃記憶體，ROM晶片，或任何種類的固態非揮發性半導體記憶體)，其上可永久儲存資訊；及(ii)可寫入儲存媒體(例如在一磁碟機或硬碟機內的軟碟片，或任何種類的固態隨機存取半導體記憶體)，其上可儲存可改變的資訊。因此前述的說明及圖面係以例示性而非限制性的角度來看待。

100．．．電腦系統

102．．．中央處理單元

103．．．連接

104．．．系統記憶體

105．．．核心邏輯

106．．．路徑

108．．．使用者輸入裝置

110．．．顯示裝置

112．．．繪圖處理單元

113．．．連接

114．．．系統碟

115．．．核心邏輯

116．．．開關

118．．．網路轉接器

120,121．．．嵌入卡

122．．．中央處理單元

150．．．電壓調節器

155．．．電壓調節器

160．．．關鍵操作狀態

200．．．系統管理單元

205．．．本地記憶體

210．．．低電力GPU

214．．．記憶體介面

260．．．關鍵操作狀態複本

所以，可以詳細瞭解本發明上述特徵之方式中，本發明的一更為特定的說明簡述如上，其可藉由參照到具體實施例來進行，其中一些例示於所附圖面中。但是其可注意到，所附圖面僅例示本發明的典型具體實施例，因此其並非要做為本發明之範圍的限制，其可允許其它同等有效的具體實施例。

第一A圖及第一B圖為例示組態成實作本發明一或多種態樣之電腦系統的方塊圖；

第二A圖及第二B圖分別為根據本發明一或多種態樣中第一A圖及第一B圖之電腦系統的核心邏輯之方塊圖；

第三圖為根據本發明一或多種態樣中一高電力模式與一低電力模式間轉換的方法步驟的流程圖；

第四A圖、第四B圖及第四C圖為根據本發明一或多種態樣中用於進入該低電力模式的方法步驟之流程圖；

第五圖為根據本發明之一或多種態樣中用於離開低電力模式的方法步驟之流程圖；及

第六圖為根據本發明之一或多種態樣中用於開機第一A圖及第一B圖之電腦系統的方法步驟之流程圖。

Claims (11)

1. 一種在可調適性轉換一運算系統於不同電力消耗之操作模式間的方法，該方法包含：決定該運算系統在一低活動狀態；啟始一系統管理中斷到該運算系統中一中央處理單元(CPU)；儲存該CPU的一關鍵操作狀態在一系統記憶體中，其中該CPU的該關鍵操作狀態包括至少一像素影像資料、一中斷服務例式及一作業系統之一部份；組態該CPU在一低電力操作模式；及用一系統管理單元(SMU)攔截原本要給該CPU處理之一中斷。
2. 如申請專利範圍第1項之方法，另包含自該系統記憶體載入該CPU之該關鍵操作狀態到該SMU，以產生該關鍵操作狀態之一複本，且該複本會由於該SMU處理中斷而被修改。
3. 如申請專利範圍第2項之方法，另包含以下步驟：決定該運算系統並非在一低活動狀態；及由該SMU產生一中斷，使該SMU啟始由一低電力操作模式到一高電力操作模式的轉換。
4. 如申請專利範圍第3項之方法，另包含儲存來自該SMU的該關鍵操作狀態的複本到該系統記憶體，以更新該關鍵操作狀態的步驟。
5. 如申請專利範圍第4項之方法，另包含以下步驟：由該CPU自該系統記憶體讀取該關鍵操作狀態；及組態該CPU以在該高電力操作模式中操作。
6. 如申請專利範圍第1項所述之方法，另包含以下步驟：決定由該SMU所需要之該CPU的該關鍵操作狀態之一部份以處理一攔截的中斷並未儲存在該SMU中；及 自該系統記憶體載入該CPU的該關鍵操作狀態之該部份到該SMU。
7. 如申請專利範圍第1項之方法，其中原本要給該CPU之該等中斷包括來自一輸入裝置、一定期性系統更新及一定期性通用序列匯流排循環中至少一項的中斷。
8. 如申請專利範圍第1項之方法，另包含組態該系統記憶體在一低電力操作模式之步驟。
9. 如申請專利範圍第1項之方法，在決定該運算系統在一低活動狀態的步驟之前，另包含以下步驟：電力開啟該SMU；及在電力開啟該CPU之前執行一電力開啟及自我測試序列。
10. 一可調適性轉換一計算系統於多個操作模式間的方法，該些操作模式各有不同的電力需求，該方法包括：電力開啟一SMU；在電力開啟該計算系統的一CPU之前，執行一電力開啟及自我測試序列；決定該計算系統於一低活動狀態；啟始一系統管理中斷給該計算系統的該CPU；儲存該CPU的關鍵操作狀態在一系統記憶體中；設定該CPU於一低電力操作模式；以及攔截原本要給該CPU的中斷，以用該SMU處理。
11. 一計算裝置，其設定為可調適性轉換一計算系統於多個操作模式間，該些操作模式各有不同的電力需求，該計算裝置包括：一CPU可設定為操作於一低電力操作模式和一高電力操作模式；一系統記憶體設定為儲存關鍵操作狀態；一SMU連結到該CPU，且設定為： 在電力開啟該CPU和進入該高電力操作模式之前，執行一電力開啟及自我測試序列；當該計算系統於一低活動狀態時，啟始一系統管理中斷給該計算系統的該CPU；儲存該CPU的該關鍵操作狀態在該系統記憶體中；設定該CPU於一低電力操作模式；以及攔截原本要給該CPU的中斷，以接續處理。