JPS62180454A - 通信システムの障害情報収集方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 本発明は、複数のプロセッサがマルチプロセッシングシ
ステムとして互いに通信する通信システムにおいて、１
台のプロセッサに障害が発生した場合の障害解析の効率
化を図るのに好適な通信システムの障害情報収集方法に
関する。

〔発明の背景〕

従来、複数のプロセッサがマルチプロセッシングシステ
ムとして通信する通信システムにおいて１．４のプロセ
ッサに障害が発生した場合の処理に、次の様な問題点が
あった。即ち、従来技術では、プロセッサにおいてプロ
グラムの暴走や無限ループにおちる等の障害が発生した
場合、当該プロセッサ自身でその原因を解析する事が困
難であった。

壕だ、プロセッサにおいて、障害が発生した場合、処理
中のデータ等を一時的に退避メモリに格納して、消失を
防ぐ必要があるが、その場合全てのデータを退避させる
必要があるため、退避メモリとして大容量のものが必要
であるという問題点があった。

尚、本発明と関連する先行技術としては、特開昭５９−
６３８５１号公報に記載された発明が存在する。

しかし、上記公報に記載された発明においては、障害原
因の解析に必要な障害情報の収集について配慮されてお
らず、本発明とはその技術的思想を異にしている。

〔発明の目的〕

本発明は上記した従来技術の問題点に鑑みなされたもの
で、プログラムの暴走や無限ループにおちる等の障害が
発生した場合でも、障害原因の解析を確実に行なうこと
を可能にし、かつ退避メモリの容量を少なくすることを
可能にすることにより、通信システムの信頼性及び障害
原因の解析の効率を向上させない様にした通信７ステム
の障害情報収集方法を提供することを目的としている。

〔発明の概要〕

本発明の通信システムの障害情報収集方法は複数のプロ
セッサがマルチプロセッシングシステムとして通信路を
介して互いに通信する通信システムに適用されるもので
あシ、次の様な特徴を有している。即ち、第１のプロセ
ッサは第２のプロセッサの正常性を確認する信号を送出
し、第２のプロセッサは応答信号を送出する。第１のプ
ロセッサが、第２のプロセッサの異常を上記応答信号か
ら検出したとき、第１のプロセッサは第２のプロセッサ
にノンマスカブル割込信号を送出する。ノンマスカブル
割込信号は、プロセッサがどんな状態でも割込みを可能
とするものである。第２のプロセッサは上記ノンマスカ
ブル割込信号を受け、プログラムカウンタと内部レジス
タの内容を退避させる。その後、第１のプロセッサは第
２のプロセッサに対しリセット信号を送出する。第２の
プロセッサは、リセット信号を受け、内部機構だけを初
期設定する。このリセット信号による割込処理により、
第２のプロセッサの主記憶装置の内容を退避することが
可能になる。その後、第１のプロセッサは、第２のプロ
セッサから送出される各種データを障害情報として収集
する。

また、第２のプロセッサの主記憶装置内の退避エリアを
最小限とするため、次の様にしても良い。

即ち、リセット信号とは独立して、主記憶装置内のワー
クエリアを初期設定するプログラムワークエリア初期設
定要求信号を第１のプロセッサから筆２のプロセッサに
送出上ぜＬ第２のプロセツサハ、上記プログラムワーク
エリア初期設定要求信号を受信するまで、主記憶装置内
のワークエリアの内容を保存する。これにより、第２の
プロセッサの異常発生時のデータの退避エリア（第２の
プロセッサの主記憶装置内のエリア）を最小とすること
が可能になる。

〔発明の実施例〕

以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。第１図は、本発明による障害情報
収集方式の一実施例を示すシステム構成図である。第１
図において、１は中央制御プロセッサ（以下ＣＰＵ　）
と略称する）、２はＣＰＵ１の主記憶装置、３は端末制
御プロセッサ（以下ＣＰＵと略称する）、４はＣＰＵ３
の主記憶装置、５人５Ｂは通信制御装置、６はノンマス
カブル割込み線、７はリセット信号線である。本システ
ムにおいて、ＣＰＵＩは、ＣＰＵ３と通信によって端末
制御に関する制御データを送受し、ＣＰＵ３による端末
制御を実行させる。

第２図は、第１図に示す実施例の動作の概略を示すフロ
ーチャートである。第２図において、プログラムＡはＣ
ＰＵＩに収容されるプログラムであシ、プログラムＢは
ＣＰＵ２に収容されるプログラムである。プログラムＡ
はＣＰＵ　ｌ内にて一定周期毎に実行され、先ずＣＰＵ
２に対し、　ＣＰＵ２の正常性確認のだめの信号送信を
行なう。プログラムＢはＣＰＵ３において実行され、Ｃ
ＰＵＩから送信された正常性確認のだめの信号を受信す
ると、ＣＰＵＩに対し正常性確認応答の信号を送信する
。ＣＰＵＩは、正常性確認のための信号送信後、所定時
間経過してもＣＰＵ　３から正常性確認の応答がない場
合、ＣＰＵ３の異常を認識する。所定時間内に正常性確
認の応答を受信した場合には、ＣＰＵＩはＣＰＵ３の正
常性を確認する。

次に、ＣＰＵＩがＣＰＵ３の異常を認識した場合の動作
について、第３図（ａ）、　（ｂ）及び第４図を用いて
説明する。第３図（ａＪは、ＣＰＵａ内のプログラムカ
ウンタ７１と内部レジスタ７２を示し、第３図（ｂ）は
ＣＰＵ３で実行されるプログラムで使用する可変データ
エリア８の構成を示している。ＣＰＵ３の可変データエ
リア８は、ＣＰＵＩとの通信時に送受信データを格納す
る送受信バッファ８１と、ＣＰＵＩとの通信処理を実行
する通信制御プログラムを格納した通信制御プログラム
ワークエリア８２と、更に端末制御を実行する端末制御
プログラムを格納した端末制御プログラムワークエリア
８３と、プログラムカウンタ７１の内容を退避するプロ
グラムカウンタ・内部レジスタ退避エリア８４と、送受
信バッファ８１の内容を退避する送受信バッファ退避エ
リア語と、通信制御プログラムワークエリア８２の内容
を退避する通信制御プログラムワークエリア退避エリア
８６とから構成されている。

第４図は、　ＣＰＵＩがＣＰＵ３の異常を検出したとき
、ＣＰＵ３から異常状態情報を収集する処理手順を示す
７０−チ・ヤードである。第４図において、プログラム
ＣはＣＰＵ　１に収容されるプログラムであシ、プログ
ラムＤおよびプログラムＥはＣＰＵ２に収容されるプロ
グラムであｐ、ＣＰＵ２の異常時にもプログラムが破壊
されないようＲＯＭに収容される。

第３図に示したＣＰＵ　１によるＣＰＵ３の異常監視に
よって、ＣＰＵ　１が異常を検出した場合、先ずＣＰＵ
Ｉ内のプログラムＣが起動される。プログラムＣは、先
ずＣＰＵ３に対しノンマスカブル割込線３を介してノン
マスカブル割込みをかける。ＣＰＵ３は、上記ノンマス
カル割込みを受けて、図示する様に割込処理を開始する
。ＣＰＵ２においては、上記割込処理によって、プログ
ラムカウンタ７１と内部レジスタ７２の内容が、プログ
ラムカウンタ・内部レジスタ退避エリア関に退避される
。ＣＰＵ　１は、ＣＰ［Ｊ３にノンマスカブル割込みを
起動した後、ノンマスカブル割込みによる割込処理が終
了するのに十分な時間をｇ１°数する。その後、　ＣＰ
ＵＩは、リセット信号線７を介して、リセット信号をＣ
ＰＵ３に対して送出する。ノンマスカル割込み及びリセ
ット信号の送出動作については、周知であるため、その
詳しい説明は省略する。

ＣＰＵ　３はリセット信号を受け、　ＣＰＵ３の内部初
期設定のみを行ない、　ＣＰＵａ内のプログラムＤを起
動する。ＣＰＵ３は、プログラムＤにおいて、先ず送受
信バッファ８１の内容を送受信バッファ退避エリア８に
退避する。次に、通信制御プログラムワークエリア８２
の内容を通信制御プログラムワークエリア退避エリア８
６に退避する。次に、通信制御プログラムを初期設定し
、通信制御プログラムワークエリア８２に格納する。以
上の処理を終了すると、ＣＰＵ３からＣＰＵＩＩに対し
て、リセット処理完了信号が送信される。

ＣＰＵＩは、ＣＰＵ３から送信されるリセット処理完了
信号を、リセット信号送出後所定時間内に受信すると、
ＣＰＵ２において各種情報退避が完了したことを認識す
る。そして、ＣＰＵ１は、ＣＰ［Ｊ３内のプログラムカ
ウンタ７１、内部レジスタ７２、送受信バッファ８１、
通信制御プログラム内部データエリア８３、端末制御プ
ログラム内部データエリア８３内の各データから成る障
害情報を転送させ、収集する。

ＣＰＵＩは、上記障害情報の収集後、端末制御プログラ
ムワークエリア初期設定要求信号をＣＰＵ３に送出する
。ＣＰＵ３は、上記端末制御プログラムワークエリア初
期設定要求信号を受け、プログラムＥを起動する。プロ
グラムＥにおいて、ＣＰＵ３は、端末制御プログラムの
初期設定を行ない、端末制御プログラムワークエリア８
３に格納する。

以上の説明から明らかな様に、本実施例によれば、リセ
ット信号と端末制御プログラム初期設定要求信号とを独
立に設けたため、ＣＰＵ３の内部データを退避するため
の退避メモリとして、ＣＰＵＩとの通信制御関連のデー
タを退避する退避メモリだけを主記憶装置４に設ければ
良く、端末制御プログラムを退避するためのエリアを退
避メモリに設ける必要がない。そのため、従来技術と比
較して主記憶装置４を小型化することが可能になる。

〔発明の効果〕

本発明によれば以下効果がある。

（イ）　自プロセッサにて検出不可能な障害（プログラ
ム暴走およびプログラム無限ループ）が、他の正常プロ
セッサによって確実に検出できるため、通信システムの
信頼性が向上する。

（ロ）異常プロセッサの異常発生時の全データ内容が、
他の正常プロセッサによって収集できるため、障害解析
を確実に効率よく行なうことができる。

（ハ）異常発生時のデータの退避メモリとして、通信制
御プログラム関連データの容量分だけ用意すれば良いた
め、主記憶装置としてメモリ容量の少ないものを備えた
プロセッサにおいても、異常発生時に全ての障害情報の
収集が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す実施例におけるＣＰＵ３の正常性確認処理
の一例を示すフローチャート、第３図（ａ）は第１図に
示すＣＰＵ３の内部レジスタを示す説明図、第３図（ｂ
）は第１図に示すＣＰＵ　３の可変データエリアを示す
説明図、第４図は第１図に示す実施例における異常状態
情報の収集処理手順を示すフローチャートである。 １・・・中央制御プロセッサ（ＣＰＵ）、２．４・・・
主記憶装置、３・・・端末制御プロセッサ（ＣＰＵ）、
５Ａ。 ５Ｂ・・・通信制御装置、６・・・ノンマスカブル割込
線、７・・・リセット信号線。 代理人　弁理士　秋　本　正　実 第１図 ■ 第２図 第３図 （ａ）　　　　　（ｂ）

Claims (1)

1. 【特許請求の範囲】 １、複数のプロセッサがマルチプロセッシングシステム
   として通信路を介して相互に通信を行なう通信システム
   において、第１のプロセッサから第２のプロセッサに対
   し第２のプロセッサの正常性を確認する信号を送出し、
   第１のプロセッサがその応答信号により第２のプロセッ
   サの異常を検出したとき、ノンマスカブル割込信号を第
   ２のプロセッサに送出し、第２のプロセッサは上記ノン
   マスカブル割込信号を受けてプログラムカウンタと内部
   レジスタの内容を退避させ、次に第１のプロセッサはリ
   セット信号を第２のプロセッサに送出し、第２のプロセ
   ッサは上記リセット信号を受けてその内部機構だけを初
   期化し、その後第２のプロセッサから第１のプロセッサ
   へ各種データを障害情報として送出し、第１のプロセッ
   サが上記障害情報を受信することを特徴とする通信シス
   テムの障害情報収集方法。 ２、前記内部機構の初期化により、通信制御に関連した
   データだけを退避させることを特徴とする特許請求の範
   囲第１項記載の通信システムの障害情報収集方法。 ３、前記障害情報の収集後、第１のプロセッサが第２の
   プロセッサに対し第２のプロセッサに設けられた主記憶
   装置のワークエリアを初期設定するプログラムワークエ
   リア初期設定要求信号を送出し、第２のプロセッサは上
   記プログラムワークエリア初期設定要求信号を受信する
   まで、異常時の主記憶装置内のプログラムワークエリア
   を保存することを特徴とする特許請求の範囲第１項記載
   の通信システムの障害情報収集方法。