JPH04369046A - 活性チェック回路のテスト方式 - Google Patents
活性チェック回路のテスト方式Info
- Publication number
- JPH04369046A JPH04369046A JP3145089A JP14508991A JPH04369046A JP H04369046 A JPH04369046 A JP H04369046A JP 3145089 A JP3145089 A JP 3145089A JP 14508991 A JP14508991 A JP 14508991A JP H04369046 A JPH04369046 A JP H04369046A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- check circuit
- abnormality
- occurrence
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 15
- 230000005856 abnormality Effects 0.000 claims abstract description 38
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 238000010998 test method Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、装置を停止することな
く業務と並行して、チェック回路の正常性を確認し、万
一装置に故障が発生してもシステムの継続運転を行うた
めの処置がとれるように、チェック回路の正常性を保証
する活性チェック回路テスト方式に関する。
く業務と並行して、チェック回路の正常性を確認し、万
一装置に故障が発生してもシステムの継続運転を行うた
めの処置がとれるように、チェック回路の正常性を保証
する活性チェック回路テスト方式に関する。
【０００２】最近の情報処理システムはノンストップ，
ノーダウンへのニーズが高まっており、装置に異常が発
生した場合、ただちに故障を検出し、適切なリカバリを
行うことが必要である。このため、装置が具備している
チェック回路の正常動作の保証が重要となっている。
ノーダウンへのニーズが高まっており、装置に異常が発
生した場合、ただちに故障を検出し、適切なリカバリを
行うことが必要である。このため、装置が具備している
チェック回路の正常動作の保証が重要となっている。
【０００３】この場合、装置が動作状態のままで、該チ
ェック回路の正常性の確認ができるチェック回路のテス
ト方式が要求される。
ェック回路の正常性の確認ができるチェック回路のテス
ト方式が要求される。
【０００４】
【従来の技術】図３は、従来のチェック回路のテスト方
式を説明する図である。情報処理装置は、装置の処理結
果を保証するため、各種のチェック回路 １０ を組み
込んでいる。更に、チェック回路 １０ が正しく動作
しているか否かをチェックするため、チェック回路の入
力などに擬似的な異常を発生させる手段 ３，４も用意
されている。
式を説明する図である。情報処理装置は、装置の処理結
果を保証するため、各種のチェック回路 １０ を組み
込んでいる。更に、チェック回路 １０ が正しく動作
しているか否かをチェックするため、チェック回路の入
力などに擬似的な異常を発生させる手段 ３，４も用意
されている。
【０００５】
【発明が解決しようとする課題】しかし、動作中に擬似
故障を発生すると、実故障との区別ができず、装置異常
と判断されてしまうことになる。
故障を発生すると、実故障との区別ができず、装置異常
と判断されてしまうことになる。
【０００６】このため、チェック回路 １０ の正常性
を確認する場合は、一時的に装置を停止させる必要があ
り、無停止運転の装置においては、事実上、該チェック
回路 １０の動作確認ができない状況であった。
を確認する場合は、一時的に装置を停止させる必要があ
り、無停止運転の装置においては、事実上、該チェック
回路 １０の動作確認ができない状況であった。
【０００７】本発明は上記従来の欠点に鑑み、チェック
回路を具備している装置において、装置を停止すること
なく業務と並行して、チェック回路の正常性を確認し、
万一装置に故障が発生しても、システムの継続運転を行
うための処置がとれるように、チェック回路の正常性を
保証することができるチェック回路テスト方式を提供す
ることを目的とするものである。
回路を具備している装置において、装置を停止すること
なく業務と並行して、チェック回路の正常性を確認し、
万一装置に故障が発生しても、システムの継続運転を行
うための処置がとれるように、チェック回路の正常性を
保証することができるチェック回路テスト方式を提供す
ることを目的とするものである。
【０００８】
【課題を解決するための手段】図１は、本発明の原理構
成図である。上記の問題点は下記の如くに構成した活性
チェック回路テスト方式によって解決される。
成図である。上記の問題点は下記の如くに構成した活性
チェック回路テスト方式によって解決される。
【０００９】（１） チェック回路 １０ を有する装
置において、擬似的な故障を発生する手段 ２，３，４
を具備し、異常が発生した場合、正しく異常を検出する
ことを装置使用状態で確認する手段であって、故障発生
有効モードの設定， 解除手段 ２，５，６，７を設け
、上記故障発生手段 ２，３，４によって擬似的な故障
の発生を装置に指示したとき、該装置をテストするプロ
グラム ２が上記故障発生有効モードの設定， 解除手
段５，６を付勢して故障発生有効モードを設定し、解除
するまでの間だけ、実際に、上記テストプログラム ２
が指示した擬似故障■を発生するように構成する。
置において、擬似的な故障を発生する手段 ２，３，４
を具備し、異常が発生した場合、正しく異常を検出する
ことを装置使用状態で確認する手段であって、故障発生
有効モードの設定， 解除手段 ２，５，６，７を設け
、上記故障発生手段 ２，３，４によって擬似的な故障
の発生を装置に指示したとき、該装置をテストするプロ
グラム ２が上記故障発生有効モードの設定， 解除手
段５，６を付勢して故障発生有効モードを設定し、解除
するまでの間だけ、実際に、上記テストプログラム ２
が指示した擬似故障■を発生するように構成する。
【００１０】（２） 上記チェック回路 １０ におい
て異常を検出し、異常検出割り込み■が発生した場合、
該割り込みと同時に故障発生有効モードを解除する機構
■を設けるように構成する。
て異常を検出し、異常検出割り込み■が発生した場合、
該割り込みと同時に故障発生有効モードを解除する機構
■を設けるように構成する。
【００１１】
【作用】即ち、本発明においては、装置動作中に外乱を
与えることなく擬似故障を発生させるため、故障発生有
効モードの設定， 解除機構を設け、テストプログラム
で、該故障発生有効モードの設定と解除を制御すること
により、テストプログラムが擬似故障の発生を期待する
ときだけ故障の発生を制御できるようにしたものである
。
与えることなく擬似故障を発生させるため、故障発生有
効モードの設定， 解除機構を設け、テストプログラム
で、該故障発生有効モードの設定と解除を制御すること
により、テストプログラムが擬似故障の発生を期待する
ときだけ故障の発生を制御できるようにしたものである
。
【００１２】又、異常検出後は、以降の処理が擬似故障
に影響させられないように、異常検出と同時に故障発生
有効状態を解除し、擬似故障の発生を自動的に解除する
ことにより、業務中、即ち、業務の合間に、擬似故障発
生によるチェック機構の動作確認を可能にしたものであ
る。
に影響させられないように、異常検出と同時に故障発生
有効状態を解除し、擬似故障の発生を自動的に解除する
ことにより、業務中、即ち、業務の合間に、擬似故障発
生によるチェック機構の動作確認を可能にしたものであ
る。
【００１３】従って、業務中に、装置が具備しているチ
ェック回路の動作確認が可能になる。又、装置活性中の
チェック回路の正常性を確認することにより、チェック
回路の故障で、装置の異常を検出できずにデータ化けが
生じることを防止できる効果が得られる。
ェック回路の動作確認が可能になる。又、装置活性中の
チェック回路の正常性を確認することにより、チェック
回路の故障で、装置の異常を検出できずにデータ化けが
生じることを防止できる効果が得られる。
【００１４】
【実施例】以下本発明の実施例を図面によって詳述する
。前述の図１は、本発明の原理構成図であり、図２は、
本発明の一実施例を流れ図で示した図である。
。前述の図１は、本発明の原理構成図であり、図２は、
本発明の一実施例を流れ図で示した図である。
【００１５】本発明においては、チェック回路 １０
を有する装置において、擬似的な故障を発生する手段
２，３，４を具備し、異常が発生した場合、正しく異常
を検出することを装置使用状態で確認するのに、故障発
生有効モードの設定， 解除手段 ２，５，６，７を設
け、上記故障発生手段２，３，４によって擬似的な故障
の発生を装置に指示したとき、該装置をテストするプロ
グラム ２が上記故障発生有効モードの設定， 解除手
段 ５，６を付勢して故障発生有効モードを設定し、解
除するまでの間だけ、実際に、上記テストプログラム
２が指示した擬似故障■を発生する手段と、上記チェッ
ク回路 １０ において異常を検出し、異常検出割り込
み■が発生した場合、該割り込みと同時に故障発生有効
モードを解除する機構■を設ける手段が、本発明を実施
するのに必要な手段である。尚、全図を通して同じ符号
は同じ対象物を示している。
を有する装置において、擬似的な故障を発生する手段
２，３，４を具備し、異常が発生した場合、正しく異常
を検出することを装置使用状態で確認するのに、故障発
生有効モードの設定， 解除手段 ２，５，６，７を設
け、上記故障発生手段２，３，４によって擬似的な故障
の発生を装置に指示したとき、該装置をテストするプロ
グラム ２が上記故障発生有効モードの設定， 解除手
段 ５，６を付勢して故障発生有効モードを設定し、解
除するまでの間だけ、実際に、上記テストプログラム
２が指示した擬似故障■を発生する手段と、上記チェッ
ク回路 １０ において異常を検出し、異常検出割り込
み■が発生した場合、該割り込みと同時に故障発生有効
モードを解除する機構■を設ける手段が、本発明を実施
するのに必要な手段である。尚、全図を通して同じ符号
は同じ対象物を示している。
【００１６】以下、図１を参照しながら、図２によって
、本発明の活性チェック回路のテスト方式を説明する。 図２は、活性チェック回路のテストの制御の流れを示し
ている。
、本発明の活性チェック回路のテスト方式を説明する。 図２は、活性チェック回路のテストの制御の流れを示し
ている。
【００１７】装置動作中に、テストプログラム ２が自
動，又は、定期的に， 或いは、人手操作により起動さ
れると、各テスト項目が注目するチェック回路 １０
で異常を検出する擬似的な故障■の注入 （発生） を
指示する。
動，又は、定期的に， 或いは、人手操作により起動さ
れると、各テスト項目が注目するチェック回路 １０
で異常を検出する擬似的な故障■の注入 （発生） を
指示する。
【００１８】通常、この擬似的な故障は、図示されてい
ないサービスプロセッサ（ＳＶＰ） と称する、本体装
置の中央処理装置（ＣＰＵ） より低速な装置に指示す
ることにより、例えば、スキャンイン機構 （サブルー
チン ２００） により発生される。｛図２の処理ステ
ップ １００， １０１，２００ 参照｝このため、テ
ストプログラム ２は、故障の注入を指示した後、故障
の発生の完了を待つことになり、この間、装置は他の業
務の処理を実行することができる。 ｛図２の処理ステップ １０２参照｝そして、上記サー
ビスプロセッサ（ＳＶＰ） から故障注入の完了が通知
されると、該テストプログラム ２は、チェック回路
１０ のテストに制御が戻され、故障発生有効モードの
設定機構 ５により、擬似故障有効モードを設定 （故
障発生有効ラッチ ７のセット） する。｛図２の処理
ステップ １０３，１０４参照｝この結果、上記故障発
生有効ラッチ ７により、故障発生機構 ４の出力ゲー
ト ８が開かれて、実際に故障が装置に発生し、チェッ
ク回路 １０ の動作確認が行われる。｛図２の処理ス
テップ １０５参照｝そして、チェック回路 １０ に
異常が検出■ （即ち、異常割り込み■の発生） され
たならば、例えば、別のチェック機構により、再度、異
常が検出される等して、以後の処理が正常に動作しない
ことがあることに鑑み、以降の処理を正常に動作させる
ため、本発明の故障発生有効ラッチ ７の解除機構■に
より、直ちに、故障発生有効ラッチ ７を解除して、故
障発生を抑止するように動作する。更に、擬似故障有効
モード状態のときは，チェック回路 １０ で異常が検
出されたことは，チェック回路が正常であることを意味
しているので、監視装置 １３ への通知制御■が、通
知抑止機構 １２ で閉じられて、チェック回路１０
異常の発生通報を抑止するように動作する。｛図２の処
理ステップ １０６，１０７，１０８，１０９参照｝又
、チェック回路 １０ で異常が検出されなかった場合
、故障発生有効ラッチ ７を解除するとともに、チェッ
ク回路 １０ が正しく動作しなかった旨、監視装置等
に通報する。｛図２の処理ステップ １１０，１１１参
照｝更に、故障発生有効ラッチ ７が設定されている間
は、処理のスイッチの契機となる時間経過割り込み （
即ち、タイマ割り込み） は抑止することにより、ＲＡ
Ｓテストの連続実行を保証するか，逆に、該時間割り込
みにより、該チェック回路１０ の故障発生の通知を抑
止するとともに、実行中のチェック回路 １０ のテス
トをキャンセルするように動作させてもよい。
ないサービスプロセッサ（ＳＶＰ） と称する、本体装
置の中央処理装置（ＣＰＵ） より低速な装置に指示す
ることにより、例えば、スキャンイン機構 （サブルー
チン ２００） により発生される。｛図２の処理ステ
ップ １００， １０１，２００ 参照｝このため、テ
ストプログラム ２は、故障の注入を指示した後、故障
の発生の完了を待つことになり、この間、装置は他の業
務の処理を実行することができる。 ｛図２の処理ステップ １０２参照｝そして、上記サー
ビスプロセッサ（ＳＶＰ） から故障注入の完了が通知
されると、該テストプログラム ２は、チェック回路
１０ のテストに制御が戻され、故障発生有効モードの
設定機構 ５により、擬似故障有効モードを設定 （故
障発生有効ラッチ ７のセット） する。｛図２の処理
ステップ １０３，１０４参照｝この結果、上記故障発
生有効ラッチ ７により、故障発生機構 ４の出力ゲー
ト ８が開かれて、実際に故障が装置に発生し、チェッ
ク回路 １０ の動作確認が行われる。｛図２の処理ス
テップ １０５参照｝そして、チェック回路 １０ に
異常が検出■ （即ち、異常割り込み■の発生） され
たならば、例えば、別のチェック機構により、再度、異
常が検出される等して、以後の処理が正常に動作しない
ことがあることに鑑み、以降の処理を正常に動作させる
ため、本発明の故障発生有効ラッチ ７の解除機構■に
より、直ちに、故障発生有効ラッチ ７を解除して、故
障発生を抑止するように動作する。更に、擬似故障有効
モード状態のときは，チェック回路 １０ で異常が検
出されたことは，チェック回路が正常であることを意味
しているので、監視装置 １３ への通知制御■が、通
知抑止機構 １２ で閉じられて、チェック回路１０
異常の発生通報を抑止するように動作する。｛図２の処
理ステップ １０６，１０７，１０８，１０９参照｝又
、チェック回路 １０ で異常が検出されなかった場合
、故障発生有効ラッチ ７を解除するとともに、チェッ
ク回路 １０ が正しく動作しなかった旨、監視装置等
に通報する。｛図２の処理ステップ １１０，１１１参
照｝更に、故障発生有効ラッチ ７が設定されている間
は、処理のスイッチの契機となる時間経過割り込み （
即ち、タイマ割り込み） は抑止することにより、ＲＡ
Ｓテストの連続実行を保証するか，逆に、該時間割り込
みにより、該チェック回路１０ の故障発生の通知を抑
止するとともに、実行中のチェック回路 １０ のテス
トをキャンセルするように動作させてもよい。
【００１９】このように、本発明においては、チェック
回路 １０ を有する装置において、擬似的な故障を発
生する手段 ２，３，４を具備し、異常が発生した場合
、正しく異常を検出することを装置使用状態で確認する
のに、故障発生有効モードの設定， 解除手段 ２，５
，６，７を設け、上記故障発生手段 ２，３，４によっ
て擬似的な故障の発生を装置に指示したとき、該装置を
テストするプログラム ２が上記故障発生有効モードの
設定， 解除手段 ５，６を付勢して故障発生有効ラッ
チ ７を設定し、解除するまでの間だけ、実際に、上記
テストプログラム ２が指示した擬似故障■を発生する
ようにすると共に、上記チェック回路 １０ において
異常を検出し、異常検出割り込み■が発生した場合、該
異常検出割り込み■と同時に故障発生有効モードを解除
する機構■を設けるようにしたところに特徴がある。
回路 １０ を有する装置において、擬似的な故障を発
生する手段 ２，３，４を具備し、異常が発生した場合
、正しく異常を検出することを装置使用状態で確認する
のに、故障発生有効モードの設定， 解除手段 ２，５
，６，７を設け、上記故障発生手段 ２，３，４によっ
て擬似的な故障の発生を装置に指示したとき、該装置を
テストするプログラム ２が上記故障発生有効モードの
設定， 解除手段 ５，６を付勢して故障発生有効ラッ
チ ７を設定し、解除するまでの間だけ、実際に、上記
テストプログラム ２が指示した擬似故障■を発生する
ようにすると共に、上記チェック回路 １０ において
異常を検出し、異常検出割り込み■が発生した場合、該
異常検出割り込み■と同時に故障発生有効モードを解除
する機構■を設けるようにしたところに特徴がある。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明の
活性チェック回路のテスト方式は、チェック回路を有す
る装置において、擬似的な故障を発生する手段を具備し
、異常が発生した場合、正しく、該異常を検出すること
を装置の使用状態で確認するのに、故障発生有効モード
設定，解除手段を設けて、該故障発生有効モードをプロ
グラムで設定と解除を制御するように構成し、該プログ
ラムが、該故障発生有効モード（ 故障発生有効ラッチ
７） を設定している期間のみ、擬似的な故障を発生
する手段からの故障の発生を有効にし、異常を検出した
際には、異常検出と同時に、上記故障発生有効モードを
解除するようにしたものであるので、業務中 （即ち、
業務の合間） にチェック機構の動作確認が可能となる
。又、これにより、該チェック機構の故障で、異常を検
出できずにデータ化けが生じることを防止できる効果が
ある。
活性チェック回路のテスト方式は、チェック回路を有す
る装置において、擬似的な故障を発生する手段を具備し
、異常が発生した場合、正しく、該異常を検出すること
を装置の使用状態で確認するのに、故障発生有効モード
設定，解除手段を設けて、該故障発生有効モードをプロ
グラムで設定と解除を制御するように構成し、該プログ
ラムが、該故障発生有効モード（ 故障発生有効ラッチ
７） を設定している期間のみ、擬似的な故障を発生
する手段からの故障の発生を有効にし、異常を検出した
際には、異常検出と同時に、上記故障発生有効モードを
解除するようにしたものであるので、業務中 （即ち、
業務の合間） にチェック機構の動作確認が可能となる
。又、これにより、該チェック機構の故障で、異常を検
出できずにデータ化けが生じることを防止できる効果が
ある。
【図１】本発明の原理構成図
【図２】本発明の一実施例を流れ図で示した図
【図３】
従来のチェック回路のテスト方式を説明する図
従来のチェック回路のテスト方式を説明する図
２ テストプログラム
３ 故障発生指示 ４ 故障発生機構
５ 故障発生有効モードの設定機構 ６ 故障発生有効モードの解除機構７
故障発生有効ラッチ ８ 出力ゲート
１０ チェック回路 １２ 通知抑止機構 ■ 故障発生有効モードの解除機構■ 擬
似故障 ■
異常検出■ 割り込み
３ 故障発生指示 ４ 故障発生機構
５ 故障発生有効モードの設定機構 ６ 故障発生有効モードの解除機構７
故障発生有効ラッチ ８ 出力ゲート
１０ チェック回路 １２ 通知抑止機構 ■ 故障発生有効モードの解除機構■ 擬
似故障 ■
異常検出■ 割り込み
Claims (2)
- 【請求項１】チェック回路（１０）を有する装置におい
て、擬似的な故障を発生する手段（２，３，４） を具
備し、異常が発生した場合、正しく異常を検出すること
を装置使用状態で確認する手段であって、故障発生有効
モードの設定， 解除手段（２，５，６，７） を設け
、上記故障発生手段（２，３，４） によって擬似的な
故障の発生を装置に指示したとき、該装置をテストする
プログラム（２） が上記故障発生有効モードの設定，
解除手段（５，６） を付勢して故障発生有効モード
を設定し、解除するまでの間だけ、実際に、上記テスト
プログラム（２） が指示した擬似故障 （■） を発
生することを特徴とする活性チェック回路のテスト方式
。 - 【請求項２】上記チェック回路（１０）において異常を
検出し、異常検出割り込み （■） が発生した場合、
該割り込みと同時に故障発生有効モードを解除する機構
（■） を設けたことを特徴とする活性チェック回路
のテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145089A JPH04369046A (ja) | 1991-06-18 | 1991-06-18 | 活性チェック回路のテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145089A JPH04369046A (ja) | 1991-06-18 | 1991-06-18 | 活性チェック回路のテスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369046A true JPH04369046A (ja) | 1992-12-21 |
Family
ID=15377130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145089A Withdrawn JPH04369046A (ja) | 1991-06-18 | 1991-06-18 | 活性チェック回路のテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04369046A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011138211A (ja) * | 2009-12-25 | 2011-07-14 | Fujitsu Ltd | 故障制御装置、プロセッサコア、演算処理装置、情報処理装置および擬似故障制御方法 |
| JP2011227646A (ja) * | 2010-04-19 | 2011-11-10 | Mitsubishi Electric Corp | 計算機の診断装置及び診断方法 |
| JP2020077095A (ja) * | 2018-11-06 | 2020-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム及びテスト制御方法 |
-
1991
- 1991-06-18 JP JP3145089A patent/JPH04369046A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011138211A (ja) * | 2009-12-25 | 2011-07-14 | Fujitsu Ltd | 故障制御装置、プロセッサコア、演算処理装置、情報処理装置および擬似故障制御方法 |
| EP2348415A2 (en) | 2009-12-25 | 2011-07-27 | Fujitsu Limited | Error controlling system, processor and error injection method |
| US8468397B2 (en) | 2009-12-25 | 2013-06-18 | Fujitsu Limited | Error controlling system, processor and error injection method |
| JP2011227646A (ja) * | 2010-04-19 | 2011-11-10 | Mitsubishi Electric Corp | 計算機の診断装置及び診断方法 |
| JP2020077095A (ja) * | 2018-11-06 | 2020-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム及びテスト制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04369046A (ja) | 活性チェック回路のテスト方式 | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPH01312638A (ja) | マイクロプロセッサの異常監視リトライ制御装置 | |
| JPS6272038A (ja) | プログラム暴走検出装置の試験方法 | |
| JP2836084B2 (ja) | 計算機の検査装置 | |
| JP2004326405A (ja) | ウオッチドッグタイマ回路の状態監視方式 | |
| KR102471314B1 (ko) | 항공기 소프트웨어에서 순서위배의 자율적 수리를 위한 건전성 관리 시스템 및 방법 | |
| JPS60171544A (ja) | 計算機システム異常自己診断装置 | |
| JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
| JP3008851B2 (ja) | マルチコンピュータシステムの系間監視方式 | |
| KR890001796B1 (ko) | 기계체크 개입중단 처리시스템 | |
| JPH1078896A (ja) | 産業用電子計算機 | |
| JPS6162943A (ja) | 情報処理装置の検査方式 | |
| JPH01231153A (ja) | 障害処理方式 | |
| JP3202694B2 (ja) | 環境アラーム機能評価方法と装置 | |
| JPS5822459A (ja) | 割込要求監視方式 | |
| JP2001256081A (ja) | 情報処理装置 | |
| JPH01319830A (ja) | エラー回復機構 | |
| JPH01183701A (ja) | プラント監視装置 | |
| JPS60254333A (ja) | デ−タ処理装置 | |
| JPH04195437A (ja) | プログラム暴走監視装置 | |
| JPS61168054A (ja) | 情報処理装置の検査方式 | |
| JPH01231152A (ja) | 障害処理方式 | |
| JP2000330798A (ja) | 割込制御装置および割込制御検証方法 | |
| JPH03167610A (ja) | システム故障監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |