JP2605440B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2605440B2 JP2605440B2 JP2030125A JP3012590A JP2605440B2 JP 2605440 B2 JP2605440 B2 JP 2605440B2 JP 2030125 A JP2030125 A JP 2030125A JP 3012590 A JP3012590 A JP 3012590A JP 2605440 B2 JP2605440 B2 JP 2605440B2
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- fault
- clock stop
- clock
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置に関し、特に装置内の疑似的
な重障害診断を行うデータ処理装置に関する。
な重障害診断を行うデータ処理装置に関する。
従来、この種のデータ処理装置の疑似障害診断方法
は、診断したい疑似障害モードの情報をデータ処理装置
に与えると、マイクロプロセッサは、疑似障害モードを
識別し、そのモードに応じて疑似障害レジスタに疑似障
害モードをセットし、疑似障害を発生させていた。
は、診断したい疑似障害モードの情報をデータ処理装置
に与えると、マイクロプロセッサは、疑似障害モードを
識別し、そのモードに応じて疑似障害レジスタに疑似障
害モードをセットし、疑似障害を発生させていた。
しかし、データ処理装置は、運用中にマイクロ命令の
パリティーエラーのような重障害が発生したときは、障
害の発生以後の動作全てに信頼性がなくなるため、マイ
クロプロセッサのクロックを停止させていたので、この
ような障害については疑似障害診断を行うことができな
かった。
パリティーエラーのような重障害が発生したときは、障
害の発生以後の動作全てに信頼性がなくなるため、マイ
クロプロセッサのクロックを停止させていたので、この
ような障害については疑似障害診断を行うことができな
かった。
上述した従来のデータ処理装置では、マイクロ命令の
パリティエラーのような重障害については、疑似的に診
断することができないため、マイクロ命令のパリティエ
ラーを検出するパリティチェック回路などの重障害が発
生したときには、その障害を検出する回路を診断するこ
とができないという問題点があった。
パリティエラーのような重障害については、疑似的に診
断することができないため、マイクロ命令のパリティエ
ラーを検出するパリティチェック回路などの重障害が発
生したときには、その障害を検出する回路を診断するこ
とができないという問題点があった。
また、重障害が発生したときに、それ以後の誤動作を
防ぐためのクロック停止回路が正常に動作できるか否か
を診断できないという問題点があった。
防ぐためのクロック停止回路が正常に動作できるか否か
を診断できないという問題点があった。
本発明のデータ処理装置は、疑似的な障害であること
を示す疑似障害モード信号を格納する疑似障害レジスタ
と、装置内部に障害が発生したとき強制的にクロックを
停止させるためのクロック停止制御信号を出力するクロ
ック停止手段とを有し、外部から与えられた疑似的な障
害を発生させるための情報を受信して前記疑似的な障害
であることを示す疑似障害モード信号を生成し、疑似的
に障害を発生させ疑似障害診断を行うデータ処理装置に
おいて、 （Ａ）定められた時間経過したとき、オーバフロー信号
を出力するタイマ、 （Ｂ）前記疑似障害レジスタから疑似障害モード信号を
読み出し、前記タイマを作動させ、前記タイマのオーバ
フロー信号が検出されると、前記クロック停止手段のク
ロック停止制御手段を抑止する手段、 （Ｃ）前記クロック停止手段から出力されたクロック停
止制御信号を保持するステータスレジスタ、 を有している。
を示す疑似障害モード信号を格納する疑似障害レジスタ
と、装置内部に障害が発生したとき強制的にクロックを
停止させるためのクロック停止制御信号を出力するクロ
ック停止手段とを有し、外部から与えられた疑似的な障
害を発生させるための情報を受信して前記疑似的な障害
であることを示す疑似障害モード信号を生成し、疑似的
に障害を発生させ疑似障害診断を行うデータ処理装置に
おいて、 （Ａ）定められた時間経過したとき、オーバフロー信号
を出力するタイマ、 （Ｂ）前記疑似障害レジスタから疑似障害モード信号を
読み出し、前記タイマを作動させ、前記タイマのオーバ
フロー信号が検出されると、前記クロック停止手段のク
ロック停止制御手段を抑止する手段、 （Ｃ）前記クロック停止手段から出力されたクロック停
止制御信号を保持するステータスレジスタ、 を有している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は第１の発明の一実施例のブロック図である。
第１図に示すデータ処理装置は、マイクロプロセッサ
30、メモリ20、入出力制御部10、外部から与えられた疑
似的な重障害を発生させるための情報を格納する受信レ
ジスタ40a、装置内部に重障害が発生したとき、強制的
にクロックを停止するためのクロック停止制御信号を出
力するクロック停止回路70、疑似的な重障害であること
を示す疑似重障害モード信号を格納する疑似障害レジス
タ50、発生した障害が重障害であるか否かをチェックす
る重障害チェック回路80、疑似障害レジスタ50に格納さ
れた疑似重障害モード信号を読み出し、クロック停止回
路70のクロック停止制御信号を抑止するクロック停止抑
止回路60a、クロック停止回路70のクロック停止制御信
号を保持するステータスレジスタ90から構成されてい
る。
30、メモリ20、入出力制御部10、外部から与えられた疑
似的な重障害を発生させるための情報を格納する受信レ
ジスタ40a、装置内部に重障害が発生したとき、強制的
にクロックを停止するためのクロック停止制御信号を出
力するクロック停止回路70、疑似的な重障害であること
を示す疑似重障害モード信号を格納する疑似障害レジス
タ50、発生した障害が重障害であるか否かをチェックす
る重障害チェック回路80、疑似障害レジスタ50に格納さ
れた疑似重障害モード信号を読み出し、クロック停止回
路70のクロック停止制御信号を抑止するクロック停止抑
止回路60a、クロック停止回路70のクロック停止制御信
号を保持するステータスレジスタ90から構成されてい
る。
次に、動作を説明する。
第１図において、外部から疑似的な重障害を発生させ
るための情報を、データ処理装置内の入出力制御部10及
びバス100を介して受信レジスタ40aに格納する。受信レ
ジスタ40aに情報が格納されると、マイクロプロセッサ3
0は、メモリ20にトレース情報として格納する。そし
て、その情報を解析し、その情報が疑似的な重障害を発
生させるための情報であると判断すると、その情報をも
とに生成した疑似重障害モード信号110を疑似障害レジ
スタ50にセットするとともに、疑似重障害を発生させ
る。
るための情報を、データ処理装置内の入出力制御部10及
びバス100を介して受信レジスタ40aに格納する。受信レ
ジスタ40aに情報が格納されると、マイクロプロセッサ3
0は、メモリ20にトレース情報として格納する。そし
て、その情報を解析し、その情報が疑似的な重障害を発
生させるための情報であると判断すると、その情報をも
とに生成した疑似重障害モード信号110を疑似障害レジ
スタ50にセットするとともに、疑似重障害を発生させ
る。
通常、比較的軽微な障害が発生した場合には、その障
害原因をマイクロプロセッサ30が解析し、障害発生部の
リセット及び障害処理を行うが、重障害が発生した場合
は、重障害チェック回路80が動作し、重障害発生以後の
誤動作を防ぐために、マイクロプロセッサ30には通知を
行わず、クロック停止回路70が出力したクロック停止制
御信号によりクロックを停止させる。しかし、疑似的な
重障害を発生させた場合は、疑似障害レジスタ50にセッ
トされた疑似重障害モード信号110により、クロック停
止抑止回路60aが、クロック停止回路70のクロック停止
制御信号をステータスレジスタ90に保持する。
害原因をマイクロプロセッサ30が解析し、障害発生部の
リセット及び障害処理を行うが、重障害が発生した場合
は、重障害チェック回路80が動作し、重障害発生以後の
誤動作を防ぐために、マイクロプロセッサ30には通知を
行わず、クロック停止回路70が出力したクロック停止制
御信号によりクロックを停止させる。しかし、疑似的な
重障害を発生させた場合は、疑似障害レジスタ50にセッ
トされた疑似重障害モード信号110により、クロック停
止抑止回路60aが、クロック停止回路70のクロック停止
制御信号をステータスレジスタ90に保持する。
そして、後でこのステータスレジスタ90からクロック
停止制御信号を読み出すことにより、重障害チェック回
路80とクロック停止回路70が正常に動作したか否かを診
断することができる。
停止制御信号を読み出すことにより、重障害チェック回
路80とクロック停止回路70が正常に動作したか否かを診
断することができる。
第２図は第２の発明の一実施例のブロック図である。
第２図に示すデータ処理装置は、マイクロプロセッサ
30、メモリ20、入出力制御部10、外部から与えられた疑
似的な重障害を発生させるための情報と、クロックの強
制停止後に再度クロックを動作させるタイミング情報と
を格納する受信レジスタ40b、装置内部に重障害が発生
したとき、強制的にクロックを停止させるためのクロッ
ク停止制御信号を出力するクロック停止回路70、疑似的
な重障害であることを示す疑似重障害モード信号を格納
する疑似障害レジスタ50、定められた時間経過したとき
オーバフロー信号を出力するタイマ120、発生した障害
が重障害であるか否かをチェックする重障害チェック回
路80、疑似障害レジスタ50に格納された疑似重障害モー
ド信号を読み出してタイマ120を作動させ、タイマ120が
オーバフロー信号を出力したとき、クロック停止回路70
のクロック停止制御信号を抑止するクロック停止抑止回
路60b、クロック停止回路70のクロック停止制御信号を
保持するステータスレジスタ90から構成されている。
30、メモリ20、入出力制御部10、外部から与えられた疑
似的な重障害を発生させるための情報と、クロックの強
制停止後に再度クロックを動作させるタイミング情報と
を格納する受信レジスタ40b、装置内部に重障害が発生
したとき、強制的にクロックを停止させるためのクロッ
ク停止制御信号を出力するクロック停止回路70、疑似的
な重障害であることを示す疑似重障害モード信号を格納
する疑似障害レジスタ50、定められた時間経過したとき
オーバフロー信号を出力するタイマ120、発生した障害
が重障害であるか否かをチェックする重障害チェック回
路80、疑似障害レジスタ50に格納された疑似重障害モー
ド信号を読み出してタイマ120を作動させ、タイマ120が
オーバフロー信号を出力したとき、クロック停止回路70
のクロック停止制御信号を抑止するクロック停止抑止回
路60b、クロック停止回路70のクロック停止制御信号を
保持するステータスレジスタ90から構成されている。
次に、動作を説明する。
第２図において、外部からの疑似的な重障害を発生さ
せるための情報と、クロック停止後の再度クロックを動
作させるタイミング情報とを、データ処理装置内の入出
力制御部10及びバス100を介して受信レジスタ40bに格納
する。受信レジスタ40bに情報が格納されると、マイク
ロプロセッサ30は、メモリ20にトレース情報として格納
する。そして、その情報を解析し、その情報が疑似的な
重障害を発生させるための情報であると判断すると、そ
の情報にもとづいて疑似重障害モード信号110を疑似障
害レジスタ50に格納し、またタイマ120に再度クロック
が動作するためのタイミング情報をセットするととも
に、疑似重障害を発生させる。
せるための情報と、クロック停止後の再度クロックを動
作させるタイミング情報とを、データ処理装置内の入出
力制御部10及びバス100を介して受信レジスタ40bに格納
する。受信レジスタ40bに情報が格納されると、マイク
ロプロセッサ30は、メモリ20にトレース情報として格納
する。そして、その情報を解析し、その情報が疑似的な
重障害を発生させるための情報であると判断すると、そ
の情報にもとづいて疑似重障害モード信号110を疑似障
害レジスタ50に格納し、またタイマ120に再度クロック
が動作するためのタイミング情報をセットするととも
に、疑似重障害を発生させる。
第１図に示すデータ処理装置の場合と同様に、外部か
らの疑似的な重障害を発生させるための情報により、疑
似重障害が発生すると、重障害チェック回路80が動作
し、重障害発生以後の誤動作を防ぐために、マイクロプ
ロセッサ30には通知せず、クロック停止回路70によりク
ロックを停止させる。
らの疑似的な重障害を発生させるための情報により、疑
似重障害が発生すると、重障害チェック回路80が動作
し、重障害発生以後の誤動作を防ぐために、マイクロプ
ロセッサ30には通知せず、クロック停止回路70によりク
ロックを停止させる。
クロック抑止回路60bは、疑似障害レジスタ50に格納
された疑似重障害モード信号110を読み出すと、タイマ1
20を作動させる。タイマ120は、その後セットされたタ
イミング情報で定められた時間を経過するとオーバフロ
ー信号を出力する。それをクロック抑止回路60bが検出
し、クロック停止回路70のクロック停止制御信号を抑止
し、再びクロックが動き出す。それと同時にクロック停
止回路70のクロック停止制御信号はステータスレジスタ
90に保持される。
された疑似重障害モード信号110を読み出すと、タイマ1
20を作動させる。タイマ120は、その後セットされたタ
イミング情報で定められた時間を経過するとオーバフロ
ー信号を出力する。それをクロック抑止回路60bが検出
し、クロック停止回路70のクロック停止制御信号を抑止
し、再びクロックが動き出す。それと同時にクロック停
止回路70のクロック停止制御信号はステータスレジスタ
90に保持される。
そして、後でこのステータスレジスタ90からクロック
停止制御信号を読み出すことにより、重障害チェック回
路80とクロック停止回路70が正常に動作したこと、及び
正常にクロックが停止したことを確認することができ
る。
停止制御信号を読み出すことにより、重障害チェック回
路80とクロック停止回路70が正常に動作したこと、及び
正常にクロックが停止したことを確認することができ
る。
以上説明したように、本発明は、データ処理装置内
に、重障害を発生させるための疑似障害レジスタと、疑
似障害であることを示す疑似重障害モード信号がセッさ
れたとき、クロック停止回路のクロック停止制御信号を
抑止するクロック停止抑止回路と、クロック停止回路の
クロック停止制御信号を保持するステータスレジスタを
設けることにより、クロックを供給した状態で疑似的な
重障害診断を行うことができ、かつ重障害が発生したと
きに、その障害を検出する回路及び障害発生時以後の誤
作動を防ぐためのクロック停止回路が正常に動作するか
否かを診断することができるという効果を有する。
に、重障害を発生させるための疑似障害レジスタと、疑
似障害であることを示す疑似重障害モード信号がセッさ
れたとき、クロック停止回路のクロック停止制御信号を
抑止するクロック停止抑止回路と、クロック停止回路の
クロック停止制御信号を保持するステータスレジスタを
設けることにより、クロックを供給した状態で疑似的な
重障害診断を行うことができ、かつ重障害が発生したと
きに、その障害を検出する回路及び障害発生時以後の誤
作動を防ぐためのクロック停止回路が正常に動作するか
否かを診断することができるという効果を有する。
第１図は第１の発明の一実施例のブロック図、第２図は
第２の発明の一実施例のブロック図である。 10……入出力制御部、20……メモリ、30……マイクロプ
ロセッサ、40a,40b……受信レジスタ、50……疑似障害
レジスタ、60a,60b……クロック停止抑止回路、70……
クロック停止回路、80……重障害チェック回路、90……
ステータスレジスタ、100……バス、110……疑似重障害
モード信号、120……タイマ。
第２の発明の一実施例のブロック図である。 10……入出力制御部、20……メモリ、30……マイクロプ
ロセッサ、40a,40b……受信レジスタ、50……疑似障害
レジスタ、60a,60b……クロック停止抑止回路、70……
クロック停止回路、80……重障害チェック回路、90……
ステータスレジスタ、100……バス、110……疑似重障害
モード信号、120……タイマ。
Claims (1)
- 【請求項１】疑似的な障害であることを示す疑似障害モ
ード信号を格納する疑似障害レジスタと、装置内部に障
害が発生したとき強制的にクロックを停止させるための
クロック停止制御信号を出力するクロック停止手段とを
有し、外部から与えられた疑似的な障害を発生させるた
めの情報を受信して前記疑似的な障害であることを示す
疑似障害モード信号を生成し、疑似的に障害を発生させ
疑似障害診断を行うデータ処理装置において、 （Ａ）定められた時間経過したとき、オーバフロー信号
を出力するタイマ、 （Ｂ）前記疑似障害レジスタから疑似障害モード信号を
読み出し、前記タイマを作動させ、前記タイマのオーバ
フロー信号が検出されると、前記クロック停止手段のク
ロック停止制御手段を抑止する手段、 （Ｃ）前記クロック停止手段から出力されたクロック停
止制御信号を保持するステータスレジスタ、 を有したことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030125A JP2605440B2 (ja) | 1990-02-08 | 1990-02-08 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030125A JP2605440B2 (ja) | 1990-02-08 | 1990-02-08 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03233641A JPH03233641A (ja) | 1991-10-17 |
| JP2605440B2 true JP2605440B2 (ja) | 1997-04-30 |
Family
ID=12295056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2030125A Expired - Lifetime JP2605440B2 (ja) | 1990-02-08 | 1990-02-08 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605440B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158051A (ja) * | 1984-08-28 | 1986-03-25 | Nec Corp | 擬似故障発生方式 |
| JPS6376026A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 大規模集積回路のエラ−チエツク方式 |
-
1990
- 1990-02-08 JP JP2030125A patent/JP2605440B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03233641A (ja) | 1991-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520662B2 (ja) | 電子コントロールユニットの監視装置 | |
| JPH0481932A (ja) | 割込みコントローラ | |
| JP2605440B2 (ja) | データ処理装置 | |
| JPS6155759A (ja) | インタフエ−ス制御装置 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| US4327409A (en) | Control system for input/output apparatus | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JPH10171546A (ja) | 起動監視装置 | |
| JPH03184134A (ja) | データ処理装置における擬似障害発生機構 | |
| JPS6323598B2 (ja) | ||
| JPS6161427B2 (ja) | ||
| JPS5839351A (ja) | 擬似障害発生回路 | |
| JP3013517B2 (ja) | ライトバッファエラーアドレス検出回路 | |
| JPS63140342A (ja) | エラ−検出回路の試験方式 | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
| JPH0535455B2 (ja) | ||
| JPH06110721A (ja) | メモリ制御装置 | |
| JP2002278800A (ja) | 監視装置およびその方法 | |
| JP2587881B2 (ja) | 画像形成装置 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPH0368035A (ja) | 情報処理装置 | |
| JPH0434180B2 (ja) | ||
| JPS58140827A (ja) | 入出力制御装置 | |
| JPH05289946A (ja) | メモリ制御方式 |