JPH03233641A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH03233641A JPH03233641A JP2030125A JP3012590A JPH03233641A JP H03233641 A JPH03233641 A JP H03233641A JP 2030125 A JP2030125 A JP 2030125A JP 3012590 A JP3012590 A JP 3012590A JP H03233641 A JPH03233641 A JP H03233641A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- fault
- clock stop
- clock
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 6
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000001629 suppression Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に関し、特に装置内の疑似的な
重障害診断を行うデータ処理装置に関する。
重障害診断を行うデータ処理装置に関する。
従来、この種のデータ処理装置の疑似障害診断方法は１
診断したい疑似障害モードの情報をデータ処理装置に与
えると、マイクロプロセッサは、疑似障害モードを識別
し、そのモードに応じて疑似障害レジスタに疑似障害モ
ードをセットし、疑似障害を発生させていた。
診断したい疑似障害モードの情報をデータ処理装置に与
えると、マイクロプロセッサは、疑似障害モードを識別
し、そのモードに応じて疑似障害レジスタに疑似障害モ
ードをセットし、疑似障害を発生させていた。
しかし、データ処理装置は、運用中にマイクロ命令のパ
リティ−エラーのような重障害が発生したときは、障害
の発生以後の動作全てに信頼性がなくなるため、マイク
ロプロセッサのクロックを停止させていたので、このよ
うな障害については疑似障害診断を行うことができなか
った。
リティ−エラーのような重障害が発生したときは、障害
の発生以後の動作全てに信頼性がなくなるため、マイク
ロプロセッサのクロックを停止させていたので、このよ
うな障害については疑似障害診断を行うことができなか
った。
上述した従来のデータ処理装置では、マイクロ命令のパ
リティエラーのような重障害については、疑似的に診断
することができないため、マイクロ命令のパリティエラ
ーを検出するパリティチエツク回路などの重障害が発生
したときには、その障害を検出する回路を診断すること
ができないというｒ’ｔｇ点があった。
リティエラーのような重障害については、疑似的に診断
することができないため、マイクロ命令のパリティエラ
ーを検出するパリティチエツク回路などの重障害が発生
したときには、その障害を検出する回路を診断すること
ができないというｒ’ｔｇ点があった。
また、重障害が発生したときに、それ以後の誤動作を防
ぐためのクロック停止回路が正常に動作できるか否かを
診断できないという問題点があった。
ぐためのクロック停止回路が正常に動作できるか否かを
診断できないという問題点があった。
本発明のデータ処理装置は、疑似的な障害であることを
示す疑似障害モード信号を格納する疑似障害レジスタと
、装置内部に障害が発生したとき強制的にクロックを停
止させるためのクロック停止制御信号を出力するクロッ
ク停止手段とを有し、外部から与えられた疑似的な障害
を発生させるための情報を受信して前記疑似的な障害で
あることを示す疑似障害モード信号を生成し、疑似的に
障害を発生させ疑似障害診断を行うデータ処理装置にお
いて、 （’Ａ＞前記疑似障害レジスタから疑似障害モード信号
を読み出し、前記クロック停止手段のクロック停止制御
信号を抑止する手段、 （Ｂ）前記クロック停止手段から出力されたクロック停
止制御信号を保持するステータスレジスタ、 を有している。
示す疑似障害モード信号を格納する疑似障害レジスタと
、装置内部に障害が発生したとき強制的にクロックを停
止させるためのクロック停止制御信号を出力するクロッ
ク停止手段とを有し、外部から与えられた疑似的な障害
を発生させるための情報を受信して前記疑似的な障害で
あることを示す疑似障害モード信号を生成し、疑似的に
障害を発生させ疑似障害診断を行うデータ処理装置にお
いて、 （’Ａ＞前記疑似障害レジスタから疑似障害モード信号
を読み出し、前記クロック停止手段のクロック停止制御
信号を抑止する手段、 （Ｂ）前記クロック停止手段から出力されたクロック停
止制御信号を保持するステータスレジスタ、 を有している。
また、本発明のデータ処理装置は、疑似的な障害である
ことを示す疑似障害モード信号を格納する疑似障害レジ
スタと、装置内部に障害が発生したとき強制１的にクロ
ックを停止させるためのクロック停止制御信号を出力す
るクロック停止手段とを有し、外部から与えられた疑似
的な障害を発生させるための情報を受信して前記疑似的
な障害であることを示す疑似障害モード信号を生成し、
疑似的に障害を発生させ疑似障害診断を行うデータ処理
装置において、 （Ａ）定められた時間経過したとき、オーバフロー信号
を出力するタイマ、 （Ｂ）前記疑似障害レジスタから疑似障害モード信号を
読み出し、前記タイマを作動させ、前記タイマのオーバ
フロー信号が検出されると、前記クロック停止手段のク
ロック停止制御信号を抑止する手段、 （Ｃ）前記クロック停止手段から出力されたクロック停
止制御信号を保持するステータスレジスタ、 を有している。
ことを示す疑似障害モード信号を格納する疑似障害レジ
スタと、装置内部に障害が発生したとき強制１的にクロ
ックを停止させるためのクロック停止制御信号を出力す
るクロック停止手段とを有し、外部から与えられた疑似
的な障害を発生させるための情報を受信して前記疑似的
な障害であることを示す疑似障害モード信号を生成し、
疑似的に障害を発生させ疑似障害診断を行うデータ処理
装置において、 （Ａ）定められた時間経過したとき、オーバフロー信号
を出力するタイマ、 （Ｂ）前記疑似障害レジスタから疑似障害モード信号を
読み出し、前記タイマを作動させ、前記タイマのオーバ
フロー信号が検出されると、前記クロック停止手段のク
ロック停止制御信号を抑止する手段、 （Ｃ）前記クロック停止手段から出力されたクロック停
止制御信号を保持するステータスレジスタ、 を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は第１の発明の一実施例のブロック図である。
第１図に示すデータ処理装置は、マイクロプロセッサ３
−０、メモリ２０、入出力制御部１０、外部から与えら
れた疑似的な重障害を発生させるための情報を格納する
受信レジスタ４０ａ、装置内部に重障害が発生したとき
、強制的にクロックを停止させるためのクロック停止制
御信号を出力するクロック停止回路７０、疑似的な重障
害であることを示す疑似重障害モード信号を格納する疑
似障害レジスタ５０、発生した障害が重障害であるか否
かをチエツクする重障害チエツク回路８０、疑似障害レ
ジスタ５０に格納された疑似重障害モード信号を読み出
し、クロック停止回路７０のクロック停止制御信号を抑
止するクロック停止抑止回路６０ａ、クロック停止回路
７０のクロック停止制御信号を保持するステータスレジ
スタ９０から構成されている。
−０、メモリ２０、入出力制御部１０、外部から与えら
れた疑似的な重障害を発生させるための情報を格納する
受信レジスタ４０ａ、装置内部に重障害が発生したとき
、強制的にクロックを停止させるためのクロック停止制
御信号を出力するクロック停止回路７０、疑似的な重障
害であることを示す疑似重障害モード信号を格納する疑
似障害レジスタ５０、発生した障害が重障害であるか否
かをチエツクする重障害チエツク回路８０、疑似障害レ
ジスタ５０に格納された疑似重障害モード信号を読み出
し、クロック停止回路７０のクロック停止制御信号を抑
止するクロック停止抑止回路６０ａ、クロック停止回路
７０のクロック停止制御信号を保持するステータスレジ
スタ９０から構成されている。
次に、動作を説明する。
第１図において、外部から疑似的な重障害を発生させる
ための情報を、データ処理装置内の入出力制御部１０及
びバス１００を介して受信レジスタ４０ａに格納する。
ための情報を、データ処理装置内の入出力制御部１０及
びバス１００を介して受信レジスタ４０ａに格納する。
受信レジスタ４０ａに情報が格納されると、マイクロプ
ロセッサ３０は、メモリ２０にトレース情報として格納
する７そして、その情報を解析し、その情報が疑似的な
重障害を発生させるための情報であると判断すると、そ
の情報をもとに生成した疑似重障害モード信号１１０を
疑似障害レジスタ５０にセットするとともに、疑似重障
害を発生させる。
ロセッサ３０は、メモリ２０にトレース情報として格納
する７そして、その情報を解析し、その情報が疑似的な
重障害を発生させるための情報であると判断すると、そ
の情報をもとに生成した疑似重障害モード信号１１０を
疑似障害レジスタ５０にセットするとともに、疑似重障
害を発生させる。
通常、比較的軽微な障害が発生した場合には、その障害
原因をマイクロプロセッサ３０が解析し、障害発生部の
リセット及び障害処理を行うが、重障害が発生した場合
は、重障害チエツク回路８０が動作し、重障害発生以後
の誤動作を防ぐために、マイクロプロセッサ３０には通
知を行わず、クロック停止回路７０が出力したクロック
停止制御信号によりクロックを停止させる。しかし、疑
似的に重障害を発生させた場合は、疑似障害レジスタ５
０にセットされた疑似重障害モード信号１１０により、
クロック停止抑止回路６０ａが、クロック停止回路７０
のクロック停止制御信号をステータスレジスタ９０に保
持やる。
原因をマイクロプロセッサ３０が解析し、障害発生部の
リセット及び障害処理を行うが、重障害が発生した場合
は、重障害チエツク回路８０が動作し、重障害発生以後
の誤動作を防ぐために、マイクロプロセッサ３０には通
知を行わず、クロック停止回路７０が出力したクロック
停止制御信号によりクロックを停止させる。しかし、疑
似的に重障害を発生させた場合は、疑似障害レジスタ５
０にセットされた疑似重障害モード信号１１０により、
クロック停止抑止回路６０ａが、クロック停止回路７０
のクロック停止制御信号をステータスレジスタ９０に保
持やる。
そして、後でこのステータスレジスタ９０からクロック
停止制御信号を読み出すことにより、重障害チエツク回
路８０とクロック停止回路７０が正常に動作したか否か
を診断することができる。
停止制御信号を読み出すことにより、重障害チエツク回
路８０とクロック停止回路７０が正常に動作したか否か
を診断することができる。
第２図は第２の発明の一実施例のブロック図である。
第２図に示すデータ処理装置は、マイクロプロセッサ３
０、メモリ２０、入出力制御部１０、外部から与えられ
た疑似的な重障害を発生させるための情報と、クロック
の強制停止後に再度クロックを動作させるタイミング情
報とを格納する受信レジスタ４０ｂ、装置内部に重障害
が発生したとき、強制的にクロックを停止させるための
クロツク停止１ｉｉｌＩ御信号を出力するクロック停止
回路７０、疑似的な重障害であることを示す疑似重障害
モード信号を格納する疑似障害レジスタ５０、定められ
た時間経過したときオーバフロー信号を出力するタイマ
１２０、発生した障害が重障害であるか否かをチエツク
する重障害チエツク回路８０、疑似障害レジスタ５０に
格納された疑似重障害モード信号を読み出してタイマ１
２０を作動させ、タイマ１２０がオーバフロー信号を出
力したとき、クロック停止回路７０のクロック停止制御
信号を抑止するクロック停止抑止回路６０ｂ、クロック
停止回路７０のクロック停止制御信号を保持するステー
タスレジスタ９０から構成されている。
０、メモリ２０、入出力制御部１０、外部から与えられ
た疑似的な重障害を発生させるための情報と、クロック
の強制停止後に再度クロックを動作させるタイミング情
報とを格納する受信レジスタ４０ｂ、装置内部に重障害
が発生したとき、強制的にクロックを停止させるための
クロツク停止１ｉｉｌＩ御信号を出力するクロック停止
回路７０、疑似的な重障害であることを示す疑似重障害
モード信号を格納する疑似障害レジスタ５０、定められ
た時間経過したときオーバフロー信号を出力するタイマ
１２０、発生した障害が重障害であるか否かをチエツク
する重障害チエツク回路８０、疑似障害レジスタ５０に
格納された疑似重障害モード信号を読み出してタイマ１
２０を作動させ、タイマ１２０がオーバフロー信号を出
力したとき、クロック停止回路７０のクロック停止制御
信号を抑止するクロック停止抑止回路６０ｂ、クロック
停止回路７０のクロック停止制御信号を保持するステー
タスレジスタ９０から構成されている。
次に、動作を説明する。
第２図において、外部からの疑似的な重障害を発生させ
るための情報と、クロック停止後の再度クロックを動作
させるタイミング情報とを、データ処理装置内の入出力
制御部１０及びバス１００を介して受信レジスタ４０ｂ
に格納する。受信レジスタ４０ｂに情報が格納されると
、マイクロプロセッサ３０は、メモリ２０にトレース情
報として格納する。そして、その情報を解析し、その情
報が疑似的な重障害を発生させるための情報であると判
断すると、その情報にもとづいて疑似重障害モード信号
１１０を疑似障害レジスタ５０に格納し、またタイマ１
２０に再度クロックが動作するためのタイミング情報を
セットするとともに、疑似重障害を発生させる。
るための情報と、クロック停止後の再度クロックを動作
させるタイミング情報とを、データ処理装置内の入出力
制御部１０及びバス１００を介して受信レジスタ４０ｂ
に格納する。受信レジスタ４０ｂに情報が格納されると
、マイクロプロセッサ３０は、メモリ２０にトレース情
報として格納する。そして、その情報を解析し、その情
報が疑似的な重障害を発生させるための情報であると判
断すると、その情報にもとづいて疑似重障害モード信号
１１０を疑似障害レジスタ５０に格納し、またタイマ１
２０に再度クロックが動作するためのタイミング情報を
セットするとともに、疑似重障害を発生させる。
第１図に示すデータ処理装置の場合と同様に、外部から
の疑似的な重障害を発生させるための情報により、疑似
重障害が発生すると、重障害チエツク回路８０が動作し
、重障害発生以後の誤動作を防ぐために、マイクロプロ
セッサ３０には通知せず、クロック停止回路７０により
タロツクを停止させる。
の疑似的な重障害を発生させるための情報により、疑似
重障害が発生すると、重障害チエツク回路８０が動作し
、重障害発生以後の誤動作を防ぐために、マイクロプロ
セッサ３０には通知せず、クロック停止回路７０により
タロツクを停止させる。
クロック抑止回路６０ｂは、疑似障害レジスタ５０に格
納された疑似重障害モード信号１１０を読み出すと、タ
イマ１２０を作動させる。タイマ１２０は、その後セッ
トされたタイミング情報で定められた時間を経過すると
オーバフロー信号を出力する。それをクロック抑止回路
６０ｂが検出し、クロック停止回路７０のクロック停止
制御信号を抑止し、再びクロックが動き出す。それと同
時にクロック停止回路７０のクロック停止制御信号はス
テータスレジスタ９０に保持される。
納された疑似重障害モード信号１１０を読み出すと、タ
イマ１２０を作動させる。タイマ１２０は、その後セッ
トされたタイミング情報で定められた時間を経過すると
オーバフロー信号を出力する。それをクロック抑止回路
６０ｂが検出し、クロック停止回路７０のクロック停止
制御信号を抑止し、再びクロックが動き出す。それと同
時にクロック停止回路７０のクロック停止制御信号はス
テータスレジスタ９０に保持される。
そして、後で６二のステータスレジスタ９０からクロッ
ク停止制御信号を読み出すことにより、重障害チエツク
回路８０とクロック停止回路７０が正常に動作したこと
、及び正常にクロックが停止したことを確認することが
できる。
ク停止制御信号を読み出すことにより、重障害チエツク
回路８０とクロック停止回路７０が正常に動作したこと
、及び正常にクロックが停止したことを確認することが
できる。
以上説明したように、本発明は、データ処理装置内に、
重ｐＪ害を発生させるための疑似障害レジスタと、疑似
障害であることを示す疑似重障害モード信号がセラされ
たとき、クロック停止回路のクロック停止制御信号を抑
止するクロック停止抑止回路と、クロック停止回路のク
ロック停止制御信号を保持するステータスレジスタを設
けることにより、クロックを供給した状態で疑似的な重
障害診断を行うことができ、かつ重障害が発生したとき
に、その障害を検出する回路及び障害発生時以後の誤作
動を防ぐためのクロック停止回路が正常に動作するか否
かを診断することができるという効果を有する。
重ｐＪ害を発生させるための疑似障害レジスタと、疑似
障害であることを示す疑似重障害モード信号がセラされ
たとき、クロック停止回路のクロック停止制御信号を抑
止するクロック停止抑止回路と、クロック停止回路のク
ロック停止制御信号を保持するステータスレジスタを設
けることにより、クロックを供給した状態で疑似的な重
障害診断を行うことができ、かつ重障害が発生したとき
に、その障害を検出する回路及び障害発生時以後の誤作
動を防ぐためのクロック停止回路が正常に動作するか否
かを診断することができるという効果を有する。
第１図は第１の発明の一実施例のブロック図、第２図は
第２の発明の一実施例のブロック図である。 １０・・・・・・入出力制振部、２０−・−・・・メモ
リ、３０・・・・・・マイクロプロセッサ、４０ａ、４
０ｂ・−・・・・受信レジスタ、５０−・−・−疑似障
害レジスタ、６０ａ、６０ｂ・・−・・・クロック停止
抑止回路、７０・・・・・・クロック停止回路、８０・
・・−・・重障害チエツク回路、９０・・・・・・ステ
ータスレジスタ、１００・・・・・−バス、１１０・・
・・・・疑似重障害モード信号、１２０・・・・・−タ
イマ。
第２の発明の一実施例のブロック図である。 １０・・・・・・入出力制振部、２０−・−・・・メモ
リ、３０・・・・・・マイクロプロセッサ、４０ａ、４
０ｂ・−・・・・受信レジスタ、５０−・−・−疑似障
害レジスタ、６０ａ、６０ｂ・・−・・・クロック停止
抑止回路、７０・・・・・・クロック停止回路、８０・
・・−・・重障害チエツク回路、９０・・・・・・ステ
ータスレジスタ、１００・・・・・−バス、１１０・・
・・・・疑似重障害モード信号、１２０・・・・・−タ
イマ。
Claims (1)
- 【特許請求の範囲】 １、疑似的な障害であることを示す疑似障害モード信号
を格納する疑似障害レジスタと、装置内部に障害が発生
したとき強制的にクロックを停止させるためのクロック
停止制御信号を出力するクロック停止手段とを有し、外
部から与えられた疑似的な障害を発生させるための情報
を受信して前記疑似的な障害であることを示す疑似障害
モード信号を生成し、疑似的に障害を発生させ疑似障害
診断を行うデータ処理装置において、 （Ａ）前記疑似障害レジスタから疑似障害モード信号を
読み出し、前記クロック停止手段のクロック停止制御信
号を抑止する手段、 （Ｂ）前記クロック停止手段から出力されたクロック停
止制御信号を保持するステータスレジスタ、 を有したことを特徴とするデータ処理装置。 ２、疑似的な障害であることを示す疑似障害モード信号
を格納する疑似障害レジスタと、装置内部に障害が発生
したとき強制的にクロックを停止させるためのクロック
停止制御信号を出力するクロック停止手段とを有し、外
部から与えられた疑似的な障害を発生させるための情報
を受信して前記疑似的な障害であることを示す疑似障害
モード信号を生成し、疑似的に障害を発生させ疑似障害
診断を行うデータ処理装置において、 （Ａ）定められた時間経過したとき、オーバフロー信号
を出力するタイマ、 （Ｂ）前記疑似障害レジスタから疑似障害モード信号を
読み出し、前記タイマを作動させ、前記タイマのオーバ
フロー信号が検出されると、前記クロック停止手段のク
ロック停止制御信号を抑止する手段、 （Ｃ）前記クロック停止手段から出力されたクロック停
止制御信号を保持するステータスレジスタ、 を有したことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030125A JP2605440B2 (ja) | 1990-02-08 | 1990-02-08 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030125A JP2605440B2 (ja) | 1990-02-08 | 1990-02-08 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03233641A true JPH03233641A (ja) | 1991-10-17 |
| JP2605440B2 JP2605440B2 (ja) | 1997-04-30 |
Family
ID=12295056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2030125A Expired - Lifetime JP2605440B2 (ja) | 1990-02-08 | 1990-02-08 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605440B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158051A (ja) * | 1984-08-28 | 1986-03-25 | Nec Corp | 擬似故障発生方式 |
| JPS6376026A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 大規模集積回路のエラ−チエツク方式 |
-
1990
- 1990-02-08 JP JP2030125A patent/JP2605440B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158051A (ja) * | 1984-08-28 | 1986-03-25 | Nec Corp | 擬似故障発生方式 |
| JPS6376026A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 大規模集積回路のエラ−チエツク方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2605440B2 (ja) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491787A (en) | Fault tolerant digital computer system having two processors which periodically alternate as master and slave | |
| US6076172A (en) | Monitoting system for electronic control unit | |
| WO2015068285A1 (ja) | プログラマブルデバイス及びこれを用いた電子システム装置 | |
| JPH03233641A (ja) | データ処理装置 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JPH0384640A (ja) | 障害情報通知方式 | |
| JPS59114648A (ja) | 診断装置 | |
| JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| JPH0535455B2 (ja) | ||
| JPH0368035A (ja) | 情報処理装置 | |
| JPH1021121A (ja) | マイクロコンピュータ装置 | |
| JPH04252344A (ja) | コンピュータシステム | |
| JPH0581059A (ja) | マルチプロセツサシステム | |
| JP2000330798A (ja) | 割込制御装置および割込制御検証方法 | |
| JPH05289946A (ja) | メモリ制御方式 | |
| JPH04235368A (ja) | 障害検出抑止回路 | |
| JPH03202926A (ja) | データ処理装置 | |
| JPH0314032A (ja) | 電子機器の活性保守方式 | |
| JPH0528052A (ja) | メモリアクセス制御異常回復方法 | |
| JPS62140152A (ja) | メモリ診断方式 | |
| JPH10228389A (ja) | 故障検出診断装置 | |
| JPH1049403A (ja) | マイクロプロセッサの異常診断装置 | |
| JPS63150744A (ja) | 論理装置の履歴解析装置 |