JPS6158051A - 擬似故障発生方式 - Google Patents
擬似故障発生方式Info
- Publication number
- JPS6158051A JPS6158051A JP59178991A JP17899184A JPS6158051A JP S6158051 A JPS6158051 A JP S6158051A JP 59178991 A JP59178991 A JP 59178991A JP 17899184 A JP17899184 A JP 17899184A JP S6158051 A JPS6158051 A JP S6158051A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- central processing
- pseudo
- execution unit
- execution part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発ｉ男はデータ処理装置にふ・ける擬似故障発生方式
に関し、特に中央処理装置のエラー検出機能の正常性の
確認、°および中央処理装置の診断のために使用される
故障辞書の評価を行うために擬似故障を発生させる擬似
故障発生方式に関する。
に関し、特に中央処理装置のエラー検出機能の正常性の
確認、°および中央処理装置の診断のために使用される
故障辞書の評価を行うために擬似故障を発生させる擬似
故障発生方式に関する。
（従来の技術）
従来、擬似故障を発生させるためには、人手によ）擬似
故障を中央処理装置の所望する場所に挿入する方式が採
用されていた。この場合、人手で擬似故障をひとつひと
つ設定して、その結果を得なければならないため作業効
率が低かった。さらに最近では、装置の高密度実装によ
υ設定端子が微小化されたり、あるいは設定端子自体が
設けられていないため、人手による擬似故障の設定は困
難になってきている。
故障を中央処理装置の所望する場所に挿入する方式が採
用されていた。この場合、人手で擬似故障をひとつひと
つ設定して、その結果を得なければならないため作業効
率が低かった。さらに最近では、装置の高密度実装によ
υ設定端子が微小化されたり、あるいは設定端子自体が
設けられていないため、人手による擬似故障の設定は困
難になってきている。
（発明が解決しようとする問題点）
上記の作業効率の低さを改善する方式として、中央処理
装置の命令により乱数的に擬似故障を発生させる方式も
ある。しかし、この方式はあらかじめ定められた擬似故
障のみを発生させるものであったため、汎用性がないと
云う欠点があった。
装置の命令により乱数的に擬似故障を発生させる方式も
ある。しかし、この方式はあらかじめ定められた擬似故
障のみを発生させるものであったため、汎用性がないと
云う欠点があった。
本発明の目的は、中央処理装置にデータをスキャンイン
したシ、中央処理装置の内部データをスキャンアウトす
る手段を使って中央処理装置により所望される個所へエ
ラーを発生させることによって上記欠点を除去し、上記
作業効介の向上と共に汎用性を拡大させて擬似故障の設
定を容易にすると共に汎用化できるように構成した擬似
故障発生方式を提供することにある。
したシ、中央処理装置の内部データをスキャンアウトす
る手段を使って中央処理装置により所望される個所へエ
ラーを発生させることによって上記欠点を除去し、上記
作業効介の向上と共に汎用性を拡大させて擬似故障の設
定を容易にすると共に汎用化できるように構成した擬似
故障発生方式を提供することにある。
（問題点を解決するための手段）
本発明による擬似故障発生方式は実行部と、実行部停止
手段と、疑似故障設定手段と、実行部再開手段とを具備
して構成することにょシ実現したものである。
手段と、疑似故障設定手段と、実行部再開手段とを具備
して構成することにょシ実現したものである。
実行部は、命令を解読して実行するためのものである。
実行部停止手段は、実行部の動作を停止させるように停
止信号を発生させるためのものである。
止信号を発生させるためのものである。
疑似故障設定手段は実行部に任意のデータをスキャンイ
ンして書込むと共に、実行部の内部状態情報をスキャン
アウトして読出すことによシ実行部に対して擬似故障を
設定するためのものである。
ンして書込むと共に、実行部の内部状態情報をスキャン
アウトして読出すことによシ実行部に対して擬似故障を
設定するためのものである。
実行部再開手段は、動作停止状態にある実行部の動作を
再開させるように再開信号を発生させるためのものであ
る。
再開させるように再開信号を発生させるためのものであ
る。
（実 施例）
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は、本発明による擬似故障発生方式を実現するた
めの一実施例を示すブロック図である。第１図に示す装
置は中央処理装置１０と、プロセサ２０と、入力装置２
１とによって構成される。中央処理装置１０は命令レジ
スタ１１０と、デコーダ１１１と、実行部１１２と、診
断制御部１１５と、第１のアドレス退避レジスタ１１９
と、第２のアドレス退避レジスタ１２１と、命令カウン
タ１２３と、エラー検出部１２５と、イニシャライズ部
１２８とから成立つ。プロセサ２０は処理部２２を備え
ている。
めの一実施例を示すブロック図である。第１図に示す装
置は中央処理装置１０と、プロセサ２０と、入力装置２
１とによって構成される。中央処理装置１０は命令レジ
スタ１１０と、デコーダ１１１と、実行部１１２と、診
断制御部１１５と、第１のアドレス退避レジスタ１１９
と、第２のアドレス退避レジスタ１２１と、命令カウン
タ１２３と、エラー検出部１２５と、イニシャライズ部
１２８とから成立つ。プロセサ２０は処理部２２を備え
ている。
第１図において、命令レジスタ１０はプログラム命令を
保持し、デコーダ１１１はプログラム命令を解読し、保
守診断命令検出信号を発生して実行部１１２のクロック
の停止を指示する。
保持し、デコーダ１１１はプログラム命令を解読し、保
守診断命令検出信号を発生して実行部１１２のクロック
の停止を指示する。
制御信号は診断制御部１１５とプロセサ２０とのインタ
ーフェースを制御し、制御信号線１１６を介してプロセ
サ２０に割込みを起させる。
ーフェースを制御し、制御信号線１１６を介してプロセ
サ２０に割込みを起させる。
信号線１１７上のスキャンＩ１０インターフェース信号
は、中央処理装置１０にデータをスキャンインしたり、
あるいは中央処理装置１０の内部データをスキャンアウ
トしたりするためのものである。クロックスタート信号
は、信号線１１８を介して診断制御部１１５から実行部
１１２に送出される。第１および第２の退避レジスタ１
１９．１２１はプログラムのアドレスを退避するための
ものである。アドレスは読込み用インターフェース信号
線１２０，１２２を介してそれぞれ第１および第２のア
ドレス退避レジスタ１１９．１２１ニ読込まれる。デー
タは書込み用インターフェース信号線１２４を介して命
令カウンタ１２３に書込まれる。エラー検出部１２５は
、中央処理装置１０のエラーを検出するためのものであ
る。エラーが発生すると、エラー検出部１２５によって
検出されたエラーはエラー報告用インターフェース信号
線１２６を介して処理部２２に送出される。この時、実
行部１１２の動作停止はクロックストップ信号線１２７
を介して指示される。イニシャライズ部１２８は、イニ
シャライズ信号線１２９を介して送出されたイニシャラ
イズ信号により動作する。
は、中央処理装置１０にデータをスキャンインしたり、
あるいは中央処理装置１０の内部データをスキャンアウ
トしたりするためのものである。クロックスタート信号
は、信号線１１８を介して診断制御部１１５から実行部
１１２に送出される。第１および第２の退避レジスタ１
１９．１２１はプログラムのアドレスを退避するための
ものである。アドレスは読込み用インターフェース信号
線１２０，１２２を介してそれぞれ第１および第２のア
ドレス退避レジスタ１１９．１２１ニ読込まれる。デー
タは書込み用インターフェース信号線１２４を介して命
令カウンタ１２３に書込まれる。エラー検出部１２５は
、中央処理装置１０のエラーを検出するためのものであ
る。エラーが発生すると、エラー検出部１２５によって
検出されたエラーはエラー報告用インターフェース信号
線１２６を介して処理部２２に送出される。この時、実
行部１１２の動作停止はクロックストップ信号線１２７
を介して指示される。イニシャライズ部１２８は、イニ
シャライズ信号線１２９を介して送出されたイニシャラ
イズ信号により動作する。
次に、第１図を参照して本実施例の動作を説明する。
中央処理袋［１０は、その内部のすべての論理回路を動
作させるためのエクナサイザと呼ばれる主記憶装置に格
納されているプログラムの実行を開始する。エクササイ
ザは自身の初期設定ルーチンの先頭アドレスを第１のア
ドレス退避ルーチン１１９に退避して再開処理に備え、
リスタートルーチンの先頭アドレスを第２のアドレス退
避レジスタ１２１に退避して再開処理に備える。次に、
中央処理装置１０は保守診断命令を実行する。保守診断
命令が命令レジスタ・１１０に格納され、デコーダ１１
１によって解読されると、保守診断命令検出信号が発生
する。保守診断命令検出信号は信号線１１３上のクロッ
クストップ４１号をオンにして実行部１１２の動作を停
止させる。同時に、割込み信号線１１４および診断制御
部１１５を通してプロセサ２０へ割込みが発生する。
作させるためのエクナサイザと呼ばれる主記憶装置に格
納されているプログラムの実行を開始する。エクササイ
ザは自身の初期設定ルーチンの先頭アドレスを第１のア
ドレス退避ルーチン１１９に退避して再開処理に備え、
リスタートルーチンの先頭アドレスを第２のアドレス退
避レジスタ１２１に退避して再開処理に備える。次に、
中央処理装置１０は保守診断命令を実行する。保守診断
命令が命令レジスタ・１１０に格納され、デコーダ１１
１によって解読されると、保守診断命令検出信号が発生
する。保守診断命令検出信号は信号線１１３上のクロッ
クストップ４１号をオンにして実行部１１２の動作を停
止させる。同時に、割込み信号線１１４および診断制御
部１１５を通してプロセサ２０へ割込みが発生する。
プロセサ２０は中央処理装置１０からの保守診断命令検
出信号に応じた割込みを契機に、前もって入力装置２１
から読込まれ、処理部２２に格納されている中央処理装
置１０の論理回路構成情報および擬似故障情報をもとに
して、擬似故障の種類および疑似故障設定場所を決定す
る。次に、スキャンＩ１０インターフェース信号線１１
７を通して実際に擬似故障を中央処理装置１０に設定す
る。
出信号に応じた割込みを契機に、前もって入力装置２１
から読込まれ、処理部２２に格納されている中央処理装
置１０の論理回路構成情報および擬似故障情報をもとに
して、擬似故障の種類および疑似故障設定場所を決定す
る。次に、スキャンＩ１０インターフェース信号線１１
７を通して実際に擬似故障を中央処理装置１０に設定す
る。
次に、この擬似故諺の設定方法を例として挙げ、以下に
動作を詳細に説明する。例えば、成るレジスタにパリテ
ィエラーを設定したい場合には、プロセサ２０はスキャ
ンＩ１０インターフェース信号線１１７を通して上記レ
ジスタの内容′５ｒ：読込む。このデータの込ずれか１
ビツトを反転させることによりパリティエラーデータを
作成し、このパリティエラーデータをスキャンエ１０イ
ンターフェース信号線１１７を介して上記レジスタに書
込む。斯くして、上記レジスタにパリティエラーを設定
することができる。
動作を詳細に説明する。例えば、成るレジスタにパリテ
ィエラーを設定したい場合には、プロセサ２０はスキャ
ンＩ１０インターフェース信号線１１７を通して上記レ
ジスタの内容′５ｒ：読込む。このデータの込ずれか１
ビツトを反転させることによりパリティエラーデータを
作成し、このパリティエラーデータをスキャンエ１０イ
ンターフェース信号線１１７を介して上記レジスタに書
込む。斯くして、上記レジスタにパリティエラーを設定
することができる。
所望の場所に擬似故障を設定した鏝、プロセサ２０は第
２のアドレス退避レジスタ１２１の内容。
２のアドレス退避レジスタ１２１の内容。
を読込み用インターフェース信号線１２２を介して読込
み、それを書込み用インターフェース信号線１２４を介
して命令カウンタ１２３に書込む。
み、それを書込み用インターフェース信号線１２４を介
して命令カウンタ１２３に書込む。
次に、プロセサ２０は停止状悪にある中央処理装置１０
のハードウェアシーケンスを続行、させるため、制御信
号線１１６を介して診断制御部１１５に対して実行部１
１２のクロックをスタートさせるように指示する。診断
制御部１１５は信号線１１Ｂ上のクロックスタート信号
をオンにし、実行部１１２のクロックをスタートさせる
。
のハードウェアシーケンスを続行、させるため、制御信
号線１１６を介して診断制御部１１５に対して実行部１
１２のクロックをスタートさせるように指示する。診断
制御部１１５は信号線１１Ｂ上のクロックスタート信号
をオンにし、実行部１１２のクロックをスタートさせる
。
動作停止状態から解除された中央処理装置１０はエクサ
サイザを実行し続けるが、エクササイザによって上記の
擬似故障が設定された部分をアクティベートした場合に
はエラーが発生する。
サイザを実行し続けるが、エクササイザによって上記の
擬似故障が設定された部分をアクティベートした場合に
はエラーが発生する。
このエラーは、エラー検出回路１２５によって検出され
る。エラー検出回路１２５はエラー報告インターフェー
ス信号線１２６を介してプロセサ２０に割込むと同時に
、信号線１２７上のクロックストップ信号をオンにして
実行部１１２の動作を停止させる。プロセサ２０は上記
割込みを解決し、中央処理装置１０のエラー検出機能の
正常性の評価、および中央処理装置１ｏの診断用故障辞
書の評価を行う。
る。エラー検出回路１２５はエラー報告インターフェー
ス信号線１２６を介してプロセサ２０に割込むと同時に
、信号線１２７上のクロックストップ信号をオンにして
実行部１１２の動作を停止させる。プロセサ２０は上記
割込みを解決し、中央処理装置１０のエラー検出機能の
正常性の評価、および中央処理装置１ｏの診断用故障辞
書の評価を行う。
上記に必要な処理を完了した後、プロセサ２０は処理部
２２に格納されている中央処理装置１０の論理回路構成
情報および擬似故障情報をもとにして、次に設定すべき
擬似故障の種類および疑似故障設定場所を求める。
２２に格納されている中央処理装置１０の論理回路構成
情報および擬似故障情報をもとにして、次に設定すべき
擬似故障の種類および疑似故障設定場所を求める。
次に、信号線１２９上のイニシャライズ信号をオンにし
てイニシャライズ回路１２８を起動し、中央処理装置ｌ
Ｏを初期設定した後、エクササイザの初期設定ルーチン
の先頭アドレスが格納されて−るレジスタ１１９の内容
を、読込み用インターフェース信号線１２０を介して読
込む。次に、読込まれたオーダは書込み用インターフェ
ース信号線１２４を介して命令カウンタ１２３に書込ま
れる。次に、クロックスタート信号を発生してクロック
スタート信号線１１８を介して動作停止状態にある中央
処理装置１０のクロックをスタートさせる。これによっ
て、エクササイザの初期設定ルーチンに制御を渡すこと
ができる。再びエクササイザの初期設定ルーチンが起動
され、疑似故障設定からエラー検出機能の正常性の確認
、および故障辞書の評価までの一連の手順が繰り返され
る。
てイニシャライズ回路１２８を起動し、中央処理装置ｌ
Ｏを初期設定した後、エクササイザの初期設定ルーチン
の先頭アドレスが格納されて−るレジスタ１１９の内容
を、読込み用インターフェース信号線１２０を介して読
込む。次に、読込まれたオーダは書込み用インターフェ
ース信号線１２４を介して命令カウンタ１２３に書込ま
れる。次に、クロックスタート信号を発生してクロック
スタート信号線１１８を介して動作停止状態にある中央
処理装置１０のクロックをスタートさせる。これによっ
て、エクササイザの初期設定ルーチンに制御を渡すこと
ができる。再びエクササイザの初期設定ルーチンが起動
され、疑似故障設定からエラー検出機能の正常性の確認
、および故障辞書の評価までの一連の手順が繰り返され
る。
（発明の効果）
本発明には以上説明したように、中央処理装置が保守診
断命令を実行した時にいったん動作を停止した後、スキ
ャンＩ１０インターフエ−ス信号線を使って擬似故障を
プロセサから中央処理装量に設定し、クロックをスター
トさせてハードウェアシーケンスを維持させることによ
シ、疑似故障設定の容易化ならびに汎用化を実現できる
と云う効果がある。
断命令を実行した時にいったん動作を停止した後、スキ
ャンＩ１０インターフエ−ス信号線を使って擬似故障を
プロセサから中央処理装量に設定し、クロックをスター
トさせてハードウェアシーケンスを維持させることによ
シ、疑似故障設定の容易化ならびに汎用化を実現できる
と云う効果がある。
第１図は、本発明による擬似故障発生方式の一実施例を
示すブロック図である。 １０・・・中央処理装置 ２０・・・プロセサ２１・
・・入力装置 ２２・・・処理部１１０・・・命
令レジスタ １１１・・・デコーダ１１２・・・実行
部 １１５・・・診断制御部１１９ 、１２１・・
・アドレス退避レジスタ１２３・・・命令カウンタ １２５・・・エラー検出部 １２８・・・イニシャライズ部 １１３、１１４．１１６．１１７，１１８．１２０，１
２２．１２４．１２６゜１２７、１２９・・・信号線 第１図 １θ
示すブロック図である。 １０・・・中央処理装置 ２０・・・プロセサ２１・
・・入力装置 ２２・・・処理部１１０・・・命
令レジスタ １１１・・・デコーダ１１２・・・実行
部 １１５・・・診断制御部１１９ 、１２１・・
・アドレス退避レジスタ１２３・・・命令カウンタ １２５・・・エラー検出部 １２８・・・イニシャライズ部 １１３、１１４．１１６．１１７，１１８．１２０，１
２２．１２４．１２６゜１２７、１２９・・・信号線 第１図 １θ
Claims (1)
- 命令を解読して実行するための実行部と、前記実行部の
動作を停止させるように停止信号を発生させるための実
行部停止手段と、前記実行部に任意のデータをスキャン
インして書込むと共に前記実行部の内部状態情報をスキ
ャンアウトして読出すことにより前記実行部に対して擬
似故障を設定するための疑似故障設定手段と、動作停止
状態にある前記実行部の動作を再開させるように再開信
号を発生させるための実行部再開手段とを具備して構成
したことを特徴とする擬似故障発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59178991A JPS6158051A (ja) | 1984-08-28 | 1984-08-28 | 擬似故障発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59178991A JPS6158051A (ja) | 1984-08-28 | 1984-08-28 | 擬似故障発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6158051A true JPS6158051A (ja) | 1986-03-25 |
Family
ID=16058202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59178991A Pending JPS6158051A (ja) | 1984-08-28 | 1984-08-28 | 擬似故障発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158051A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671325A (en) * | 1979-11-16 | 1981-06-13 | Pioneer Electronic Corp | Preset receiver of electronic type |
| JPS6421544A (en) * | 1987-07-17 | 1989-01-24 | Hitachi Ltd | Fault generation system |
| JPH03233641A (ja) * | 1990-02-08 | 1991-10-17 | Nec Corp | データ処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5659354A (en) * | 1979-10-18 | 1981-05-22 | Nec Corp | Pseudo fault test system |
| JPS5950858A (ja) * | 1982-09-11 | 1984-03-24 | リンケ−ホ−フマン−ブツシユ・ヴアゴ−ン−フア−ルツオイク−マシ−ネン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 鉄道車輌のための連絡通路保護体 |
-
1984
- 1984-08-28 JP JP59178991A patent/JPS6158051A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5659354A (en) * | 1979-10-18 | 1981-05-22 | Nec Corp | Pseudo fault test system |
| JPS5950858A (ja) * | 1982-09-11 | 1984-03-24 | リンケ−ホ−フマン−ブツシユ・ヴアゴ−ン−フア−ルツオイク−マシ−ネン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 鉄道車輌のための連絡通路保護体 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671325A (en) * | 1979-11-16 | 1981-06-13 | Pioneer Electronic Corp | Preset receiver of electronic type |
| JPS6158051B2 (ja) * | 1979-11-16 | 1986-12-10 | Pioneer Electronic Corp | |
| JPS6421544A (en) * | 1987-07-17 | 1989-01-24 | Hitachi Ltd | Fault generation system |
| JPH03233641A (ja) * | 1990-02-08 | 1991-10-17 | Nec Corp | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| JP2513417B2 (ja) | 情報処理装置 | |
| JPS6158051A (ja) | 擬似故障発生方式 | |
| JPH0368035A (ja) | 情報処理装置 | |
| JPH0682323B2 (ja) | デバッグ用マイクロプロセッサ | |
| JP3011166B2 (ja) | デバッグ回路 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| JPH04277847A (ja) | メモリ装置 | |
| JPH05241821A (ja) | データ処理装置 | |
| JPH03175539A (ja) | デバッグ用マイクロプロセッサ | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPS58129555A (ja) | マイクロプログラム制御装置 | |
| JPH02189637A (ja) | マイクロブログラム制御装置 | |
| JPH04332996A (ja) | 障害処理システム | |
| JPH0148563B2 (ja) | ||
| JPH06208461A (ja) | マイクロプロセッサ | |
| JPH06273486A (ja) | スキャン方式 | |
| JPH07121396A (ja) | エミュレータ | |
| JPH03202926A (ja) | データ処理装置 | |
| JPH064412A (ja) | ローカルメモリ検査訂正回路 | |
| JPH05250207A (ja) | デバッグ保守システム | |
| JPH07319724A (ja) | エミュレーションｃｐｕ | |
| JPH05289946A (ja) | メモリ制御方式 | |
| JPH04342032A (ja) | 中央処理装置および方法 |