JPH0368035A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0368035A JPH0368035A JP1205213A JP20521389A JPH0368035A JP H0368035 A JPH0368035 A JP H0368035A JP 1205213 A JP1205213 A JP 1205213A JP 20521389 A JP20521389 A JP 20521389A JP H0368035 A JPH0368035 A JP H0368035A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- address
- data
- memory
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 230000010365 information processing Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置に関し、特に情報処理装置の障害
発生時における再スタート制御に関する。
発生時における再スタート制御に関する。
従来技術
従来、情報処理装置においては、装置内に有するメモリ
に障害が検出されると、装置内のブリッププロップやレ
ジスタ類に対してリセットを行った後に、再スタートを
行っている。
に障害が検出されると、装置内のブリッププロップやレ
ジスタ類に対してリセットを行った後に、再スタートを
行っている。
この再スタートを行うとき、メモリの全アドレスに対し
て初期設定データを書込むことによって、メモリの間欠
障害(特にソフトエラー)に対処していた。
て初期設定データを書込むことによって、メモリの間欠
障害(特にソフトエラー)に対処していた。
このような従来の情報処理装置では、再スタート時にメ
モリの全アドレスに対して初期設定データを書込む動作
が必要となるため、再スタートに時間がかかるという欠
点がある。
モリの全アドレスに対して初期設定データを書込む動作
が必要となるため、再スタートに時間がかかるという欠
点がある。
このメモリの全アドレスに対する初期設定ブタの書込み
を行わないと、障害発生アドレスからデータを読出すと
きに再び障害となってしまうため、この処理動作は必須
となる。
を行わないと、障害発生アドレスからデータを読出すと
きに再び障害となってしまうため、この処理動作は必須
となる。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、障害発生時の再スタートの時間を短縮す
ることができる情報処理装置の提供を目的とする。
されたもので、障害発生時の再スタートの時間を短縮す
ることができる情報処理装置の提供を目的とする。
発明の構成
本発明による情報処理装置は、読出し書込み自在なメモ
リを有する情報処理装置であって、前記メモリから読出
されたデータにおける障害の有無を検出する検出手段と
、前記検出手段により前記障害が検出されたとき、該障
害が発生したアドレスを保持する保持手段と、前記障害
に対する処理が柊rし、装置内で処理動作が再開される
ときに前記保持手段に保持されたアドレスに所定データ
を書込むよう制御する制御手段とを設けたことを特徴と
する。
リを有する情報処理装置であって、前記メモリから読出
されたデータにおける障害の有無を検出する検出手段と
、前記検出手段により前記障害が検出されたとき、該障
害が発生したアドレスを保持する保持手段と、前記障害
に対する処理が柊rし、装置内で処理動作が再開される
ときに前記保持手段に保持されたアドレスに所定データ
を書込むよう制御する制御手段とを設けたことを特徴と
する。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、アドレス選択回路1は通常動作時にノ
ーマルアドレスを選択し、再スタート時に障害発生アド
レスを選択する。
る。図において、アドレス選択回路1は通常動作時にノ
ーマルアドレスを選択し、再スタート時に障害発生アド
レスを選択する。
ライトデータ選択回路2は通常動作時にノーマルライト
データを選択し、再スタート時に初期設定データ(たと
えばパリティを保障したオール″0”のデータ)または
所定データ(たとえば障害発生アドレスに格納すべき正
しい元のデータ)を選択する。
データを選択し、再スタート時に初期設定データ(たと
えばパリティを保障したオール″0”のデータ)または
所定データ(たとえば障害発生アドレスに格納すべき正
しい元のデータ)を選択する。
障害アドレスレジスタ3はメモリ4からのブタの読出し
時に障害検出回路5で障害が検出されると、そのときの
障害発生アドレスを障害検出回路5からの障害報告に応
答して保持する。
時に障害検出回路5で障害が検出されると、そのときの
障害発生アドレスを障害検出回路5からの障害報告に応
答して保持する。
メモリ4はオア回路7を介して人力されるライト指示に
したがって、アドレス選択回路1からのアドレスにライ
トデータ選択回路2からのライトデータが書込まれる。
したがって、アドレス選択回路1からのアドレスにライ
トデータ選択回路2からのライトデータが書込まれる。
障害検出回路5はメモリ4からのリードデータに対して
パリティチエツクを行い、メモリ4における障害を検出
する。
パリティチエツクを行い、メモリ4における障害を検出
する。
再スタート制御回路6は再スタート時にアドレス選択回
路1に障害アドレスレジスタ3に保持された障害発生ア
ドレスを選択するように指示し、ライトデータ選択回路
2に初期設定データまたは所定データを選択するように
指示するとともに、オア回路7を介してメモリ4にライ
ト指示を出力する。
路1に障害アドレスレジスタ3に保持された障害発生ア
ドレスを選択するように指示し、ライトデータ選択回路
2に初期設定データまたは所定データを選択するように
指示するとともに、オア回路7を介してメモリ4にライ
ト指示を出力する。
次に、第1図を用いて本発明の一実施例の動作について
説明する。
説明する。
装置が通常動作を行っている場合、再スタート制御回路
6の指示によりアドレス選択回路1はノマルアドレスを
選択し、ライトデータ選択回路2はノーマルデータを選
択している。
6の指示によりアドレス選択回路1はノマルアドレスを
選択し、ライトデータ選択回路2はノーマルデータを選
択している。
このとき、再スタート制御回路6はメモリ4に対してラ
イト指示を出力していないので、他の回路(図示せず)
からのノーマルアドレスによってメモリ4からデータが
読出されたり、他の回路からのノーマルアドレスおよび
ノーマルライト指示によってメモリ4にノーマルライト
データが書込まれたりしている。
イト指示を出力していないので、他の回路(図示せず)
からのノーマルアドレスによってメモリ4からデータが
読出されたり、他の回路からのノーマルアドレスおよび
ノーマルライト指示によってメモリ4にノーマルライト
データが書込まれたりしている。
このメモリ4にソフトエラーなどの間欠障害が発生し、
メモリ4内部のあるアドレスのデータが1ビット反転し
た場合、ノーマルアドレスによって該アドレスからデー
タが読出されると、メモリ4からのリードデータにパリ
ティエラーが発生ずる。
メモリ4内部のあるアドレスのデータが1ビット反転し
た場合、ノーマルアドレスによって該アドレスからデー
タが読出されると、メモリ4からのリードデータにパリ
ティエラーが発生ずる。
障害検出回路5ではこのパリティエラーを検出すると、
障害アドレスレジスタ3が障害発生アドレスを取込んだ
ところで、障害アドレスレジスタ3にホールドを指示し
、装置内の障害処理部(図示せず)に障害発生報告を行
う。
障害アドレスレジスタ3が障害発生アドレスを取込んだ
ところで、障害アドレスレジスタ3にホールドを指示し
、装置内の障害処理部(図示せず)に障害発生報告を行
う。
障害処理部は障害検出回路5からの障害発生報告を受取
ると、障害アドレスレジスタ3を除く装置内のフリップ
フロップ(図示せず)およびレジスタ類(図示せず)を
リセットし、再スタート制御回路6に再スタート指示を
送出する。
ると、障害アドレスレジスタ3を除く装置内のフリップ
フロップ(図示せず)およびレジスタ類(図示せず)を
リセットし、再スタート制御回路6に再スタート指示を
送出する。
再スタート制御回路6は障害処理部からの再スタート指
示を受取ると、アドレス選択回路1に障害アドレスレジ
スタ3に保持された障害発生アドレスを選択するように
指示し、ライトデータ選択回路2に初期設定データまた
は所定データを選択するように指示するとともに、メモ
リ4に対してライト指示を出力する。
示を受取ると、アドレス選択回路1に障害アドレスレジ
スタ3に保持された障害発生アドレスを選択するように
指示し、ライトデータ選択回路2に初期設定データまた
は所定データを選択するように指示するとともに、メモ
リ4に対してライト指示を出力する。
よって、メモリ4では再スタート制御回路6からのライ
ト指示にしたがって、アドレス選択回路1で選択された
障害発生アドレスにライトデータ選択回路2で選択され
た初期設定データまたは所定データが書込まれる。
ト指示にしたがって、アドレス選択回路1で選択された
障害発生アドレスにライトデータ選択回路2で選択され
た初期設定データまたは所定データが書込まれる。
すなわち、メモリ4においてデータが1ビット反転して
パリティエラーを起こしていたアドレスに対してパリテ
ィの正しいデータが書込まれる。
パリティエラーを起こしていたアドレスに対してパリテ
ィの正しいデータが書込まれる。
これにより、該アドレスからデータが読出されてもパリ
ティエラーが発生することはない。
ティエラーが発生することはない。
メモリ4の障害発生アドレスにパリティの正しいデータ
が書込まれると、再スタート制御回路6はアドレス選択
回路1にノーマルアドレスを選択するように指示し、ラ
イトデータ選択回路2にノーマルライトデータを選択す
るように指示することにより、メモリ4に対する制御が
正常な動作状態に戻る。
が書込まれると、再スタート制御回路6はアドレス選択
回路1にノーマルアドレスを選択するように指示し、ラ
イトデータ選択回路2にノーマルライトデータを選択す
るように指示することにより、メモリ4に対する制御が
正常な動作状態に戻る。
このように、障害検出回路5がメモリ4からのり一ドデ
ータに障害を検出したとき、その障害が検出されたとき
の障害発生アドレスを障害アドレスレジスタ3に保持し
ておき、再スタート時に障害発生アドレスに・のみ初期
設定データまたは所定データを書込むようにすることに
よって、メモリ4の間欠障害(特にソフトエラー)に対
処することができるとともに、障害発生時の再スタート
の時間を短縮することができる。
ータに障害を検出したとき、その障害が検出されたとき
の障害発生アドレスを障害アドレスレジスタ3に保持し
ておき、再スタート時に障害発生アドレスに・のみ初期
設定データまたは所定データを書込むようにすることに
よって、メモリ4の間欠障害(特にソフトエラー)に対
処することができるとともに、障害発生時の再スタート
の時間を短縮することができる。
発明の詳細
な説明したように本発明によれば、メモリから読出され
たデータに障害が検出されたとき、該障害が発生したア
ドレスを保持しておき、該障害に対する処理が終了し、
装置内で処理動作か再開されるときにその保持されたア
ドレスにのみ所定データを書込むようにすることによっ
て、障害発生時の再スタートの時間を短縮することがで
きるという効果がある。
たデータに障害が検出されたとき、該障害が発生したア
ドレスを保持しておき、該障害に対する処理が終了し、
装置内で処理動作か再開されるときにその保持されたア
ドレスにのみ所定データを書込むようにすることによっ
て、障害発生時の再スタートの時間を短縮することがで
きるという効果がある。
第1図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 1・・・・・・アドレス選択回路 2・・・・・・ライトデータ選択回路 3・・・・・・障害アドレスレジスタ 4・・・・・・メモリ 5・・・・・・障害検出回路 6・・・・・・再スタート制御回路
る。 主要部分の符号の説明 1・・・・・・アドレス選択回路 2・・・・・・ライトデータ選択回路 3・・・・・・障害アドレスレジスタ 4・・・・・・メモリ 5・・・・・・障害検出回路 6・・・・・・再スタート制御回路
Claims (1)
- (1)読出し書込み自在なメモリを有する情報処理装置
であって、前記メモリから読出されたデータにおける障
害の有無を検出する検出手段と、前記検出手段により前
記障害が検出されたとき、該障害が発生したアドレスを
保持する保持手段と、前記障害に対する処理が終了し、
装置内で処理動作が再開されるときに前記保持手段に保
持されたアドレスに所定データを書込むよう制御する制
御手段とを設けたことを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1205213A JPH0368035A (ja) | 1989-08-08 | 1989-08-08 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1205213A JPH0368035A (ja) | 1989-08-08 | 1989-08-08 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0368035A true JPH0368035A (ja) | 1991-03-25 |
Family
ID=16503278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1205213A Pending JPH0368035A (ja) | 1989-08-08 | 1989-08-08 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0368035A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014035730A (ja) * | 2012-08-10 | 2014-02-24 | Hitachi Automotive Systems Ltd | 車両用制御装置 |
-
1989
- 1989-08-08 JP JP1205213A patent/JPH0368035A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014035730A (ja) * | 2012-08-10 | 2014-02-24 | Hitachi Automotive Systems Ltd | 車両用制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0368035A (ja) | 情報処理装置 | |
JPH1165898A (ja) | 電子計算機の保守方式 | |
JP2751822B2 (ja) | Fifoメモリ装置のメモリ制御方法 | |
JPH0652065A (ja) | メモリ制御回路 | |
JPS59114648A (ja) | 診断装置 | |
JPS6158051A (ja) | 擬似故障発生方式 | |
JP2665039B2 (ja) | マイクロプログラム制御装置 | |
JPH02178862A (ja) | 情報処理装置 | |
JPS60101649A (ja) | 電子計算機の診断装置 | |
JPS6236578B2 (ja) | ||
JP2606431B2 (ja) | 制御メモリの障害回復方式 | |
JPH0535608A (ja) | 制御記憶検査訂正回路 | |
JPH04109335A (ja) | 制御プログラム訂正システム | |
JPH04277847A (ja) | メモリ装置 | |
JPS6130297B2 (ja) | ||
JPH02302855A (ja) | メモリ制御装置 | |
JPS6261974B2 (ja) | ||
JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
JPH04332997A (ja) | 障害処理システム | |
JPH04366491A (ja) | Dram試験システム | |
JPH04353935A (ja) | 磁気ディスク制御装置 | |
JPS6288040A (ja) | マイクロプログラム制御装置 | |
JPS6310378A (ja) | 周辺記憶装置 | |
JPH064412A (ja) | ローカルメモリ検査訂正回路 | |
JPH01302452A (ja) | マイクロプログラム制御装置 |