JPH05241821A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 新開発されたマイクロプロセッサを用いたデ
ータ処理装置で、マイクロプロセッサの設計不具合にに
起因するソフトウェア命令の動作不具合をオペレーティ
ングシステム上で吸収し、疑似的に所定の動作を実現す
る。 【構成】 ソフトウェア命令毎にその正常動作の可／不
可を診断する診断制御記憶部７と、命令毎の診断の結果
及びマイクロプログラムの開始アドレスを保持するＥＥ
ＰＲＯＭ６と、プログラム実行中の命令解読時にＥＥＰ
ＲＯＭ６を読みだし、その命令が動作不可の場合に例外
分岐処理を発生する機能を持つマイクロプロセッサ１
と、この例外処理分岐により同命令を代替する一連の命
令ルーチンを起動し、処理終了後プログラム上の後続の
命令に復帰する機能を有するオペレーティングシステム
上の管理プログラムとから構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプロセッサを用
いたデータ処理装置に関し、特に、新規開発されたマイ
クロプロセッサに設計不具合があっても、その設計不具
合に依存しないデータ処理装置に関する。

【０００２】

【従来の技術】マイクロプロセッサは、近年、その高機
能化によりゲート数は、メガゲートレベルに達し、その
デバッグは困難を極め、その作業に要求される期間は、
相当な長期に及ぶ。この為、マイクロプロセッサチップ
の出荷初期段階では、若干のバグが残ることは、不可避
である。一方、新規開発されたマイクロプロセッサを組
み込んだ装置を早期に製品発表、出荷を行えば、価格優
位性、話題性等の高い製品を確保することが出来るが、
そのためにはマイクロプロセッサの所定の動作を早期に
実現することが要求される。

【０００３】従って、このような装置に於いては、チッ
プ自体のバグ解決を待たずに、何等かの方法で、マイク
ロプロセッサに、疑似的に、極力正常に近い動作状況を
作りだし、装置の開発、及び同装置上で動作するソフト
ウェアの開発を行う環境を確保する事が、極めて重要で
ある。

【０００４】そこで、従来のデータ処理装置は、特に、
マイクロプロセッサのソフトウェア命令のうち、特定の
命令がバグにより機能しない場合について、オペレーテ
ィングシステム上でのコンパイルの際に、マイクロプロ
セッサの設計不具合によって正常動作をしないことが、
既に確認されている、ある一パターンの種類のソフトウ
ェア命令を回避し、オブジェクトコード上では、正常動
作をするソフトウェア命令のみを用いて動作を確保して
いた。

【０００５】

【発明が解決しようとする課題】しかしながら、上記構
成による処理装置は、何れのソフトウェア命令が設計不
具合により正常動作しないかという情報が確定しなけれ
ば、オペレーティングシステム（特にコンパイラ）がリ
リース出来ず、装置の評価作業が遅れ、開発期間が長期
化することや、コンパイルの際に、マイクロプロセッサ
の設計不具合によって正常動作をしないソフトウェア命
令を回避しているため、既に、オブジェクトコードレベ
ルで記述され、かつ前述の様な命令を含んだプログラム
は動作しない。

【０００６】したがって、オブジェクトコードで記述さ
れたプログラムには、効果が無く、更に、オペレーティ
ングシステムにより回避する、不具合ソフトウェア命令
の種類上のパターンが、既に確定した一通りのみである
ことから、オペレーティングシステム設計時迄に顕在化
していなかった不具合ソフトウェア命令の発見、或い
は、マイクロプロセッサの設計不具合の段階的除去によ
る不具合ソフトウェア命令の減少に迅速に対応できない
ため、オペレーティングシステムの改造（及びソースプ
ログラムの再コンパイル）を要し、これを施さなけれ
ば、前者の場合、装置の誤動作または停止する可能性、
後者の場合、マイクロプロセッサの設計不具合箇所の減
少による、極端に低下した処理速度の回復が実現できな
いという問題点があった。

【０００７】

【課題を解決するための手段】本発明に係るデータ処理
装置は、各ソフトウェア命令に対応したマイクロプログ
ラムの開始アドレスおよびこのソフトウェア命令に関す
るマイクロプロセッサの設計不具合表示ビットとを保持
する記憶装置と、この記憶装置から出力された開始アド
レスからマイクロプログラムを起動するか、もしくは、
該設計不具合表示ビットのセット状態に対応して、例外
処理分岐を発生するアドレス指示手段を内蔵するマイク
ロプロセッサと、このマイクロプロセッサの設計不具合
をソフトウェア命令毎にテストし、このテストの結果を
その命令毎に前記記憶装置の設計不具合表示ビットにセ
ットする診断プログラムを内蔵する診断制御手段と、設
計不具合のある命令毎に一連のソフトウェア命令により
機能を代替する代行ルーチン群と、起動された時に、解
読されたソフトウェア命令に対応して代行ルーチンをコ
ールし、この代行ルーチンの実行後、そのソフトウェア
命令の後続命令にリターンする管理プログラムとを有
し、ソフトウェア命令解読時に、前記記憶装置を読み出
し、そのソフトウェア命令に対応する設計不具合ビット
がセットされていた場合、前記アドレス指示手段が、例
外処理分岐を発生し、前記管理プログラムを起動するも
のである。

【０００８】

【作用】本発明は新規に開発したマイクロプロセッサに
設計不具合があっても、オペレーティングシステム上で
吸収することができる。

【０００９】

【実施例】図１は本発明に係るデータ処理装置の一実施
例を示すブロック図である。同図において、１はマイク
ロプロセッサであり、このマイクロプロセッサ１はプロ
グラム実行中の命令解読時に、下記のＥＥＰＲＯＭから
読み出された開始アドレスからマイクロプログラムを起
動するが、そのソフトウェア命令に対応する設計不具合
表示ビットがセットされていたとき、例外処理分岐を発
生するアドレス指示手段を備えており、下記のバス制御
部２、命令解読部３、制御部４、実行部５及びＥＥＰＲ
ＯＭ６から構成される。

【００１０】このバス制御部２は、マイクロプロセッサ
１とその外部との間のデータ入出力を制御し、ソフトウ
ェア命令及びオペランドは、この部分を通してアドレス
が指定され、主記憶装置１１から読み出される。命令解
読部３は、読みだされたソフトウェア命令を解読し、マ
イクロプログラム式によりハードウェア制御信号に変換
する機能を持ち、制御部４を動作させる。

【００１１】制御部４は、命令解読部３からの出力を受
けて動作し、その出力にタイミング信号を掛け合わせ、
マイクロプロセッサ１内部の各回路へ、適切な制御信号
を送る。実行部５は、演算に使われるデータを記憶する
ための各種レジスタ、演算論理ユニット等を含み、演算
対象としてマイクロプロセッサ外部のデータが必要な場
合、バス制御部２へ要求して、バスサイクルを起動す
る。

【００１２】ＥＥＰＲＯＭ６は、診断制御記憶部７、及
びＲＯＭ（Ａ）８により、各ソフトウェア命令に対応し
たマイクロプログラムの開始アドレスを保持し、また、
ソフトウェア命令毎の診断結果である設計不具合表示ビ
ットから成るテーブルを保持する。診断制御記憶部７
は、マイクロプロセッサの正常動作の可／不可など設計
不具合をソフトウェア命令毎にテストし、そのテスト結
果を、その命令毎にＥＥＰＲＯＭ６上の設計不具合ビッ
トをセットする診断プログラム等の機能を内蔵する診断
制御記憶部、ＲＯＭ（Ａ）８は、ソフトウェア命令に対
応したＥＥＰＲＯＭ６上のマイクロプログラムの開始ア
ドレステーブルをもつ。

【００１３】ＲＯＭ（Ｂ）９は、メモリやバス等を含む
装置全体の動作診断を行う初期診断プログラム、装置の
起動時に主記憶装置のクリアや、補助記憶装置１２から
オペレーティングシステムのロード等を行う起動プログ
ラムをもつ。起動モード切替スイッチ１０は、起動時に
マイクロプログラム開始アドレステーブルの転記／ソフ
トウェア命令毎の診断制御記憶部７の診断結果をＥＥＰ
ＲＯＭ６への書き込みを行うか否かの選択を行うもので
あり、各々に対応するモード「０」，「１」をもつ。

【００１４】補助記憶装置１２は、設計不具合のある命
令毎に一連のソフトウェア命令により、機能を代替する
代行ルーチン群と、起動時に解読されたソフトウェア命
令に対応して前記代行ルーチンをコールし、前記代行ル
ーチンの実行後、このソフトウェア命令の後続命令にリ
ターンする管理プログラムを有するオペレーティングシ
ステム、及びユーザプログラムなどを格納している。１
３はデータバス、１４はアドレスバスである。

【００１５】なお、図２は図１におけるユーザプログラ
ム実行時の動作を行うフローチャートを示し、図３は１
ソフトウェア命令の読み出しから実行までの処理を示す
概念図である。

【００１６】次に、上記構成によるデータ処理装置の動
作について説明する。 （Ａ）装置起動時 まず、ＲＯＭ（Ｂ）９に格納されている初期診断プログ
ラムにより装置の動作妥当性のチェックを行う。データ
処理装置の初回起動時、又は新規開発のマイクロプロセ
ッサ１に交換後、初めての起動時は、起動モード切替ス
イッチ１０を、モード「０」とし、この場合、ＲＯＭ
（Ａ）８に格納されている制御記憶上のマイクロプログ
ラムの開始アドレステーブルをＥＥＰＲＯＭ６に転記す
る。

【００１７】そして、診断制御記憶部７により、マイク
ロプロセッサ１の設計不具合があるか否かをソフトウェ
ア命令毎にテストし、そのテストの結果をその命令毎に
ＥＥＰＲＯＭ６の設計不具合ビットに「０」または
「１」をセットする。それ以外の通常の装置起動時に
は、起動モード切替スイッチ１０をモード「１」とし
て、上記の動作を省略する。この後、起動プログラムに
より、補助記憶装置１２から前述のオペレーティングシ
ステムをロードする。

【００１８】（Ｂ）ユーザプログラム実行時 図２および図３を参照して説明する。まず、ステップＳ
１で、マイクロプロセッサ１上の命令カウンタで指定さ
れた主記憶装置１１上のアドレスからソフトウェア命令
を読み出し、命令レジスタ１５にフェッチする。ステッ
プＳ２で、この命令レジスタ１５の命令コード部１５Ａ
を解読し、そのコードを示すアドレスを得る。ステップ
Ｓ３で、このアドレスを用いてＥＥＰＲＯＭ６上の、こ
のソフトウェア命令に対応するマイクロプログラムの開
始アドレス６Ａと、設計不具合表示ビットにセットされ
たビット６Ｂを読み出して作業レジスタ１６に格納す
る。

【００１９】ステップＳ４で、この作業レジスタ１６に
セットされた設計不具合表示ビットを読み出し、ステッ
プＳ５で、この設計不具合表示ビットにフラグが立って
いる（有）か、否（無）をチェックする。

【００２０】（Ｂ１）フラグが立っていない（無）場合 ステップＳ６で、マイクロプログラムの開始アドレスを
読み出す。ステップＳ７で、前述の制御記憶１７上の開
始アドレスに基づきその命令に対応するマイクロプログ
ラムを起動、そのマイクロプロセッサによって、制御部
を動作させ、マイクロプロセッサ内部各回路へ制御信号
を送り、その命令を実行する。

【００２１】ステップＳ８で、その実行した結果を実行
部５のマイクロ命令データレジスタ１８に保持する。ス
テップＳ９で、以上の該ソフトウェア命令の実行を終え
ると制御信号を発生し、後続のソフトウェア命令をフェ
ッチする。

【００２２】（Ｂ２）フラグが立っている（有）場合 ステップＳ１０で、例外分岐処理を発生し、オペレーテ
ィングシステム上の管理プログラム１９を起動する。ス
テップＳ１１で、このソフトウェア命令を代替するソフ
トウェア命令から成る、代行ルーチン２０をコールす
る。ステップＳ１２で、このルーチン上のソフトウェア
命令各々につき、上記（Ｂ１）で説明したと同様なマイ
クロプログラム方式により、このソフトウェア命令を実
行する。

【００２３】ステップＳ１３で、その代行ルーチンが終
了すると、その結果をレジスタに保持する。ステップＳ
１４で、ユーザプログラムにリターンし、ステップＳ１
５で、後続のソフトウェア命令をフェッチする。

【００２４】

【発明の効果】以上詳細に説明したように、本発明に係
るデータ処理装置によれば、マイクロプロセッサのハー
ドウェア設計不具合の結果として現出するソフトウェア
命令の動作不具合をオペレーティングシステム上で吸収
出来、その処理過程は、マイクロプロセッサの設計不具
合状況に依存しないため、マイクロプロセッサの設計不
具合除去とそのマイクロプロセッサを搭載した装置及び
その装置上で動作するソフトウェアの開発／評価を並行
して実施できる。

【００２５】しかも、マイクロプロセッサの設計不具合
状況が変化しても、オペレーティングシステム、ソフト
ウェアの何れもそれ自体の改造を要さずに対応できるこ
とから、新規開発されたマイクロプロセッサを用いたデ
ータ処理装置に於いて、従来技術による方法よりも、装
置のハードウェア、オペレーティングシステム、同装置
及び同オペレーティングシステム上で動作するソフトウ
ェアの開発期間の短縮、作業量の削減を図れ、このこと
を通じて、装置の早期製品化を実現することによって、
製品競合力を増強出来る効果がある。

【図面の簡単な説明】

【図１】本発明に係るデータ処理装置の一実施例を示す
ブロック図である。

【図２】図１におけるユーザプログラム実行時の動作を
説明するフローチャートである。

【図３】図１における一ソフトウェア命令の読み出しか
ら実行までの処理を示す図である。

【符号の説明】

１ マイクロプロセッサ ２ バス制御部 ３ 命令解読部 ４ 制御部 ５ 実行部 ６ ＥＥＰＲＯＭ ７ 診断制御記憶部 ８ ＲＯＭ（Ａ） ９ ＲＯＭ（Ｂ） １０ 起動モード切替スイッチ １１ 主記憶装置 １２ 補助記憶装置 １３ データバス １４ アドレスバス

Claims (1)

【特許請求の範囲】
1. 【請求項１】 新規開発されたマイクロプロセッサを用
   いたデータ処理装置において、このマイクロプロセッサ
   の設計不具合をソフトウェア命令毎にテストし、そのテ
   スト結果を設計不具合表示ビットにセットする記憶手段
   と、プログラム実行中の命令解読時にこの記憶手段を読
   み出し、設計不具合表示ビットがセットされているとき
   例外処理分岐によりその命令を代替する一連の命令ルー
   チンを起動する手段と、この処理が終了したのち、この
   ソフトウェア命令の後続命令によりリターンする管理プ
   ログラム手段とを備えたことを特徴とするデータ処理装
   置。