JPH0357032A - 計算機調整支援論理シミュレーション方法 - Google Patents

計算機調整支援論理シミュレーション方法

Info

Publication number
JPH0357032A
JPH0357032A JP1191453A JP19145389A JPH0357032A JP H0357032 A JPH0357032 A JP H0357032A JP 1191453 A JP1191453 A JP 1191453A JP 19145389 A JP19145389 A JP 19145389A JP H0357032 A JPH0357032 A JP H0357032A
Authority
JP
Japan
Prior art keywords
adjusted
computer
scan
electronic computer
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1191453A
Other languages
English (en)
Inventor
Yoshihiko Yamamoto
吉彦 山本
Masato Morita
正人 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1191453A priority Critical patent/JPH0357032A/ja
Publication of JPH0357032A publication Critical patent/JPH0357032A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機等の実機調整方法に係り,特に、
論理設計の検証、調整を:A整済電子計算機上に構築し
たシミュレーションモデルを用いて行う論理シミュレー
ション方法の初期値設定方法に関するものである。
〔従来の技術〕
電子言1算機のLSI化に伴い,その実機調整作業にお
いて論理不良が発生したとき、内部信号などを容易に観
測することができ無くなったため、非常に不便になった
この対応方法として、従来の技術における電子計算機等
の論理設計の不良を検出する論理検証では、論理シミュ
レーションを用い、電子計算機により自動的に設計結果
の正しさを確認する論理検証を行っている。すなわち、
設計対象である集積回路の設計言語による記述と、シミ
ュレーション実行制御データを入力として,論理シミュ
レートし,結果として動作を表すタイムチャートを出力
する。電子計算機の不良解析は、このタイムチャートの
内容を確認することにより行われる。
さらには,調整される被調整電子計算機の実行途中の状
態から、調整済み電子計算機上に構築した論理シミュレ
ーションモデルを用いて、被調整電子計算機の不良解析
をおこなう方法がある.すなわち、大型計算機の調整支
援のため、不良の発生時に、実機の内部状態を取り出し
、別途に調整済み電子計算機上に構築したシミュレーシ
ョンモデルに、「信号名をキー」として初期値設定し、
このシミュレーションモデルを起動して,論理不良解析
を行う方法である。この際、実機からシミュレーション
モデルへの状態写像には、スキャンアドレスと信号名の
対応表を用いている.この従来方法は、特開昭59−1
17660号公報、および、この特開昭59−1 1 
7660号公報を改善した発明である特開昭62−20
0434号公報に記載されている。特開昭62−200
434号公報は、特に論理シミュレーションのりスター
ト時の誤動作の防止を目的としており、リスタート時の
論理回路の信号の初期値は、素子自身が持つ信号値で決
定した後、イベントテーブルに存在する素子については
、イベントテーブル中の旧信号値で書き替えることによ
り実現されている。
〔発明が解決しようとする課題〕
従来の電子計算機の実機調整における論理シミュレーシ
ョンでは、特開昭6 ’2 − 2 0 0 4 3 
4号公報に示されるように、シミュレーションモデルの
初期値設定のために、スキャンアドレスと信号の対応表
が必要であり,この対応表を誤りなく保持していくこと
は、工数、信頼性の面で非常に困難なものであった。
本発明の目的は,これら従来技術の課題を解決し、スキ
ャンアドレスと信号名の対応表を用いず,実機の内部状
態を直接シミュレーションモデルに写像することを可能
とし、論理不良解析を行うときの初期値設定等に伴う解
析期間を短縮し、実機調整作業の効率を向上させる計算
機調整支援論理シュるレーション方法を提供することで
ある。
〔課題を解決するための手段〕
上記目的を達成するため,本発明の計算機調整支援論理
シュミレーション方法は、動作の確認が行われる被調整
電子計算機の内部レジスタおよびメモリの内容を,調整
済電子計算機上に構築したシミュレーションモデルに転
送し、被調整電子計算機の実行途中の状態からシミュレ
ーションモデルを用いて、被調整電子計算機の不良解析
を行う論理シミュレーション方法において、被調整電子
計算機の内部状態をスキャンアウトするサービスプロセ
ッサとサービスプロセッサによりスキャンアウトして得
られたスキャンデータを格納する外部記憶部を用い、こ
の外部記憶部のスキャンデータを直接シミュレーション
モデルでスキャンインシミュレーションすることで初期
値設定を写像することを特徴とする。
〔作用〕
本発明においては、サービスプロセッサにより,被調整
電子計算機の内部状態をスキャンアウトし、さらに、こ
のスキャンアウト信号の内容,例えば、レジスタ,メモ
リ等を効率良く外部記憶部に格納する. 調整済電子計算機は,被調整電子計算機と同等の論理シ
ミュレーションモデルである論理シミュレータを有し、
この論理シミュレータに、被調整電子計算機の実行途中
の状態から、外部記憶部に格納された被調整電子計算機
の内容(スキャンデータ)をスキャンインし、直接スキ
ャンインシミュレーションを実行する。
このようにして、被調整電子計算機の内部状態を調整済
電子計算機のシミュレーションモデルに写像することに
より,従来必要とされたスキャンアドレスと信号名の対
応表を用いず初期値設定を実現する。
〔実施例〕
以下本発明の実施例を、図面により詳細に説明する. 第1図は本発明を施した論理シミュレーションを行う電
子計算機g整支援システムの構威を示すブロック図であ
る。
被調整電子計算機1、被調整電子計算&11内の主記憶
部2と記憶制御部3と命令処理部・1、サービスプロセ
ッサ5、外部記憶部6、調整済電子計算機7、調整済電
子計算機7の論理シミュレータ8、そして、結果ファイ
ル9により構或されている。
被調整電子計算機工内の主記憶部2には、対象となる調
整用プログラムを格納する。記憶制御部3は、この主記
憶部2を制御するものである。命令処理部4は、本実施
例の動作に関する命令の解読・実行を行う。
サービスプロセッサ5は、システム保守用であり、不良
が検出されたときに、被調整電子計算機の内部状態を効
率良く収集、保存するための制御を行う、外部記憶部6
は,サービスプロセッサ5の制御により、調整時や不良
発生時に被調整電子計算機1の内部状態、例えば、レジ
スタ、メモリ等を格納するためのものである。
調整済電子計算機7は,搭載した論理シミュレータ8に
外部記憶装置6にある不良時の被調整電子計算機1の内
部状態をスキャンインし、スキャンインシミュレーショ
ン等を行い、不良の解析結果を出す。結果ファイル9は
、調整済電子計算機7が論理シミュレーションを行った
結果を格納する。
さて,被調整電子計算機上の調整動作が調整用プログラ
ムに基づき起動し、なんらかの不良が検出されると,命
令処理部4は,その不良発生時の被調整電子計算機1の
内部状態をサービスプロセッサ5を介して外部記憶部6
に格納される。
調整済電子計算機7は、その内部に被調整電子計算機1
と同等のシミュレーションモデルを論理シミュレータ8
に構築しており、この論理シミュレータ8に、外部記憶
部6にあるスキャンアウトして得られた被調整電子計算
機1の内部状態をスキャンインすることにより、被調整
電子計算機の不良発生時の内部状態を再現する。さらに
、調整済電子計算機7は、初期シミュレーション、解析
シミュレーション動作を行い被調整電子計算機1の不良
の解析を行う。
調整済電子計算機7が論理シミュレーションを行った結
果は、結果ファイル9に格納される.第2図は、第1図
の被調整電子計算機1の論理誤動作を検出したときに、
その被調整電子計算機1の内部状態を外部記憶部6に退
避するサービスプロセッサ5内のコントロールウェアの
処理手順を示すフローチャートである。
第2図により,第l図の被調a電子計算機1とサービス
プロセッサ5および外部記憶部6の動作を説明する。
まず、被調整電子計算機1の動作テストを行う(ステッ
プ201)。ステップ201の動作テストの結果、不良
が発生し動作の解析が必要であるか否かの判定を行う(
ステップ202)。不良が発生し動作の解析が必要な場
合には,被調整電子計算機1の内部状態を示すプログラ
ム状態語(ProgramStatus Word)、
レジスタなどの内容をスキャンアウト信号によりサービ
スプロセッサ5を介し、外部記憶部6へ書き込みを行い
(ステップ203)、動作を終了する。もし、ステノプ
202において、不良が発生せず動作の解析が必要でな
い場合には、ステップ203の処理は行わず動作を終了
する。
第3図は、第1図の調整済電子計算機7内の各処理の動
作を示すフローチャートである。
第3図により、第1図の調整済電子計算機7と外部記憶
部6そして論理シミュレータ8の動作説明を行う。
調整済電子計算機7上に被調整電子計算機上と同等の論
理シミュレーションモデルを作或する(ステップ301
)。調整済電子計算機7上の図示されないメモリに、シ
ミュレーションモデルを展開し論理シミュレータ8とす
る(ステップ302)。
第2図の動作説明において退避させた被調′M電子計算
機1の内容を外部記憶部6より論理シミュレータ8へ読
み込ませる(ステップ303)。ステップ303で読み
込んだ情報を用い、レジスタの値を設定するときには,
そのレジスタに該当するスキャンアトレスとスキャンア
ウトデータを,スキャンアドレスで示す論理部へスキャ
ンインシミュレーションを実行させる事で値を設定する
。これを繰返し、各部分の論理部へスキャンインシミュ
レーションを行わせることで、被調整電子計算機工の内
部状態をシミュレーションモデル上に写像する。また、
メモリのときは、アドレス変換後、シミュレーション時
に使用する擬似メモリデータをセットする(ステップ3
04).このように、ステノプ304を実行することに
より、直接、シミュレーション開始時の初期設定を行い
、シミュレーションリスタートを行う準備は、自動的に
完了する(ステップ305)。ステップ305の初期設
定の後、論理不良解析シミュレーションを指定サイクル
数まで実行する(ステップ306)。ステップ306の
実行結果を登録した第1図の結果ファイル9を用いて,
論理不良原因の追及を行う(ステソプ307)。
第4図は、第3図におけるステップ304のスキャンイ
ンシミュレーションの動作原理を示すブロック図である
メモリ素子10(電子計算機内の全レジスタ(フリップ
フロップ)を表す),セレクタ11、デコーダ■2〜1
/iにより構威される。
スキャンインとは、スキャン論理における書き込み動作
のことをいい,スキャン論理とは,電子計算機内の全レ
ジスタ(フリップフロップ)をメモリ素子とみなして、
アドレス付けを行い、通常動作とは別に、独立して,外
部からレジスタへの書き込み・設定(スキャンイン)し
、レジスタからの読み出し・観測(スキャンアウト)を
行うものである。
ワードアドレスをデコーダ(A)で、バイトアドレスを
デコーダ(B)、ビッ1−アドレスをデコーダ(C)で
デコードしてスキャンインアドレスを設定し、そのアド
レスに対応するスキャンインデータをスキャンインタイ
ミング(クロック)を入れることによりメモリ素子10
にスキャンインデータを設定させる、以上の動作をスキ
ャンインシミュレーションという。
スキャン論理の動作としては、セレクタ11を介してス
キャンアウトデータを読み出す事により完了する。
このように、本実施例では、被調整電子計算機1の内部
状態のスキャンアウトデータを、調整済み電子計算機7
の論理シミュレータ8でスキャンインシミュレーション
を行わせることにより、被調整電子計算機1の内部状態
を、直接、調整済み電子計算機7に再現し、シミュレー
ションリスタートを行うための初期設定が可能となるた
め、従来技術による初期設定において必要とされていた
スキャンアドレスと信号名の対応表の作或およびメンテ
ナンス工数等が不要となる。
〔発明の効果〕
本発明によればスキャンアドレスと信号名の対、応表を
用いず、実機の内部状態を直接シミュレーションモデル
に写像することが可能となり、論理不良解析を行うとき
の初期値設定等に伴う解析期間を短縮し、実機調整作業
の効率を向上させることが可能である。
【図面の簡単な説明】
第1図は本発明を施した電子計算機調整支援システムの
構成を示すブロック図,第2図は第11考におけるサー
ビスプロセッサの処理手順を示すフローチャート、第3
図は第1図における調整済電子計算機の各処理動作を示
すフローチャート、第4図は第3図におけるスキャンイ
ンシミュレーションの動作原理を示すブロック図である
。 1:被調整電子計算機,2:主記憶部,3:記憶制御部
,4:命令処理部,5:サービスプロセッサ,6:外部
記憶部,7:調整済電子計算機,8:論理シミュレー夕
,9:結果ファイル,10:メモリ素子(フリップフロ
ップ),11:セレクタ,12〜14:デコーダ。 第 2 図 第 3 図

Claims (1)

    【特許請求の範囲】
  1. 1、動作の確認が行われる被調整電子計算機の内部レジ
    スタおよびメモリの内容を、調整済電子計算機上に構築
    したシミュレーションモデルに転送し、上記被調整電子
    計算機の実行途中の状態から該シミュレーションモデル
    を用いて、上記被調整電子計算機の不良解析を行う論理
    シミュレーション方法において、上記被調整電子計算機
    の内部状態をスキャンアウトするサービスプロセッサと
    該サービスプロセッサによりスキャンアウトして得られ
    たスキャンデータを格納する外部記憶手段を用い、該外
    部記憶手段に格納された上記スキャンデータを、直接上
    記シミュレーションモデルでスキャンインシミュレーシ
    ョンすることにより初期値設定を写像することを特徴と
    する計算機調整支援論理シミュレーション方法。
JP1191453A 1989-07-26 1989-07-26 計算機調整支援論理シミュレーション方法 Pending JPH0357032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1191453A JPH0357032A (ja) 1989-07-26 1989-07-26 計算機調整支援論理シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1191453A JPH0357032A (ja) 1989-07-26 1989-07-26 計算機調整支援論理シミュレーション方法

Publications (1)

Publication Number Publication Date
JPH0357032A true JPH0357032A (ja) 1991-03-12

Family

ID=16274885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1191453A Pending JPH0357032A (ja) 1989-07-26 1989-07-26 計算機調整支援論理シミュレーション方法

Country Status (1)

Country Link
JP (1) JPH0357032A (ja)

Similar Documents

Publication Publication Date Title
JP2008282308A (ja) 協調検証装置、協調検証方法、協調検証プログラム
US20030237023A1 (en) Associated apparatus and method for supporting development of semiconductor device
JP2585592B2 (ja) 電子計算機調整方法
JPH0357032A (ja) 計算機調整支援論理シミュレーション方法
JP3214459B2 (ja) シミュレーション方法及び装置
JPS6011953A (ja) メモリ装置
JPH10283388A (ja) 論理検証装置
JPH06349299A (ja) メモリテスト結果回収方法、及びメモリテスト装置
JPH05241821A (ja) データ処理装置
JPH09231094A (ja) 情報処理装置の論理検証装置
JPS6250858B2 (ja)
JPH0997194A (ja) フェイルメモリのデータ取得装置
JPH096685A (ja) メモリ装置及びそのエラーテスト方法
JPH01131934A (ja) 動的シングルクロツクトレース方式
JP2001256079A (ja) ソフトウェアのデバッグ方法および論理回路のデバッグ方法
JPH0318777A (ja) スキヤン回路の故障診断方法
JP2004302727A (ja) Fpgaの動作チェック方式
JP2679153B2 (ja) 障害処理機能試験方法
JPS6345651A (ja) メモリアクセス方式
JPH0137771B2 (ja)
JPS59151247A (ja) 情報処理装置の試験装置
JPH0474254A (ja) マイクロプロセッサ診断方式
JPS62192824A (ja) 処理装置アクセス方式
JPH09146851A (ja) キャッシュ・メモリ診断方法
JPH10260864A (ja) トレース装置