JPH01131934A - 動的シングルクロツクトレース方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理装置の故障解析方式に関わり、特に、処理
装置等のクロックに同期して動作する論理装置で、しか
もＬＳＩ化により観測パスが限定される装置のシングル
クロックトレース方式に関わる。

〔従来の技術〕

高度なＬＳＩ化が進みロジックスコープ等の故障解析ツ
ールの観測点を設けることが不可能な高速データ処理装
置に利用できる故障解析方式として、大きく分けて以下
の２つの方式が知られている。１．専用の特別なマイク
ロプログラムを実行することにより、データ処理装置の
不良を摘出する方法、２．クロックを１クロツクづつ入
力し、それぞれのクロックにおけるデータ処理装置内部
情報を収集し、不良箇所を摘出する方式。１の方式とし
ては、公開特許公報昭６０−４９４４７　、２の方式と
しては、公開特許公報昭６１−２０１３４６が挙げられ
る。

〔発明が解決しようとする問題点〕

一般にマイクロプログラム制御方式のもので。

例えば、演算を実行し、結果が異常であると判定できる
が、途中の状態は分からない為、故障箇所の指摘範囲が
広くなる。これを解決する為に、１、マイクロプログラ
ムアドレスストップによる状態情報収集や、１ステツプ
づつマイクロ命令を実行して実行途中の状態を収集し故
障部の指摘を行う方式では、メモリアクセス等の１ステ
ツプのマイクロプログラムの実行でクロックが複数サイ
クル動作する論理部の故障では、クロックが動いている
途中の状態情報を収集できない。この為、クロックで制
御されているメモリアクセスを行う論理回路全体が不良
と見なされ、故障箇所の限定範囲が広くなってしまう。

２．１クロツクづつ動作させ、状態情報を収集して故障
解析する方式では、０．１　縮退故障の様なりＣ的不良
の診断には適しているが、実サイクルで動作させた時に
発生するタイミング不良等のＡＣ的不良に対しては全く
診断ができないという問題点がある６例えば第２図の様
に、フリップフロップ（以下Ｆ／Ｆと略す）３００゜３
２０．３５０かに２クロツクで制御され、Ｆ／Ｆ３１０
，３３０，３６０がＫＯクロックで制御されている論理
回路の一部があり、ある命令を実行した場合、ＡＮＤゲ
ート３４０のデイレ−不良によりＦ／Ｆ　３５０に、不
良データが入力されたとする。従来方式では、１クロツ
クだけ入力し、回路を動作させ、Ｆ／Ｆ３００゜３２０
の出力ｘ、ｙをＦ／Ｆ３１０，３３０にデータが伝搬し
た時、クロックを止めＦ／Ｆ３１０．３３０の出力ａ、
ｂを内部状態情報として読み出し記憶しておき、その後
再び１クロツクだけ入力し、回路を動作させ、Ｆ　／　
Ｆ　３５０の出力ＺをＦ／Ｆ　３６０に伝搬させ、再び
クロックを止め、Ｆ／Ｆ　３６０の出力を内部状態情報
として読み出し記憶する。どいつた手順で行われる。こ
こでの問題として、１回目の内部状態情報収集から２回
目のクロック入力迄には。

一般に数ｍｓオーダーの時間がかかる。一般に。

ゲートの遅れ時間としては数ｎｓオーダーである為、２
回目のクロック入力迄の時間に吸収されてしまい、ＡＮ
Ｄゲート３４０のデイレ−が５ｎｓでもＩｏｎｓであっ
ても、あたかも正常であるかのごと＜、Ｆ／Ｆ３４０に
入力されてしまう。この為、１サイクル゛づつクロック
を入力し動作させると正常であり、複数サイクルクロッ
クを動作させると不良であるという不合理が生じ、故障
箇所の指摘が不可である。

本発明の目的は、データ処理装置を実クロックにて動作
させた場合と、ＡＣ的に等価なトレース情報を得ること
であり、これにより、ＬＳＩのＡＣ不良（デイレイネ良
）に関わる故障解析を容易とし、更に開発時の設計論理
不良や、設計パスデイレイネ良の解析をも容易とするこ
とにある。

〔問題点を解決するための手段〕

前記目的は、ある条件成立状態から任意のサイクル数（
以下記号Ｎで表わす）経過後にクロックを停止させる手
段と、クロック停止時に処理装置内部情報を収集する手
段と、前記サイクル数Ｎを更新する手段と、処理装置を
初期状態から再スタートさせる手段とを設け、第１図に
示すように。

前記サイクル数Ｎを更新しながら情報収集を繰り返すこ
とにより、達成される。

〔作用〕

前記方式により、ある条件成立状態から１クロツク後の
状態、２クロツク後の状態、・・・・・・と順にシング
ルクロックトレースと同様の結果が得られ、しかも実ク
ロックで動作させた場合の状態がトレースできる。

〔実施例〕

以下、本発明の詳細な説明する。

第３図は１本発明に係わる処理装置の全体構成を示した
ものである。データ処理装置１はマイクロプログラムを
格納した制御記憶とそのシーケンサ２０によって制御さ
れ、レジスタ２１の内容を演算回路２２によって加工し
、レジスタ２１に格納したり、多数のフリップフロップ
群２３で構成された各種の制御装置を動作させ、データ
バス１８０を介して外部の主記憶装置や入出力装置との
データ転送を制御する。また、クロック制御回路２４は
、クロック発生器３の出力１６０を受け、これを元に、
データ処理装置を構成する各ＬＳＩへのクロック１７０
を分配制御している。補助処理装置２はインターフェイ
ス１００を介して、データ処理装置内の各フリップフロ
ップの読み出し、書き込みを制御できる。データ処理装
置を構成する各ＬＳＩのビン数の制限から、インターフ
ェイス１００はシリアルインターフェイスであり、スキ
ャン方式と呼ばれる方式により１ビツトずつの読み出し
、書き込みが行われる。また、インターフェイス１００
にはリセット信号も含まれ、補助処理装置２はこの信号
をアサートすることにより、データ処理装置１の各ＬＳ
Ｉ内の各フリップフロップを初期状態に設定することが
できる。

信号１１２，１１３は条件成立設定の−っで、信号１１
２は外部からのトリガ信号、信号１１３はマイクロアド
レス一致検出によるトリガ信号である。信号１１４は、
クロック停止の報告信号である。

また、補助処理装置２はインターフェイス１９０を介し
てコンソール入出力装置と接続され、外部からのコマン
ド受付と外部への収集情報の表示を行う。

第４図に、クロック制御回路２４の内部構成を示す。初
期状態においてクロックカウンタ４２条件成立トリガフ
リップフロップ５．イネーブルフリップフロップ１１は
全てＯクリアされている。

補助処理装置２はスキャンパス１００を介して、クロッ
クサイクル数Ｎ設定用レジスタ６に所定の値Ｎをセット
し、イネーブルフリップフロップ１１をセットした後、
データ処理装置をスタートさせる。（データ処理装置の
スタートは、同じくスキャンパス１００を介してデータ
処理装置のマイクロシーケンサ２０内のイネーブルフリ
ップフロップをセットすることにより行われる。）デー
タ処理装置の実行開始後、トリガ条件が成立すると信号
１１２または信号１１３がアサートされる。すると、条
件成立トリガフリップフロップ５がセットされ、信号１
１０が７サートされ、信号１９１がアサートされ、クロ
ックカウンタ４のカウントアツプが開始される。Ｎサイ
クル経過後、クロックカウンタ４の出力１３０の値はＮ
になり、レジスタ６の出力１２０の値Ｎと一致するので
、比較器７の出力１４０がアサートされ、信号１９０が
アサートされる０本信号のオンにより、クロック信号１
６０はサプレスされ、クロック分配回路９は動作を停止
し、データ処理装置論理回路１０へのクロック１７０は
停止する。また、信号１９０のアサートにより信号１９
１はネゲートされカウンタ４はカウントアツプを停止す
るため、前記状態（即ちクロック停止状態）が保持され
る。

また、信号１９０のアサートにより、クロック停止報告
信号１１４がアサートされる。

第５図に、前記クロック制御回路の動作説明の中で、デ
ータ処理装置のスタートから、トリガー条件の成立、Ｎ
サイクル経過後クロック停止までのタイムチャートを示
す。

第６図に制御記憶及びマイクロシーケンサ２０の内部構
成を示す。マイクロアドレスレジスタ５２の出力をアド
レスとして、制御記憶５３の内容が読出されマイクロイ
ンストラクションレジスタ５４にセットされる。その出
力２００はデータ処理装置の各ブロックを制御する。ま
た制御記憶５３の出力は次アドレス生成回路５１に入力
され、次のマイクロアドレスが生成される。ＲＵＮフリ
ップフロップ５５はスキャンパス１００を介して補助処
理装置２より制御され１本フリップフロップが０のとき
はマイクロインストラクションレジスタ５４は０クリア
され、データ処理装置は動作を停止する。トリガアドレ
スレジスタ５６も同じくスキャンパス１００を介して補
助記憶装置２より制御される。この内容とマイクロアド
レスレジスタ５２との内容が比較器５７で比較され、内
容一致時、トリガ信号１１３がアサートされる。

第７図に、補助処理装置２の内部構成を示す。

本装置は内部パス２１０とこれに接続されるマイクロプ
ロセッサ２１１．プログラムを格納するＲＯＭ２１２．
プログラムが使用するワークメモリ２１３．スキャン機
構２１４．入出力ポート２１５−、コンソールＩ１０ポ
ート２１６とから構成される。スキャン機構２１４は、
スキャンパス１００を介して、データ処理装置１のＬＳ
Ｉ内部のフリップフロップの内容読出しくスキャンアウ
ト）及び設定（スキャンイン）を行う。入出力ポート２
１７はプログラムによる書込みによる出力信号のアサー
ト／ネゲート、及び読出しによる、入力信号の内容読取
りが行える。出力信号の１つはリセット信号２１７で、
本信号のアサートにより、データ処理装置１のＬＳＩ内
部のフリップフロップは０クリアされる。入力信号の１
つはクロック停止報告信号１１４であり、プログラムは
タロツク停止を監視することができる。コンソールＩ１
０ポート２１６は、インターフェイス１９０を介して、
キャラクタデイスプレィやコンソールパネル等のコンソ
ール入出力装置とのデータの受は渡しを制御する。

第８図は、補助処理装置２のプログラムの全体構成を示
す。スケジューラ４１０はコンソールＩ１０からの入力
や、各ルーチンの起動要求をサーチし、コンソールＩ１
０からのコマンド入力があるとコマンド受付ルーチン４
２０を起動する。本ルーチンによりコマンド解放の結果
、シングルクロックトレースコマンドと判定されると、
シングルクロックトレースルーチンの起動要求４６０が
スケジューラ４１０に報告され、スケジューラはシング
ルクロックトレースルーチン４３０を起動する。本ルー
チンはトレース処理ルーチン４４０とトレース結果出力
ルーチン４５０の２つで構成され、これらが順に実行さ
れた後、スケジューラに戻り、次のコマンド受付待状態
となる。

第９図は、トレース処理ルーチン４４０の詳細フローチ
ャートを示す、ステップ５１０ではワークメモリ２１３
内の変数Ｎを１にセットし、ステップ５１５〜５３５で
データ処理装置のイニシャライズと条件設定、及びスタ
ートを行う。なお。

ステップ５２０でのＡはスタートアドレス、Ｂはトリガ
ーアドレスで、各々コマンドにて指定された値を設定す
る０次に、ステップ５４０〜５４５でクロックの停止を
待ち、ステップ５５０でデータ処理装置の内部情報をス
キャンパス経由で収集し、トレース結果バッファのエン
トリＮｎ　Ｎにセーブする。なお、どのフリップフロッ
プの内容を収集するかは、コマンドにて指定されている
。ステップ５５５で規定回数ＮＭＡＸ　（これもコマン
ドにて指定されている）に達したかどうか判定し。

達していなければ、ステップ５６０にてＮを更新後ステ
ップ５１５より繰り返し処理を行い、達していればトレ
ース処理ルーチンは終了する。

第１０図に、トレース結果出力ルーチン４５０が、トレ
ース結果バッファの内容をエントリＮαＮの順に、左か
ら右へ時系列的に表示出力した結果を示す。本図ではＮ
＝１から６３までの結果リストである。表示形式はその
信号が１のときＩｔ　　７１．０のとき”　（Ｓｐａｃ
ｅ）　”　　であり、ロジックスコープと同等以上の見
やすい画面出力としている。

なお、本実施例ではマイクロプログラム方式の処理装置
について述べたが、ステータスをベースとしたシーケン
サ（いわゆるステートマシン）にも適用できることは自
明である。ただし、この場合はトリガー条件としてマイ
クロアドレス一致の一代わりにステータスの一致を使用
する必要がある。

また、本実施例で、第３図のフリツプフロツプ群２３の
中のメモリ制御部の故障解析を行う場合、ＤＭＡ　（Ｄ
ｉｒｅｃｔ　Ｍｅｎ＋ｏｒｙ　Ａｃｃｅｓｓ）装置から
の起動信号もトリガー条件に使用できるので、有効なト
リガータイミングを得ることができる。この場合、条件
成立時、第３図または第４図の信号１１２がアサートさ
れる。

〔発明の効果〕

以上のように本発明によれば、オールＬＳＩ化され、ス
キャン方式でしか内部の情報を収集できない論理装置に
対しても、実クロックで動作させた場合とＡＣ的に等価
なトレース情報を得ることができ、ＬＳＩのＡＣ不良（
デイレイネ良）に関わる故障解析が容易となる。

【図面の簡単な説明】

第１図は本発明の概念図、第２図は従来技術の問題点の
説明図、第３図〜第１０図は本発明の実施例を示し、第
３図は全体構成図、第４図はクロック制御回路の構成図
、第５図はその動作タイムチャート、第６図はマイクロ
シーケンサの構成図、第７図は補助処理装置の構成図、
第８図は補助処理装置のプログラム構成図、第９図はそ
の中のトレース処理ルーチンのフローチャート、第１０
図はトレース結果の出力リストを示す図である。 １・・・データ処理装置、２・・・補助処理装置、３・
・・クロック発生器、２０・・・シーケンサ、２１・・
・レジスタ、２２・・・演算回路、２３・・・フリップ
フロップ群、２４・・・クロック制御回路、１００・・
・インターフェイス、１１２〜１１４・・・信号、１６
０・・・発生器の出力、１７０・・・クロック、１８０
・・・データバス。 拓３図 ＄　４　巴 半　乙　図 第　７１２１ 拓　３　肥 ＩＩ　　　＠ ；Ｍ？　ａｍ　ｍｓ　１１１１１１％　ｍａ　ｍｓ　＋
ｗ　ｓ”　ｍｅゴ咳ｎ　−・　　ベ λ−

Claims (1)

1. 【特許請求の範囲】 １、クロックに同期して動作する論理装置において、指
   定された条件成立を検出し、その時点より任意のクロッ
   クサイクル数（以下記号Ｎで表わす）経過後にクロック
   を停止させる手段と、クロック停止時に内部情報を収集
   する手段と、前記サイクル数Ｎを更新後、処理装置を初
   期状態から再スタートさせる手段とを有し、Ｎを更新し
   ながら情報収集を繰り返すことを特徴とする動的シング
   ルクロックトレース方式。 ２、特許請求の範囲第１項において、収集結果をＮの順
   に時系列に並べ、表示装置または印字装置に出力するこ
   とを特徴とする動的シングルクロックトレース方式。 ３、特許請求の範囲第１項において、論理装置内のマイ
   クロアドレスがあらかじめ指定された値と一致したかど
   うか検出する手段を設け、一致したとき条件成立とする
   ことを特徴とする動的シングルクロックトレース方式。 ４、特許請求の範囲第１項において、ＤＭＡからの出力
   信号のいずれかがアサートされたことを検出とする手段
   を設け、一致したとき条件成立とすることを特徴とする
   動的シングルクロックトレース方式。 ５、特許請求の範囲第１項において、対象論理装置の外
   部に補助処理装置を設け、クロック停止を補助処理装置
   に報告する手段と、論理装置を構成するＬＳＩの内部情
   報をスキャン方式によるシリアル転送にて補助処理装置
   が収集する手段と、サイクル数Ｎの設定と論理装置の初
   期化を補助処理装置より行う手段とを設け、情報収集と
   Ｎを更新しながらの繰り返しを補助処理装置が制御する
   ことを特徴とする動的シングルクロックトレース方式。