JPH01145740A - マルチプロセス用エミユレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセス用エミュレータ、更に詳しく言
えば、ソフトウェアのテストを支援する装置に係り、特
にマルチプロセス環境下でのソフトウアテストに好適な
マルチプロセス用エミュレータに関する。

〔従来の技術〕

３２ビツトや１６ビツトのマイクロプロセッサを組込ん
だシステムをテストする場合には、イン・サーキット・
エミュレータ（Ｉｎ−Ｃｉｒｃｌｎ−Ｃ１ｒｃｕｉｔＥ
、以下では単にエミュレータと呼ぶ）を用いることが多
い、ターゲットシステムのＣＰＵのかわりにエミュレー
タを接続することにより。

実際の使用環境でテストを行なうことができる。

第２図を用いてエミュレータの動作概要を説明する。エ
ミュレータはエミュレータ本体４とエミュレーションＣ
ＰＵ部１から構成される。エミュレータ本体はエミュレ
ートするターゲットシステム８のＣＰＵが変っても変え
る必要はない、エミュレーションＣＰＵ部１をターゲッ
トシステム８のＣＰＵに合わせて置換える。エミュレー
ションＣＰＵ３はターゲットシステム８のＣＰＵにかわ
って実行するものであり、ターゲットシステムのＣＰＵ
と同一でなければならない、タイミング回路２はＣＰＵ
３にマツチしたタイミング信号を発生する。エミュレー
タ本体４はエミュレータ全体を統括する制御プロセッサ
７と、エミュレーションＣＰＵ部１からの信号を記憶す
るトレースメモリ６と、イベントの設定・監視・検出を
行なうイベントモニタ５から構成される。

このようなエミュレータの操作としては、あるアドレス
までプログラムが進んだ時に実行を停止させて、その時
のメモリ内容を読出し／書換えること、読出し／書換え
データが特定の値に等しくなった時に実行を停止させる
こと、あるアドレスからプログラムを一命令ずつ実行さ
せることなどが可能である。

従来のエミュレータではプログラムの実行を停止させる
契機（イベント）の発生が、単なるアドレスでしか規定
できず、マルチプロセスでのソフトウェアをテストする
場合どのプログラムが動いているかとは無関係になって
しまう。

第３図を用いて説明する１図は従来一方式によるエミュ
レータの内、イベントの生成、監視を行うイベントモニ
タの構成図である。第１の従来方式は図の破線で囲まれ
た単純イベント検出部５１のみからなる。ある条件が成
立した時、プロセスの実行を中止させたい場合（ブレー
クポイント設定とよぶ）には、３７，３９．４１の各レ
ジスタに条件を設定する。あるアドレスに、ある値が書
込まれた時、イベントを発生させたとすれば、アドレス
レジスタ３７に所望のアドレスを、データレジスタ３９
に所望の値を、ステータレジスタ４１にＷ（Ｗｒｉｔｅ
）を設定する。実行中止にはエミュレーションＣＰＵか
ら刻々とアドレス、データ。

ステータスの各情報が供給されるので、３個のコンパレ
ータ３８，４０．４２で比較し、一致すれば出力を１と
する。アドレス、データ、ステータスの３者が一致すれ
ばＡＮＤゲート４８の出力が１となり、イベント発生と
なる。なお、アドレスレジスタ３７．ステータスレジス
タ３９．データレジスタ４１に条件が設定されていない
場合には。

対応する各コンパレータは常に１を出力する。

第２の従来方式は第３図の全要素からなる。この方式で
はシーケンシャルイベント、すなわち、あるイベントＥ
ｘ　　（前イベントと呼ぶ）が発生した後、別イベント
Ｅｘ　　（後イベントと呼ぶ）が発生した時イベント発
生とする、の設定が可能となる。単純イボント検出部５
１と同様にイベントＥ１の条件をＳレジスタ３１，３３
．３５に設定し、イベントＥ２の条件を単純イベント検
出部に設定する。（ここでプリフィックスのＳは５ｅｑ
ｕｅｎｔｉａｌを意味する）Ｅｌの条件が成立するとＡ
ＮＤゲート５０の出力が１となり、Ｓイベントレジスタ
４３のＳ　（Ｓｅｔ）入力が１となり、Ｅ−１イベント
発生を記憶する。この時Ｓイベントレジスタの出力も１
となる。この後単純イベント検出部５１でイベントＥ２
が発生すると、ＡＮＤゲート４８の出力が１となる。Ａ
ＮＤゲート４９の出力も１となり、シーケンシャルイベ
ント発生となる。

なお、ここでＳイベントレジスタはＲ−５（Ｒｅｓｅｔ
−３ｅｔ）フリップフロップであって、Ｓ入力が１にな
ると出力が１となり、Ｒ入力が１となってリセットされ
るまでその状態を保持する。

〔発明が解決しようとする問題点〕 第１の従来方式ではイベントの検出は、単一のプログラ
ムの実行におけるアドレス、データ、ステータスの組合
せでしか行なわれないので、マルチプロセスシステムで
は問題がある。マルチプロセスシステムでは複数のプロ
グラムが（マクロには）同時に動作する。そのアドレス
空間を第４図に示す。Ａ、Ｂ、Ｃの３個のプロセスがあ
り、それぞれ太線で示すアドレス空間をっている。プロ
セス空間は１個々のプロセスが独立に持っており。

プロセスＡとＣがアドレスＸを持っている。プロセスＡ
のアドレス又とプロセスＣのアドレスＸとは全く別のも
のである。一方システム空間などのプロセスから同一に
見える空間であり、制御プログラム（オペレーティング
システム）やプロセス間で共用するデーター等がおかれ
る。

この様に複数のプロセスが動いている状況で、プロセス
ＡのアドレスＸにブレークポイントを設定したとする。

第１の従来方式ではアドレスｘしか指定できないので、
アドレスＸでイベントが発生したと教えられても、ユー
ザはプロセスＡが動いているのか、プロセスＣが動いて
いるのかわらかない。

第２の従来方式では、シーケンシャルイベントを設定で
きるので、現在勤いているプロセスのプロセス識別番号
が格納されているアドレスをＳアドレスレジスタ３１に
、所望のプロセス識別情報をＳデータレジスタ３５に、
Ｗ（ｖｒｉｔａ）をＳステータスレジスタ３３に設定し
、単純イベント検出部５１にブレークポイントを設定す
べきアドレス条件を設定することによって、あるプロセ
スが動いている（即ち、特定アドレスに所望のプロセス
識別情報が格納されている）時に、所望のアドレスで停
止させることができる。しかし、この場合にも問題があ
る。プロセス識別情報に関するイベントをＥｌ、ブレー
クポイントアドレスに関するイベントをＥ２とするａＥ
ｔの後にＥ２が発生して始めて所望のイベントというこ
とになる。第２の従来方式では、−旦Ｅｘが発生すると
、イベントモニタ５をリセットしない限り、イベントＥ
１の発生をリセットできない。

このために生じる問題を再び第４図を用いて説明する。

今プロセスＡのアドレスＸにブレークポイントを設定し
たいとする。プロセスＸが走り始めるとイベントＥ１が
発生する。その後、実行プロセスがＡからＣに切換わり
（プロセススイッチと呼ぶ）、アドレスＸが発生したと
すれば、本方式ではイベント発生となる。これは望まし
いイベントではない。

〔問題点を解決するための手段〕

本発明は上記問題を解決するため、前記イベントＥ１の
検出及び記憶手段、後イベントＥ２．の検出手段に加え
て、前記イベント発生条件が成立しなくなった時に、前
記イベント検出状態をリセットする手段を追加すること
によって構成される。

〔作用〕 プロセスＡのアドレスＸにブレークポイントを設定する
際には、前記イベントとしてプロ誉スＡを後イベントと
してアドレスＸを設定する。プロセスＡが動きはじめる
と、前イベントが発生し、その旨記憶されるが、プロセ
スＡからプロセスＣへのプロセススイッチが生じると、
前イベントがリセットされる。その為、仮にプロセスＣ
でアドレスＸが発生しても、ブレークポイントが誤って
発生することはない。

〔実施例〕

以下１本発明の詳細な説明する。マルチプロセス環境で
はプロセスを管理するオペレーティングシステム（以下
ではＯ８と略す）が必ず存在する。Ｏ８内部には現在ど
のプロセスが動いているかを示す“プロセス識別情報″
が（システム毎に定まる）特定のアドレス（カレントプ
ロセスアドレスと呼ぶ）に格納されている。

第４図に示すマルチプロセス環境下でプロセスＡのアド
レスＸにブレークポイントを設定する場合について、第
１図を用いて説明する。Ｓアドレスレジスタ３１にカレ
ントプロセスアドレスを、Ｓステータスレジスタ３３に
Ｗ（！ｊｒｉｔｅ）を、Ｓデータレジスタ３ミにブレー
クポイントを設定したいプロセスのプロセス識別情報を
設定する。更にアドレスレジスタ３７にはブレークポイ
ントを設定したいアドレスを設定し、ステータレジスタ
３９、データレジスタ４１には何も設定しない。

この状態でプログラムの実行が開始されると、エミュレ
ーションＣＰＵ３からアドレス、ステータス、データの
各信号が供給され、３２，３４゜３６．３８，４０，４
２の各コンパレータで時々刻々比較が行なわれる６プロ
セスＸが動き始めるとＯ８はカレントプロセスアドレス
にＡのプロセス識別情報を書込むので、コンパレータ３
２゜３４の出力が１となり、ＡＮＤゲート４４の出力も
１となる。コンパレータ３６の出力も１となるのでＡＮ
Ｄゲート４５の出力が１となり、Ｓイベントレジスタ４
３のＳ　（ｓｅｔ）入力が１となり、前イベント発生が
記憶される。この後、アドレスＸが発生すると、コンパ
レータ３８の出力が１となり、コンパレータ４０，４２
の出力も１である（ステータスレジスタ３９．データレ
ジスタ４１が未設定であるため）ので、ＡＮＤゲート４
８の出力が１となり、ＡＮＤゲート４９の出力も１とな
ってイベントが発生する。

前イベントが発生してＳイベントレジスタ４３の出力が
１になっている状態で、プロセススイッチが発生し、プ
ロセスＡからプロセスＣに変ったとすると、エミュレー
ションＣＰＵから供給されるアドレスがカレントプロセ
スアドレスに等しくなり、かつ、ステータスがＷ（Ｗｒ
ｉｔｅ）になるので。

コンパレータ３２，３４の出力が共に１となり、ＡＮＤ
ゲート４４の出力も１になる。しかも、この時点でエミ
ュレーションＣＰＵから供給されるデータ（プロセス識
別情報）はＣであって、Ｓデータレジスタ３５の内容（
Ａ）とは異なるので、インバータ４７を通ったＡＮＤゲ
ート４６の入力が１となり、その出力も１となり、Ｓイ
ベントレジスタ４３のＲ（Ｒｅｓｅｔ）入力が１となり
、前イベント発生がリセットされる。従ってこの状態で
仮にアドレスＸ（プロセスＣのアドレスＸ）が発生して
ＡＮＤゲート４８の出力が１となってもＡＮＤゲート４
９の出力は１とならず、誤ったイベントが発生する事は
ない。

以上の説明では′：Ｓデータレジスタ３５に、プロセス
識別情報が直接設定されるものとしたが。

実際エミュレータが使われる状況では、Ｓデータレジス
タに設定するプロセス識別情報はＯ８が内部的に生成す
る場合が多く、エミュレータのユーザがそれを知るのは
難しい場合もある。その様な状況下でプロセスを指定す
る方法はいくつか考えられる。

第１の方法はＯ８がプロセスを新たに生成した時にシン
ボリックなプロセス識別名称（エミュレータの使用者が
認識できる名前）と識別情報（Ｏ８が付与するもの）と
の対応付けをターゲットデイスプレィ１０（第２図）に
出力し、使用者はこれを参照して、プロセス識別情報お
よびアドレス等からなるブレークポイント情報をエミュ
レータデイスプレィ９付属のキーボードから入力する。

入力された識別情報はＳデータレジスタ３５に設定され
る。この状態でエミュレータが動作を開始する。前に説
明した手順に従ってイベントが発生すると、エミュレー
タＣＰＵ部１の実行を中止し、トレースメモリ６への書
込みも中止した上で、制御プロセッサ７ヘコントロール
を渡す。その後トレースメモリ６の内容や、ターゲット
システム８のメモリ内容を調べることにより、プログラ
ムの実行履歴や現在の状態を知ることができ。

テストを効率よく行なうことができる。

プロセスを指定する第２の方法はＯ８がプロセスを新た
に生成した時にプロセス識別名称と識別情報のペアを名
称登録レジスタ１１と情報登録レジスタ１２に書込むこ
とによってエミュレータに知らせる方法である。情報登
録レジスタ１２に書込むと、制御プロセッサ７への割込
となり、制御プロセッサは識別名称と識別情報をレジス
タから読出して、図示しないメモリに記憶する。プロセ
スが消滅して場合には識別情報を削除レジスタ１３に書
込むと制御プロセッサ７への割込となり、制御プロセッ
サは識別名称と識別情報のペアを削除する。この様にし
てエミュレータは現時点でどの様なプロセスが動いてい
るか、そのプロセスの識別名称と識別情報を何かを知る
ことができる。

エミュレータデイスプレィ９付属のキーボードを用いて
入力することにより、エミュレータデイスプレィ９に現
時点で動いているプロセスの識別名称と識別情報の対応
を、使用者はいつでも知ることができる。プロセス識別
情報を知った後の操作及び動作は上述の実施例と同様で
ある。またブレークポイントを設定する際に、カレント
プロセスアドレス、プロセス識別情報、ブレークポイン
トアドレスの組合せで指定する例について述べたが、カ
レントプロセスアドレスを事前に入力しておいて、ブレ
ークポイント設定時には、プロセス識別名称とブレーク
ポイントアドレスの組合せで指定することも可能である
。上記説明では、シンボリックな識別名称と識別情報の
対応をエミュレータ自身が記憶するものとしたが、対応
付けを外部に接続した別プロセッサで管理しエミュレー
タ自身では識別情報しか扱わない方法も可能である。

プロセスをシンボリックな名称で指定できる上記機能は
、使用者の操作を軽減するための対加的な機能である。

本実施例では、プロセス識別情報とアドレスの組合せ条
件でブレークポイントを設定する場合について述べたが
、あるアドレスの内容が（プロセス識別情報に限らず）
特定の値である時に、あるアドレスが発生した場合にブ
レークポイントを発生させるという場合に一般化するこ
とが可能である。

また上記説明では、全ての条件のＡＮＤでイベントが発
生する例について述べたが、ＯＲの場合及びそれらの組
合せの場合にも適用できるのは当然である。

〔発明の効果〕

本発明によれば、プロセス識別情報とアドレスの組合せ
によってブレークポイントを設定できるので、マルチプ
ロセス環境下でエミュレータを有効に利用できる様にな
る。従来はアドレスは同一であるが、別プロセスが走っ
ているにもがかわらず間違ってブレークポイントが発生
するという間頭があったため、シングルプロセスシステ
ムやＯ８のテスト・デバッグにはエミュレータが使える
が、マルチプロセスのアプリケーション（Ｏ８以外のユ
ーザ作成プログラム）のテスト・デバッグにはエミュレ
ータは無力であるとされており、そのテスト・デバッグ
の為には他の手段１例えばソフトウェアデバッグ等が必
要とされていた０本発明によればそれらを作成する必要
がなく、ｏｓとアプリケーションを同−環境下でデバッ
グすることが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図はエミュレ
ータの全体構成図、第３図は従来方式を示す図、第４図
はマルチプロセスシステムの説明図である。 １・・・エミュレーションＣＰＵ部、２・・・タイミン
グ回路、３・・・エミュレーションＣＰＵ、４・・・エ
ミュレータ本体、５・・・イベントモニタ、６・・・ト
レースメモリ、７・・・制御プロセッサ、８・・・ター
ゲットシステム、９・・・エミュレータデイスプレィ、
１０・・・ターゲットデイスプレィ、１１・・・名称登
録レジスタ、１２・・・情報登録レジスタ、１３・・・
削除レジスタ、３１・・・Ｓアドレスレジスタ、３２・
・・Ｓアドレスコンパレータ、３３・・・Ｓステータレ
ジスタ。 ３４・・・Ｓステータスコンパレータ、３５・・・ｓデ
ータレジスタ、３６・・・Ｓデータコンパレータ、３７
・・・アドレスレジスタ、３８・・・アドレスコンパレ
ータ、３９・・・ステータスレジスタ、４０・・・ステ
ータスコンパレータ、４１・・・データレジスタ、４２
・・・データコンパレータ、４３・・・Ｓイベントレジ
スタ、４４．４５．４６・・・ＡＮＤゲート、４７・・
・インバータ、４８，４９．５０・・・ＡＮＤゲート、
５１・・・早　ｌ　凹 ４３・・・Ｓ４公ントレシ＾７ ｑ・・・Ｌミュし一タテイスプＬｆ 第　３　図 第　４　目

Claims (1)

1. 【特許請求の範囲】 １、計算機の動作を模擬し、ソフトウェアのテストを支
   援するエミユレータにおいて、アドレスを用いてイベン
   トを検出するイベント検出手段とプロセス識別情報を記
   憶する記憶手段と、所望のプロセスが動作する際、上記
   記憶手段に該プロセス識別情報をセットし、所望外のプ
   ロセスが動作する際には、上記記憶手段の内容をリセッ
   トする手段を設けることにより、アドレスとプロセスを
   組合せたイベント検出を行うことを特徴とするマルチプ
   ロセス用エミユレータ。 ２、第１項においてエミュレーション対象であるターゲ
   ットシステム上に上記プロセス識別情報とプロセス識別
   名称との対応付けを記憶する手段と、プロセス識別情報
   とプロセス識別名称との対応付けを表示する手段とを有
   することを特徴とするマルチプロセス用エミユレータ。 ３、第２項においてプロセス識別情報とプロセス識別名
   称との対応付けを記憶する手段と、プロセス識別情報と
   プロセス識別名称との対応付けを表示する手段をエミユ
   レータ側に設けたことを特徴とするマルチプロセス用エ
   ミユレータ。