JPH11212945A - マイクロコンピュータおよびそのメモリ - Google Patents
マイクロコンピュータおよびそのメモリInfo
- Publication number
- JPH11212945A JPH11212945A JP1298098A JP1298098A JPH11212945A JP H11212945 A JPH11212945 A JP H11212945A JP 1298098 A JP1298098 A JP 1298098A JP 1298098 A JP1298098 A JP 1298098A JP H11212945 A JPH11212945 A JP H11212945A
- Authority
- JP
- Japan
- Prior art keywords
- access
- access area
- setting data
- area setting
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 メモリ容量の小さいマスクＲＯＭを内蔵した
マイクロコンピュータが物理的に有していないメモリ空
間の誤アクセスなどのソフトウェアバグを、マスクＲＯ
Ｍ品の完成前の開発時に確実に排除する。 【解決手段】 ＲＯＭに格納されたアクセス領域設定デ
ータをリセット期間中に読み出してレジスタ１５に保持
する領域設定データ制御回路１１ａと、前記レジスタ１
５に保持された前記アクセス領域設定データをもとに、
ＣＰＵ１９がアクセス可能なメモリ空間のアクセス領域
を規定し、前記アクセス領域を外れたアクセスを無効に
するアクセス領域規定回路１６，１７を備える。
マイクロコンピュータが物理的に有していないメモリ空
間の誤アクセスなどのソフトウェアバグを、マスクＲＯ
Ｍ品の完成前の開発時に確実に排除する。 【解決手段】 ＲＯＭに格納されたアクセス領域設定デ
ータをリセット期間中に読み出してレジスタ１５に保持
する領域設定データ制御回路１１ａと、前記レジスタ１
５に保持された前記アクセス領域設定データをもとに、
ＣＰＵ１９がアクセス可能なメモリ空間のアクセス領域
を規定し、前記アクセス領域を外れたアクセスを無効に
するアクセス領域規定回路１６，１７を備える。
Description
【０００１】
【発明の属する技術分野】この発明は、マスクＲＯＭに
プログラムを書き込んだマスクＲＯＭ内蔵マイクロコン
ピュータの開発に用いて好適なマイクロコンピュータお
よびそのメモリに関するものである。
プログラムを書き込んだマスクＲＯＭ内蔵マイクロコン
ピュータの開発に用いて好適なマイクロコンピュータお
よびそのメモリに関するものである。
【０００２】
【従来の技術】メモリ容量が異なるマスクＲＯＭを内蔵
したマイクロコンピュータのシリーズに対するソフトウ
ェア開発用として、前記シリーズのマイクロコンピュー
タのマスクＲＯＭの最大容量を満足する１種類のプログ
ラマブルＲＯＭを内蔵する開発用のマイクロコンピュー
タ（以下、ＰＲＯＭ品という）で対応する場合がある。
したマイクロコンピュータのシリーズに対するソフトウ
ェア開発用として、前記シリーズのマイクロコンピュー
タのマスクＲＯＭの最大容量を満足する１種類のプログ
ラマブルＲＯＭを内蔵する開発用のマイクロコンピュー
タ（以下、ＰＲＯＭ品という）で対応する場合がある。
【０００３】図３は、このＰＲＯＭ品の構成を示すブロ
ック図である。図において、１１はプログラマブルＲＯ
Ｍ、１４はＲＡＭ、１６はプログラマブルＲＯＭ１１の
アクセス領域を制御するＲＯＭアドレス制御回路、１７
はＲＡＭ１４のアクセス領域を制御するＲＡＭアドレス
制御回路、１８はデータバス、１９はＣＰＵ、２０はプ
ログラムカウンタ、２１はアドレスバスを示す。
ック図である。図において、１１はプログラマブルＲＯ
Ｍ、１４はＲＡＭ、１６はプログラマブルＲＯＭ１１の
アクセス領域を制御するＲＯＭアドレス制御回路、１７
はＲＡＭ１４のアクセス領域を制御するＲＡＭアドレス
制御回路、１８はデータバス、１９はＣＰＵ、２０はプ
ログラムカウンタ、２１はアドレスバスを示す。
【０００４】このようなＰＲＯＭ品を用いて、よりメモ
リ容量の小さいマスクＲＯＭを内蔵したマイクロコンピ
ュータのソフトウェアを開発した際に、開発したソフト
ウェアが前記マスクＲＯＭを内蔵したマイクロコンピュ
ータが物理的に有していないメモリ空間をアクセスして
しまう誤りを有していると、そのソフトウェアの動作確
認は前記ＰＲＯＭ品上で行われるため当該ＰＲＯＭ品は
正常に動作することになる。このため、ソフトウェアの
開発時に前記物理的に有していないメモリ空間のアクセ
スというソフトウェア上の誤りを前記ＰＲＯＭ品におい
て発見することができない。
リ容量の小さいマスクＲＯＭを内蔵したマイクロコンピ
ュータのソフトウェアを開発した際に、開発したソフト
ウェアが前記マスクＲＯＭを内蔵したマイクロコンピュ
ータが物理的に有していないメモリ空間をアクセスして
しまう誤りを有していると、そのソフトウェアの動作確
認は前記ＰＲＯＭ品上で行われるため当該ＰＲＯＭ品は
正常に動作することになる。このため、ソフトウェアの
開発時に前記物理的に有していないメモリ空間のアクセ
スというソフトウェア上の誤りを前記ＰＲＯＭ品におい
て発見することができない。
【０００５】この物理的に有していないメモリ空間のア
クセスというソフトウェア上の誤りをなくすための技術
として、特開平８−２８７０３６号公報に開示されたＣ
ＰＵからの命令によってメモリのアクセス空間を制御す
る技術、および特開平３−５３３６０号公報に開示され
た外部からの制御信号によりアクセス空間を制御する技
術がある。
クセスというソフトウェア上の誤りをなくすための技術
として、特開平８−２８７０３６号公報に開示されたＣ
ＰＵからの命令によってメモリのアクセス空間を制御す
る技術、および特開平３−５３３６０号公報に開示され
た外部からの制御信号によりアクセス空間を制御する技
術がある。
【０００６】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータおよびそのメモリは以上のように構成されている
ので、前者の特開平８−２８７０３６号公報に開示され
た技術では、プログラム開始番地（リセットアドレス）
の設定ミスなどのアクセス空間設定以前の誤りに対応す
ることができないという課題があった。また、特開平３
−５３３６０号公報に開示された技術では、実使用時に
不要な専用の制御ピンが必要となりピン数が増加すると
いう課題があった。
ュータおよびそのメモリは以上のように構成されている
ので、前者の特開平８−２８７０３６号公報に開示され
た技術では、プログラム開始番地（リセットアドレス）
の設定ミスなどのアクセス空間設定以前の誤りに対応す
ることができないという課題があった。また、特開平３
−５３３６０号公報に開示された技術では、実使用時に
不要な専用の制御ピンが必要となりピン数が増加すると
いう課題があった。
【０００７】この発明は上記のような課題を解決するた
めになされたものであり、メモリ容量の小さいマスクＲ
ＯＭを内蔵したマイクロコンピュータのソフトウェア開
発における、前記マイクロコンピュータが物理的に有し
ていないメモリ空間の誤アクセスなどのソフトウェアバ
グを、マスクＲＯＭ品の完成前の開発時に確実に排除で
きるマイクロコンピュータを得ることを目的とする。
めになされたものであり、メモリ容量の小さいマスクＲ
ＯＭを内蔵したマイクロコンピュータのソフトウェア開
発における、前記マイクロコンピュータが物理的に有し
ていないメモリ空間の誤アクセスなどのソフトウェアバ
グを、マスクＲＯＭ品の完成前の開発時に確実に排除で
きるマイクロコンピュータを得ることを目的とする。
【０００８】また、この発明はメモリ容量の小さいマス
クＲＯＭを内蔵したマイクロコンピュータが物理的に有
していないメモリ空間の誤アクセスなどのソフトウェア
バグを、マスクＲＯＭ品の完成前の開発時に確実に排除
できるマイクロコンピュータに用いて好適なメモリを得
ることを目的とする。
クＲＯＭを内蔵したマイクロコンピュータが物理的に有
していないメモリ空間の誤アクセスなどのソフトウェア
バグを、マスクＲＯＭ品の完成前の開発時に確実に排除
できるマイクロコンピュータに用いて好適なメモリを得
ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係るマイクロ
コンピュータは、マスクＲＯＭ内蔵マイクロコンピュー
タを想定したときのメモリ空間のアクセス領域を設定す
るアクセス領域設定データが格納されたＲＯＭと、前記
アクセス領域設定データを保持するレジスタと、前記Ｒ
ＯＭに格納された前記アクセス領域設定データをリセッ
ト期間中に読み出して前記レジスタに保持する領域設定
データ制御回路と、前記レジスタに保持された前記アク
セス領域設定データをもとに、ＣＰＵがアクセス可能な
前記メモリ空間のアクセス領域を規定し、前記アクセス
領域を外れたアクセスを無効にするアクセス領域規定回
路とを備えるようにしたものである。
コンピュータは、マスクＲＯＭ内蔵マイクロコンピュー
タを想定したときのメモリ空間のアクセス領域を設定す
るアクセス領域設定データが格納されたＲＯＭと、前記
アクセス領域設定データを保持するレジスタと、前記Ｒ
ＯＭに格納された前記アクセス領域設定データをリセッ
ト期間中に読み出して前記レジスタに保持する領域設定
データ制御回路と、前記レジスタに保持された前記アク
セス領域設定データをもとに、ＣＰＵがアクセス可能な
前記メモリ空間のアクセス領域を規定し、前記アクセス
領域を外れたアクセスを無効にするアクセス領域規定回
路とを備えるようにしたものである。
【００１０】この発明に係るメモリは、所定のアドレス
領域に書き込まれた、マスクＲＯＭ内蔵マイクロコンピ
ュータを想定したときのＣＰＵがアクセス可能なメモリ
空間のアクセス領域を設定するアクセス領域設定データ
と、該アクセス領域設定データをリセット期間中のリセ
ット信号をもとに読み出して出力する領域設定データ制
御回路とを備えるようにしたものである。
領域に書き込まれた、マスクＲＯＭ内蔵マイクロコンピ
ュータを想定したときのＣＰＵがアクセス可能なメモリ
空間のアクセス領域を設定するアクセス領域設定データ
と、該アクセス領域設定データをリセット期間中のリセ
ット信号をもとに読み出して出力する領域設定データ制
御回路とを備えるようにしたものである。
【００１１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１による
マイクロコンピュータの基本的な内部構成を示すブロッ
ク図である。図において、１１はプログラマブルＲＯＭ
（ＲＯＭ）、１２はマスクＲＯＭ内蔵マイクロコンピュ
ータ（以下、マスクＲＯＭ品という）を想定したときの
プログラマブルＲＯＭ１１やＲＡＭ１４に対しＣＰＵ１
９がアクセスすることのできるアクセス領域を設定する
アクセス領域設定データが格納されるアクセス領域設定
領域、１１ａはリセット信号によりプログラマブルＲＯ
Ｍ１１のアクセス領域設定領域１２に書き込んである前
記アクセス領域設定データを読み出し、データバス１８
に出力するアクセス領域設定データ読出回路（領域設定
データ制御回路）であり、プログラマブルＲＯＭ１１に
構成されている。１３はソフトウェアを格納するプログ
ラマブルＲＯＭ１１における通常のＲＯＭ領域である。
この実施の形態では、アクセス領域設定領域１２はＲＯ
Ｍ領域１３の外部に存在するが、ＲＯＭ領域１３の内部
にアクセス領域設定領域１２が存在してもよい。１４は
ＲＡＭ、１５はリセット解除後のＣＰＵ１９によるＲＯ
Ｍ領域１３およびＲＡＭ１４のアクセス領域を決定する
前記アクセス領域設定データを格納するレジスタであ
る。
説明する。 実施の形態１．図１は、この発明の実施の形態１による
マイクロコンピュータの基本的な内部構成を示すブロッ
ク図である。図において、１１はプログラマブルＲＯＭ
（ＲＯＭ）、１２はマスクＲＯＭ内蔵マイクロコンピュ
ータ（以下、マスクＲＯＭ品という）を想定したときの
プログラマブルＲＯＭ１１やＲＡＭ１４に対しＣＰＵ１
９がアクセスすることのできるアクセス領域を設定する
アクセス領域設定データが格納されるアクセス領域設定
領域、１１ａはリセット信号によりプログラマブルＲＯ
Ｍ１１のアクセス領域設定領域１２に書き込んである前
記アクセス領域設定データを読み出し、データバス１８
に出力するアクセス領域設定データ読出回路（領域設定
データ制御回路）であり、プログラマブルＲＯＭ１１に
構成されている。１３はソフトウェアを格納するプログ
ラマブルＲＯＭ１１における通常のＲＯＭ領域である。
この実施の形態では、アクセス領域設定領域１２はＲＯ
Ｍ領域１３の外部に存在するが、ＲＯＭ領域１３の内部
にアクセス領域設定領域１２が存在してもよい。１４は
ＲＡＭ、１５はリセット解除後のＣＰＵ１９によるＲＯ
Ｍ領域１３およびＲＡＭ１４のアクセス領域を決定する
前記アクセス領域設定データを格納するレジスタであ
る。
【００１２】１６はレジスタ１５に格納された前記アク
セス領域設定データをもとにＲＯＭ領域１３のアクセス
領域を制御するＲＯＭアドレス制御回路（アクセス領域
規定回路）、１７は同様にＲＡＭ１４のアクセス領域を
制御するＲＡＭアドレス制御回路（アクセス領域規定回
路）である。これら、ＲＯＭアドレス制御回路１６およ
びＲＡＭアドレス制御回路１７は、前記アクセス領域設
定データが規定するアクセス領域以外のメモリ領域がア
クセスされた場合、前記プログラマブルＲＯＭ１１やＲ
ＡＭ１４へのアクセスを無効にする。１８はデータバ
ス、１９はＣＰＵ、２０はプログラムカウンタ、２１は
アドレスバスである。
セス領域設定データをもとにＲＯＭ領域１３のアクセス
領域を制御するＲＯＭアドレス制御回路（アクセス領域
規定回路）、１７は同様にＲＡＭ１４のアクセス領域を
制御するＲＡＭアドレス制御回路（アクセス領域規定回
路）である。これら、ＲＯＭアドレス制御回路１６およ
びＲＡＭアドレス制御回路１７は、前記アクセス領域設
定データが規定するアクセス領域以外のメモリ領域がア
クセスされた場合、前記プログラマブルＲＯＭ１１やＲ
ＡＭ１４へのアクセスを無効にする。１８はデータバ
ス、１９はＣＰＵ、２０はプログラムカウンタ、２１は
アドレスバスである。
【００１３】次に動作について説明する。いま、図２
（ａ）に示すメモリ空間を持つＰＲＯＭ品を、図２
（ｂ）に示すメモリ空間を持つマスクＲＯＭ品と同一仕
様にする場合を考える。先ず、ＲＯＭ領域１３にソフト
ウェアの書き込みを行う際に、アクセス領域設定領域１
２にも同時にマスクＲＯＭ品を想定したときのプログラ
マブルＲＯＭ１１やＲＡＭ１４のアクセス領域を設定す
るアクセス領域設定データを書き込む。このときアクセ
ス領域設定領域１２に書き込んだ前記アクセス領域設定
データにより、マスクＲＯＭ品を想定したときのＲＯＭ
領域１３およびＲＡＭ１４のアクセス領域が決定する。
前記アクセス領域設定データの書き込み後、電源投入を
行いマスクＲＯＭ品に代替するＰＲＯＭ品の動作を開始
させることになるが、この電源を投入した際のリセット
期間中に出力されたリセット信号によりプログラマブル
ＲＯＭ１１のアクセス領域設定領域１２に書き込んであ
る前記アクセス領域設定データがアクセス領域設定デー
タ読出回路１１ａにより読み出され、データバス１８に
出力される。そして、レジスタ１５は前記リセット信号
により前記データバス１８へ出力された前記アクセス領
域設定データを取り込んで保持する。レジスタ１５は、
前記リセット期間にのみ前記アクセス領域設定データを
取り込んで設定することができ、レジスタ１５への前記
アクセス領域設定データの保持はＣＰＵ１９からの命令
により制御することはできない。
（ａ）に示すメモリ空間を持つＰＲＯＭ品を、図２
（ｂ）に示すメモリ空間を持つマスクＲＯＭ品と同一仕
様にする場合を考える。先ず、ＲＯＭ領域１３にソフト
ウェアの書き込みを行う際に、アクセス領域設定領域１
２にも同時にマスクＲＯＭ品を想定したときのプログラ
マブルＲＯＭ１１やＲＡＭ１４のアクセス領域を設定す
るアクセス領域設定データを書き込む。このときアクセ
ス領域設定領域１２に書き込んだ前記アクセス領域設定
データにより、マスクＲＯＭ品を想定したときのＲＯＭ
領域１３およびＲＡＭ１４のアクセス領域が決定する。
前記アクセス領域設定データの書き込み後、電源投入を
行いマスクＲＯＭ品に代替するＰＲＯＭ品の動作を開始
させることになるが、この電源を投入した際のリセット
期間中に出力されたリセット信号によりプログラマブル
ＲＯＭ１１のアクセス領域設定領域１２に書き込んであ
る前記アクセス領域設定データがアクセス領域設定デー
タ読出回路１１ａにより読み出され、データバス１８に
出力される。そして、レジスタ１５は前記リセット信号
により前記データバス１８へ出力された前記アクセス領
域設定データを取り込んで保持する。レジスタ１５は、
前記リセット期間にのみ前記アクセス領域設定データを
取り込んで設定することができ、レジスタ１５への前記
アクセス領域設定データの保持はＣＰＵ１９からの命令
により制御することはできない。
【００１４】ＲＯＭアドレス制御回路１６およびＲＡＭ
アドレス制御回路１７は、前記リセット期間中において
レジスタ１５が保持した前記アクセス領域設定データの
内容に従い、図２（ｃ）に示すアクセス領域を決定す
る。次に、前記リセット期間が終ってリセットが解除さ
れプログラムの実行動作が開始するが、このときの動作
は、ＲＯＭ領域１３またはＲＡＭ１４のメモリ領域から
データバス１８に出力されたデータをＣＰＵ１９が取り
込み、そのデータをＣＰＵ１９がデコードすることによ
り行われ、ＣＰＵ１９のプログラムカウンタ２０からは
アドレスバス２１へアドレスデータが出力される。
アドレス制御回路１７は、前記リセット期間中において
レジスタ１５が保持した前記アクセス領域設定データの
内容に従い、図２（ｃ）に示すアクセス領域を決定す
る。次に、前記リセット期間が終ってリセットが解除さ
れプログラムの実行動作が開始するが、このときの動作
は、ＲＯＭ領域１３またはＲＡＭ１４のメモリ領域から
データバス１８に出力されたデータをＣＰＵ１９が取り
込み、そのデータをＣＰＵ１９がデコードすることによ
り行われ、ＣＰＵ１９のプログラムカウンタ２０からは
アドレスバス２１へアドレスデータが出力される。
【００１５】ここで、プログラムカウンタ２０が出力す
るアドレスデータが、図２（ｃ）に示す非アクセス空間
を指示した場合、ＲＯＭアドレス制御回路１６およびＲ
ＡＭアドレス制御回路１７は、前記プログラマブルＲＯ
Ｍ１１やＲＡＭ１４の前記非アクセス空間へのアクセス
を無効にする。この結果、マイクロコンピュータの仕様
に応じてデータバス１８上のデータは前の状態を保持す
るか、ある決まった特定のデータになる。
るアドレスデータが、図２（ｃ）に示す非アクセス空間
を指示した場合、ＲＯＭアドレス制御回路１６およびＲ
ＡＭアドレス制御回路１７は、前記プログラマブルＲＯ
Ｍ１１やＲＡＭ１４の前記非アクセス空間へのアクセス
を無効にする。この結果、マイクロコンピュータの仕様
に応じてデータバス１８上のデータは前の状態を保持す
るか、ある決まった特定のデータになる。
【００１６】通常、前記非アクセス空間をプログラムカ
ウンタ２０が指示した場合、当該非アクセス空間に何も
書き込まれていなければ、データバス１８上のデータは
前の状態を保持するか、または何も書き込まれていない
状態での“０”あるいは“１”となる。また、前記非ア
クセス空間にデータなどが書き込まれていれば当該書き
込まれているデータなどがデータバス１８上へ出力され
るが、前記非アクセス空間へのアクセスは無効になるた
めデータバス１８上のデータは前の状態を保持する。ま
た、データバス１８上のデータをある決まった特定のデ
ータにするためには、前記非アクセス空間またはアクセ
ス空間を規定するアドレス範囲があらかじめ設定され、
あるいはアクセス領域設定領域１２に書き込んである前
記アクセス領域設定データをもとに前記非アクセス空間
またはアクセス空間を規定するアドレス範囲が設定さ
れ、このアドレス範囲とプログラムカウンタ２０が出力
するアドレスデータとを比較し、前記アドレスデータが
非アクセス空間を指定していると前記特定のデータをデ
ータバス１８へ出力する回路を設け、この回路によりデ
ータバス１８上のデータを前記ある決まった特定のデー
タにする。
ウンタ２０が指示した場合、当該非アクセス空間に何も
書き込まれていなければ、データバス１８上のデータは
前の状態を保持するか、または何も書き込まれていない
状態での“０”あるいは“１”となる。また、前記非ア
クセス空間にデータなどが書き込まれていれば当該書き
込まれているデータなどがデータバス１８上へ出力され
るが、前記非アクセス空間へのアクセスは無効になるた
めデータバス１８上のデータは前の状態を保持する。ま
た、データバス１８上のデータをある決まった特定のデ
ータにするためには、前記非アクセス空間またはアクセ
ス空間を規定するアドレス範囲があらかじめ設定され、
あるいはアクセス領域設定領域１２に書き込んである前
記アクセス領域設定データをもとに前記非アクセス空間
またはアクセス空間を規定するアドレス範囲が設定さ
れ、このアドレス範囲とプログラムカウンタ２０が出力
するアドレスデータとを比較し、前記アドレスデータが
非アクセス空間を指定していると前記特定のデータをデ
ータバス１８へ出力する回路を設け、この回路によりデ
ータバス１８上のデータを前記ある決まった特定のデー
タにする。
【００１７】この結果、プログラムカウンタ２０が出力
するアドレスデータが、図２（ｃ）に示す非アクセス空
間を指示した場合以後のプログラム動作は、図２（ａ）
のアクセス領域を持つＰＲＯＭ品の動作とは異なり、図
２（ａ）のアクセス領域を持つことを前提として組まれ
た誤ったプログラムによる動作は正常に実行されず、一
般に意図しない動作をする。このため、前記誤ったプロ
グラムによる非アクセス領域へのアクセスが判明する。
以上がプログラム実行途中に、非アクセス空間をアクセ
スした場合の動作であるが、リセット解除直後の指示ア
ドレスが非アクセス空間を示した場合でも同様に、リセ
ット解除直後から図２（ａ）のアクセス領域を持つこと
を前提として組まれた誤ったプログラムによる動作は正
常に実行されず、前記誤ったプログラムによる非アクセ
ス領域へのアクセスが判明する。
するアドレスデータが、図２（ｃ）に示す非アクセス空
間を指示した場合以後のプログラム動作は、図２（ａ）
のアクセス領域を持つＰＲＯＭ品の動作とは異なり、図
２（ａ）のアクセス領域を持つことを前提として組まれ
た誤ったプログラムによる動作は正常に実行されず、一
般に意図しない動作をする。このため、前記誤ったプロ
グラムによる非アクセス領域へのアクセスが判明する。
以上がプログラム実行途中に、非アクセス空間をアクセ
スした場合の動作であるが、リセット解除直後の指示ア
ドレスが非アクセス空間を示した場合でも同様に、リセ
ット解除直後から図２（ａ）のアクセス領域を持つこと
を前提として組まれた誤ったプログラムによる動作は正
常に実行されず、前記誤ったプログラムによる非アクセ
ス領域へのアクセスが判明する。
【００１８】以上、説明したように、この実施の形態１
によれば、アクセス領域設定領域１２へ書き込まれたマ
スクＲＯＭ品を想定したときのプログラマブルＲＯＭ１
１やＲＡＭ１４のアクセス領域を規定するアクセス領域
設定データが、電源投入時のリセット期間にレジスタ１
５へ書き込まれる。そして、このレジスタ１５に書き込
まれた前記アクセス領域設定データにより、ＰＲＯＭ品
がプログラム動作を行う際にアクセス可能なＲＯＭ領域
１３とＲＡＭ１４のメモリ領域が規定され、これらメモ
リ領域から外れたメモリ領域へアクセスが行われると、
マイクロコンピュータは意図しない動作を行うように構
成したので、前記プログラマブルＲＯＭ１１のＲＯＭ領
域１３へ書き込んだソフトウェアにおける、マスクＲＯ
Ｍ化したときの物理的に有していないメモリ空間の誤ア
クセスなどのソフトウェアバグの存在を、マスク化する
前の前記ＰＲＯＭ品の段階で判定できるマイクロコンピ
ュータが得られる効果がある。
によれば、アクセス領域設定領域１２へ書き込まれたマ
スクＲＯＭ品を想定したときのプログラマブルＲＯＭ１
１やＲＡＭ１４のアクセス領域を規定するアクセス領域
設定データが、電源投入時のリセット期間にレジスタ１
５へ書き込まれる。そして、このレジスタ１５に書き込
まれた前記アクセス領域設定データにより、ＰＲＯＭ品
がプログラム動作を行う際にアクセス可能なＲＯＭ領域
１３とＲＡＭ１４のメモリ領域が規定され、これらメモ
リ領域から外れたメモリ領域へアクセスが行われると、
マイクロコンピュータは意図しない動作を行うように構
成したので、前記プログラマブルＲＯＭ１１のＲＯＭ領
域１３へ書き込んだソフトウェアにおける、マスクＲＯ
Ｍ化したときの物理的に有していないメモリ空間の誤ア
クセスなどのソフトウェアバグの存在を、マスク化する
前の前記ＰＲＯＭ品の段階で判定できるマイクロコンピ
ュータが得られる効果がある。
【００１９】
【発明の効果】この発明によれば、ＲＯＭに格納された
アクセス領域設定データを領域設定データ制御回路がリ
セット期間中に読み出してレジスタに保持し、前記レジ
スタに保持された前記アクセス領域設定データをもと
に、アクセス領域規定回路はＣＰＵがアクセス可能なメ
モリ空間のアクセス領域を規定し、前記アクセス領域を
外れたアクセスを無効にする構成を備えたので、メモリ
容量の小さいマスクＲＯＭを内蔵したマイクロコンピュ
ータに対し開発されたソフトウェアに、前記マイクロコ
ンピュータが物理的に有していないメモリ空間の誤アク
セスなどのソフトウェアバグがあると、マスクＲＯＭ品
の完成前の動作試験の段階で前記ソフトウェアバグによ
る意図しない動作が発生し、これによりに前記ソフトウ
ェアバグの存在を知ることができるため、前記マスクＲ
ＯＭを内蔵したマイクロコンピュータにおける物理的に
有していないメモリ空間の誤アクセスなどのソフトウェ
アバグを、マスクＲＯＭ品の完成前の開発時に確実に排
除できる効果がある。
アクセス領域設定データを領域設定データ制御回路がリ
セット期間中に読み出してレジスタに保持し、前記レジ
スタに保持された前記アクセス領域設定データをもと
に、アクセス領域規定回路はＣＰＵがアクセス可能なメ
モリ空間のアクセス領域を規定し、前記アクセス領域を
外れたアクセスを無効にする構成を備えたので、メモリ
容量の小さいマスクＲＯＭを内蔵したマイクロコンピュ
ータに対し開発されたソフトウェアに、前記マイクロコ
ンピュータが物理的に有していないメモリ空間の誤アク
セスなどのソフトウェアバグがあると、マスクＲＯＭ品
の完成前の動作試験の段階で前記ソフトウェアバグによ
る意図しない動作が発生し、これによりに前記ソフトウ
ェアバグの存在を知ることができるため、前記マスクＲ
ＯＭを内蔵したマイクロコンピュータにおける物理的に
有していないメモリ空間の誤アクセスなどのソフトウェ
アバグを、マスクＲＯＭ品の完成前の開発時に確実に排
除できる効果がある。
【００２０】この発明によれば、所定のアドレス領域に
書き込まれた、マスクＲＯＭ内蔵マイクロコンピュータ
を想定したときのＣＰＵがアクセス可能なメモリ空間の
アクセス領域を設定するアクセス領域設定データを、リ
セット期間中のリセット信号をもとに読み出して出力す
る領域設定データ制御回路を備えるように構成したの
で、マスクＲＯＭ内蔵マイクロコンピュータを想定して
マスクＲＯＭ品の完成前の開発時のマイクロコンピュー
タのメモリに使用すると、領域設定データ制御回路が読
み出した前記アクセス領域設定データにより、開発時の
マイクロコンピュータのＣＰＵがマスクＲＯＭ内蔵マイ
クロコンピュータを想定したアクセス可能なメモリ空間
のアクセス領域を規定して、開発したソフトウェアの動
作試験を行うことができるようになる効果がある。
書き込まれた、マスクＲＯＭ内蔵マイクロコンピュータ
を想定したときのＣＰＵがアクセス可能なメモリ空間の
アクセス領域を設定するアクセス領域設定データを、リ
セット期間中のリセット信号をもとに読み出して出力す
る領域設定データ制御回路を備えるように構成したの
で、マスクＲＯＭ内蔵マイクロコンピュータを想定して
マスクＲＯＭ品の完成前の開発時のマイクロコンピュー
タのメモリに使用すると、領域設定データ制御回路が読
み出した前記アクセス領域設定データにより、開発時の
マイクロコンピュータのＣＰＵがマスクＲＯＭ内蔵マイ
クロコンピュータを想定したアクセス可能なメモリ空間
のアクセス領域を規定して、開発したソフトウェアの動
作試験を行うことができるようになる効果がある。
【図１】 この発明の実施の形態１のマイクロコンピュ
ータの基本的な内部構成を示すブロック図である。
ータの基本的な内部構成を示すブロック図である。
【図２】 この発明の実施の形態１のマイクロコンピュ
ータにおけるメモリ空間と、マスクＲＯＭ品のメモリ空
間との対応関係を示すメモリ空間マップの説明図であ
る。
ータにおけるメモリ空間と、マスクＲＯＭ品のメモリ空
間との対応関係を示すメモリ空間マップの説明図であ
る。
【図３】 マスクＲＯＭ内蔵マイクロコンピュータを想
定して開発したソフトウェアの動作試験を行う従来のマ
イクロコンピュータの基本的な内部構成を示すブロック
図である。
定して開発したソフトウェアの動作試験を行う従来のマ
イクロコンピュータの基本的な内部構成を示すブロック
図である。
１１ プログラマブルＲＯＭ（ＲＯＭ）、１１ａ アク
セス領域設定データ読出回路（領域設定データ制御回
路）、１５ レジスタ、１６ ＲＯＭアドレス制御回路
（アクセス領域規定回路）、１７ ＲＡＭアドレス制御
回路（アクセス領域規定回路）、１９ ＣＰＵ。
セス領域設定データ読出回路（領域設定データ制御回
路）、１５ レジスタ、１６ ＲＯＭアドレス制御回路
（アクセス領域規定回路）、１７ ＲＡＭアドレス制御
回路（アクセス領域規定回路）、１９ ＣＰＵ。
Claims (2)
- 【請求項１】 マスクＲＯＭ内蔵マイクロコンピュータ
を想定したときのメモリ空間のアクセス領域を設定する
アクセス領域設定データが格納されたＲＯＭと、 前記アクセス領域設定データを保持するレジスタと、 前記ＲＯＭに格納された前記アクセス領域設定データを
リセット期間中に読み出して前記レジスタに保持する領
域設定データ制御回路と、 前記レジスタに保持された前記アクセス領域設定データ
をもとに、ＣＰＵがアクセス可能な前記メモリ空間のア
クセス領域を規定し、前記アクセス領域を外れたアクセ
スを無効にするアクセス領域規定回路とを備えたマイク
ロコンピュータ。 - 【請求項２】 所定のアドレス領域に書き込まれた、マ
スクＲＯＭ内蔵マイクロコンピュータを想定したときの
ＣＰＵがアクセス可能なメモリ空間のアクセス領域を設
定するアクセス領域設定データと、 該アクセス領域設定データをリセット期間中のリセット
信号をもとに読み出して出力する領域設定データ制御回
路とを備えたメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298098A JPH11212945A (ja) | 1998-01-26 | 1998-01-26 | マイクロコンピュータおよびそのメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298098A JPH11212945A (ja) | 1998-01-26 | 1998-01-26 | マイクロコンピュータおよびそのメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11212945A true JPH11212945A (ja) | 1999-08-06 |
Family
ID=11820372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1298098A Pending JPH11212945A (ja) | 1998-01-26 | 1998-01-26 | マイクロコンピュータおよびそのメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11212945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011227730A (ja) * | 2010-04-20 | 2011-11-10 | Renesas Electronics Corp | マイクロコンピュータ |
| CN110033810A (zh) * | 2018-01-11 | 2019-07-19 | 华邦电子股份有限公司 | 半导体存储装置及其操作方法 |
-
1998
- 1998-01-26 JP JP1298098A patent/JPH11212945A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011227730A (ja) * | 2010-04-20 | 2011-11-10 | Renesas Electronics Corp | マイクロコンピュータ |
| US9395999B2 (en) | 2010-04-20 | 2016-07-19 | Renesas Electronics Corporation | Microcomputer having processor capable of changing endian based on endian information in memory |
| CN110033810A (zh) * | 2018-01-11 | 2019-07-19 | 华邦电子股份有限公司 | 半导体存储装置及其操作方法 |
| CN110033810B (zh) * | 2018-01-11 | 2021-10-08 | 华邦电子股份有限公司 | 半导体存储装置及其操作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| KR20210080398A (ko) | 메모리 내장 자체 테스트 컨트롤러를 이용한 판독 전용 메모리 테스트 | |
| JPS646489B2 (ja) | ||
| JP2624226B2 (ja) | 割込みコントローラ | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JP3323341B2 (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
| GB2304209A (en) | Starting up a processor system | |
| JP2002541582A (ja) | エミュレータシステム内のユーザメモリを更新する方法およびシステム | |
| JP3951371B2 (ja) | ウォッチドッグタイマ及びマイクロコンピュータ | |
| JP3110222B2 (ja) | マイクロコンピュータ | |
| JP2928216B1 (ja) | 半導体集積回路 | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| JP3166667B2 (ja) | エミュレーション用マイクロコンピュータ | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| JPS6223896B2 (ja) | ||
| JPH06139084A (ja) | 情報処理装置 | |
| JPH06222917A (ja) | 電子装置 | |
| JPS60112148A (ja) | メモリ装置 | |
| JPH07281922A (ja) | 計算機のｃｐｕ診断方法 | |
| JPH05241821A (ja) | データ処理装置 | |
| JP2002268916A (ja) | プログラム検証方法および装置 | |
| JPH0793180A (ja) | マイクロプロセッサ | |
| JPH0635750A (ja) | 半導体集積回路装置 |