JP2624226B2 - 割込みコントローラ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周辺ハードウエア
の出力する割込要求信号に応じて、中央処理装置に対
し、割込処理を要求する割込みコントローラに関する。

【０００２】

【従来の技術】近年、マイクロコンピュータは多くの分
野において使用されるようになり、中でもシングルチッ
プマイクロコンピュータは、中央処理装置（以下ＣＰＵ
と記す）、ＲＡＭ、ＲＯＭ、周辺装置をワンチップに搭
載した安価なマイクロコンピュータとして、エアコン、
炊飯器などの民生分野、ロボット、モータ制御装置など
の各制御装置等において広く使用されている。

【０００３】こうしたシングルチップマイクロコンピュ
ータは、ＣＰＵと周辺ハードウエアを内蔵しているた
め、通常周辺ハードウエアからの割込を制御するために
割込みコントローラも内蔵している。

【０００４】このような割込コントローラは、通常以下
の機能を有する。 各周辺ハードウエアの割込み要求を受け付けてＣＰＵ
に対して割込み処理を要求する。 ＣＰＵに割込みプログラムの先頭番地の格納先を通知
する。 複数の割込み要求が同時に発生した場合、または割込
み処理実行中に他の割込み要求が発生した場合に、優先
順位判別を行い、最も優先順位の高い割込み要求を受け
付ける。

【０００５】以下では、図７、図８を用いて、従来の割
込みコントローラを前記の機能、即ち優先順位制御に
着目し、割込み要求ソース数８、優先順位レベル８のも
のに関して説明する。

【０００６】マイクロコンピュータ０１０は、ＣＰＵ０
５０と、割込みコントローラ１００と、周辺ハードウエ
ア０４０と、前記ＣＰＵ０５０と割込みコントローラ１
００とのデータのやりとりを行う内部バス０６０とから
なる。

【０００７】ＣＰＵ０５０は、プログラム実行によって
割込みコントローラ１００、周辺ハードウエア０４０に
対するデータのリード、ラインと動作を行う他に割込み
コントローラからの割込み処理要求信号１７０を受け付
ける。

【０００８】周辺ハードウエア０４０は、オンチップの
周辺ハードウエアで割込みコントローラ１００を介し
て、ＣＰＵ０５０にデータの受け取りまたはデータ書き
込みを要求するための割込み要求信号４００〜４０７を
出力する。

【０００９】割込みコントローラ１００は、割込み要求
信号４００〜４０７の夫々に対して割込み要求の発生を
記憶する割込みフラグレジスタ（以下割込みフラグと記
す）１１０〜１１７、各割込み要求ソース毎に割込み要
求の発生を禁止する割込みマスクフラグ（以下マスクフ
ラグと記す）１２０〜１２７、各割込み要求ソース間の
優先順位を指定するための優先順位レベル０指定フラグ
（以下レベル０フラグと記す）２００〜２０７、レベル
１フラグ２１０〜２１７、レベル２フラグ２２０〜２２
７、レベル３フラグ２３０〜２３７、レベル４フラグ２
４０〜２４７、レベル５フラグ２５０〜２５７、レベル
６フラグ２６０〜２６７、レベル７フラグフラグ２７０
〜２７７、現在受け付けている割込みの優先順位レベル
を保持するレジスタ（以下、レベル保持レジスタと記
す）３２０、現在受付可能な優先順位レベルの割込み要
求だけが割込みを要求する許可する許可要求信号４２０
〜４２７、同一レベルの要求に対する優先順位裁定を行
う優先順位裁定回路４５０を有する。

【００１０】次に割込み要求信号４００、割込みフラグ
１１０、割込みマスクフラグ１２０、レベル０フラグ２
１０、レベル１フラグ２２０〜レベル７フラグ２７０、
許可要求信号４２０を例にとって各部の動作を説明す
る。

【００１１】割込みフラグ１１０は、割込み要求信号４
００が発生すると”１”となり、ＣＰＵ０５０が割込み
要求信号４００の発生した割込みを受け付けると”０”
になる。

【００１２】割込みマスクフラグ１２０は、割込みフラ
グ１１０による割込みの発生を許可／禁止するレジスタ
で割込みマスクフラグ１２０が”１”の時、割込みフラ
グ１１０による割込みの発生を禁止し、割込みマスクレ
ジスタが”０”の時、割込みフラグ１１０による割込み
の発生を許可する。

【００１３】レベル０フラグ２００〜２０７は、割込み
要求信号４００〜４０７の各割込み要求信号の優先順位
レベルをレベル０に指定するフラグで、いずれのフラグ
もＣＰＵ０５０からリード／ライト可能である。

【００１４】レベル０フラグ２００〜２０７の値が”
１”の割込み要求信号は、レベル０に指定される。

【００１５】同様に、各割込み優先順位レベル１〜７に
関してレベル１フラグ２１０〜２１７、〜レベル７フラ
グ２７０〜２７７があり、夫々各割込み優先順位レベル
に指定する割込み要求信号を示す。

【００１６】レベル保持レジスタ３２０は、受け付けた
割込み要求の優先順位レベルを保持するレジスタで、割
込みを受け付けると受け付けた割込み要求の各レベルフ
ラグの値を取り込み、割込みしょりが終了するまで値を
保持し、割込み処理が終了するとリセット（”００”）
される。

【００１７】許可要求信号４２０は、前述の割込み要求
信号４００に対して指定した優先順位レベルがレベル保
持レジスタ３２０の保持している優先順位レベルよりも
高い場合にのみ割込みを要求する。即ちこの時”１”と
なる。

【００１８】また、許可要求信号４２１〜４２７も同様
である。

【００１９】優先順位裁定回路４５０は、前述の許可要
求信号４２０〜４２７の２つ以上が”１”になった場
合、受付ける割込み要求を決定するものである。

【００２０】ここでは、割込み要求信号の番号の小さい
方が優先順位が高いものとする。

【００２１】即ち、許可要求信号４２０と４２１が同時
に”１”になった場合は、許可要求信号４２０の方を受
け付ける。

【００２２】次に割込み優先順位制御に関して説明す
る。

【００２３】尚、ここでは”優先順位レベル０の方が優
先順位が高く、レベル７の方が優先順位が低い”ものと
して説明する。

【００２４】通常、割込みコントローラにはハードウエ
ア的に決められた優先順位（以後デフォルト優先順位と
記す）があり、割込み要求信号が同時に発生した場合
は、デフォルト優先順位にしたがって受け付けられる。

【００２５】しかしながら、こうしたデフォルト優先順
位がユーザの要求に適合するとは限らず、ユーザが各割
込み信号を希望の優先順位に設定するために前述のレベ
ル０フラグ２００〜２０７、・・・、レベル７フラグ２
７０〜２７７が使用される。

【００２６】以下では、割込み要求信号４００に関して
優先順位の指定方法を説明する。

【００２７】ユーザが割込み要求信号４００に関して優
先順位の指定方法を説明する。

【００２８】ユーザが割込み要求信号４００の優先順位
をレベル０に設定したい場合は、レベル０フラグ２００
の値を”１”に設定する。

【００２９】もし優先順位をレベル１に設定したければ
レベル１フラグ２１０を”１”に設定し、同様に優先順
位レベルを２〜７に指定する場合はレベル２フラグ２２
０〜レベル７フラグ２７０に”１”を設定することによ
り、所定の優先順位レベルに設定する。

【００３０】割込み要求信号４０１〜４０７に関しても
レベル０フラグ２０１〜２０７、レベル１フラグ２１１
〜２１７、・・・、レベル７フラグ２７１〜２７７に対
して同様に、レベル０〜７の設定を行う。

【００３１】このような割込み優先順位レベルの設定
は、通常プログラムの冒頭の初期化プログラム内で行わ
れることが普通で、メインルーチン内では、優先順位指
定を頻繁に変更することは少ない。

【００３２】次に、図８を参照してハードウエアの実際
の構成を説明する。

【００３３】図８は、優先順位制御の実際のハードウエ
アで割込み要求信号４００に関する優先順位制御部を示
している。

【００３４】尚、割込み要求信号４０１〜４０７に関し
ても同様のハードウエア構成を取るためここでは、割込
み要求信号４１０〜４０７に関しての説明は省略する。

【００３５】優先順位制御部は、レベル０フラグ２０
０、レベル１フラグ２１０、レベル２フラグ２２０、レ
ベル３フラグ２３０、レベル４フラグ２４０、レベル５
フラグ２５０、レベル６フラグ２６０、レベル７フラグ
２７０、比較回路８００、比較回路の出力信号（以下比
較出力と記す）８１０、割込み要求フラグ１１０、割込
みマスクフラグ１２０、インバータ７００、アンドゲー
ト７１０、許可要求信号４２０から構成される。

【００３６】ここでは、各レベルフラグは夫々スタティ
ックラッチで構成する。

【００３７】割込みフラグ１１０は割込み要求信号４０
０が発生するとセット”１”する。

【００３８】比較回路８００は現在受け付けている割込
みの優先順位を保持しているレベル保持レジスタ３２０
の値と、レベル０フラグ２００〜レベル７フラグ２７０
へ設定された割込み要求信号４００の優先順位レベルと
を比較し、割込み要求信号４００の優先順位レベルの方
が優先順位が高ければ比較出力８１０を”１”にする。

【００３９】したがって、割込みマスクフラグ１２０
が”０”で且つ、割込み要求フラグ１１０が”１”で且
つ、割込み要求の優先順位が現在受け付けている割込み
の要求の優先順位レベルよりも高ければ、許可要求信号
４２０が”１”となり、図７における優先順位裁定回路
４５０を介してＣＰＵ０５０に対して割込み処理要求信
号１７０を出力する。

【００４０】上記動作と同時に、レベル０フラグ２０
０、レベル１フラグ２１０、レベル２フラグ２２０、レ
ベル３フラグ２３０、レベル４フラグ２４０、レベル５
フラグ２５０、レベル６フラグ２６０、レベル７フラグ
２７０、の値をレベル保持レジスタ３２０に取り込み保
持する。

【００４１】この動作によりレベル保持レジスタ３２０
は、現在処理中の割込みの優先順位レベルの取り込みを
行い、割込み処理中は値を保持する。

【００４２】従って、現在受付中の割込み処理の途中で
他の要求信号が発生した場合も同様に、優先順位の制御
が行われる。

【００４３】

【発明が解決しようとする課題】従来の技術では割込み
の優先順位制御を行うレジスタをスタティックラッチで
構成していた為、レジスタを構成する半導体チップの面
積が大きくなるとともに、マイクロコンピュータが初期
化プログラム内で必ず優先順位制御レジスタの設定を行
わなければならないという問題点がある。

【００４４】

【課題を解決するための手段】本発明の割込みコントロ
ーラは、 中央処理装置と、複数の割込み要求信号と、
複数の割込み要求信号が発生したことを記憶する割込み
要求フラグと、複数の割込み要求信号による割込み発生
を禁止する割込みマスクレジスタと、複数の割込み要求
信号の優先順位を制御する第１の優先順位制御部と、複
数の割込み要求信号の優先順位を指定する第２の優先順
位制御部と、中央処理装置が現在受付可能な優先順位レ
ベルを示す優先順位レベルレジスタと、中央処理装置に
対して割り込み処理を要求する割込み信号を有し、第１
の優先順位制御部は、中央処理装置によって書き換え可
能な第１の優先順位指定レジスタと、第１の優先順位指
定レジスタと優先順位レベルレジスタの値により、優先
順位判別を行う第１の優先順位判別回路からなり、第２
の優先順位制御部は、ＲＯＭで形成された第２の優先順
位指定レジスタの値により、優先順位判別を行う第２の
優先順位判別回路からなり、第１および第２の優先順位
判別回路の出力により、割込み要求信号の優先順位を制
御することを特徴とする。

【００４５】

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。

【００４６】図１は、本発明の一実施例で、マイクロコ
ンピュータ０２０はＣＰＵ０５０と、割込みコントロー
ラ１０１と、周辺ハードウエア０４０と、前記ＣＰＵ０
５０と割込みコントローラ１０１とのデータのやりとり
を行う内部バス０６０からなる。

【００４７】ＣＰＵ０５０は、プログラム実行によって
割込みコントローラ１０１、周辺ハードウエア０４０に
対するデータのリード、ライト動作を行う他に割込みコ
ントローラからの割込み処理要求信号１７０を受け付け
る。

【００４８】周辺ハードウエア０４０は、オンチップの
周辺ハードウエアで割込みコントローラ１０１を介し
て、ＣＰＵ０５０にデータの受け取り又はデータの書き
込みを要求するための割込み要求信号４００〜４０７を
出力する。

【００４９】割込みコントローラ１０１は、割込み要求
信号４００〜４０７の夫々に対して割込み要求の発生を
記憶する割込みフラグレジスタ（以下割込みフラグと記
す）１１０〜１１７、各割込み要求ソース毎に割込み要
求の発生を禁止する割込みマスクフラグ（以下マスクフ
ラグと記す）１２０〜１２７、各割込み要求ソース間の
優先順位を指定するための優先順位レベル０指定フラグ
（以下レベル０フラグと記す）２００〜２０７、レベル
１フラグ２１０〜２１７、レベル２フラグ２２０〜２２
７、レベル３フラグ２３０〜２３７と、各割込み要求ソ
ース間の優先順位を決定するための割込み優先順位レベ
ル４指定ＲＯＭ（以下レベル４ＲＯＭと記す）３４０〜
３４７、レベル５ＲＯＭ３５０〜３５７、レベル６ＲＯ
Ｍ３６０〜３６７、レベル７ＲＯＭ３７０〜３７７、及
び現在受け付けている割込みの優先順位レベルを保持す
るレジスタ（以下、レベル保持レジスタと記す）３２
０、現在受付可能な優先順位レベルの割込み要求だけが
割込みを要求する許可要求信号４２０〜４２７、同一レ
ベルの要求に対する優先順位裁定を行う優先順位裁定回
路４５０を有する。

【００５０】次に割込み要求信号４００、割込みフラグ
１１０、割込みマスクフラグ１２０、レベル０フラグ２
１０、レベル１フラグ２２０〜レベル３フラグ２３０、
レベル４ＲＯＭ３４０〜レベル７ＲＯＭ３７０、許可要
求信号４２０を例にとって各部の動作を説明する。

【００５１】尚、割込みマスクフラグ１２０、割込み要
求信号４００、割込みフラグ１１０、レベル０フラグ２
００〜２０７、レベル１フラグ２１０〜２１７〜レベル
３フラグ２３０〜２３７、許可要求信号４２０〜４２７
の関係及び動作は、従来例と同様であるためここでの説
明は省略する。

【００５２】レベル４ＲＯＭ３４０〜３４７、レベル５
ＲＯＭ３５０〜３５７、レベル６ＲＯＭ３６０〜３６
７、レベル７ＲＯＭ３７０〜３７７は、機能的には従来
のレベル４フラグ２４０〜２４７、〜レベル７フラグ２
７０〜２７７と同様であり、本実施例のレベル４ＲＯＭ
〜レベル７ＲＯＭは、マスクＲＯＭで構成してある。

【００５３】即ち、ユーザは、マイクロコンピュータの
初期化プログラム内で上記ＲＯＭで構成された部分に関
しては、優先順位指定レジスタの設定を行う必要がな
く、予めＲＯＭに設定したコードに従って優先順位制御
を行うことができる。

【００５４】次に、本実施例における優先順位指定のハ
ードウエアの構成を図２を参照して説明する。図２は、
優先順位の実際のハードウエアで割込み要求信号４００
に関する優先順位制御部を示している。尚、割込み要求
信号４０１〜４０７に関しても同様のハードウエア構成
を取るものとしてここでは、説明を省略する。

【００５５】優先順位制御部は、従来例とほぼ同様であ
るが、レベル０フラグ２００、レベル１フラグ２１０、
レベル２フラグ２２０、レベル３フラグ２３０、は夫々
スタティックラッチで構成され、レベル４ＲＯＭ３４
０、レベル５ＲＯＭ３５０、レベル６フラグ３６０、レ
ベル７ＲＯＭ３７０、は夫々ＲＯＭで構成されている。
上記回路の実際の動作は、従来例と同様であるためここ
では説明を省略する。

【００５６】図８と図２を比較しても分かるように本実
施例の優先順位指定ＲＯＭは、一切トランジスタを使用
しておらず、従来例に比べてチップ面積を小さくするこ
とに貢献しうる。

【００５７】次に、第２の実施例について説明する。本
実施例は、第１実施例の優先順位ＲＯＭを紫外線消去型
ＰＲＯＭで構成している。

【００５８】本実施例では、優先順位指定レジスタをＲ
ＯＭ化してチップサイズを小さくする効果は、実施例１
よりもやや劣るが、ＲＯＭに設定した優先順位レベルを
消去可能にした点で、優先順位レベルの設定に不具合が
生じた場合に、対応可能であり、尚且つチップサイズを
地策構成できる。また、マクロコンピュータの初期化プ
ログラム内の優先順位指定部分が簡易化することは第１
実施例と同様である。

【００５９】第３の実施例として、第１実施例の優先順
位指定ＲＯＭを電気的書き込み／消去可能なＰＲＯＭで
構成している。本実施例では、優先順位指定レジスタを
ＲＯＭ化してチップサイズを小さくする効果は、実施例
１よりもやや劣るが、ＲＯＭに設定した優先順位レベル
を電気的に書き込み／消去可能にした点で、従来ぎゅじ
ゅつのレジスタで構成した場合の自由度を保ちつつ、尚
且つチップサイズを小さく構成できる。また、マイクロ
コンピュータの初期化プログラム内の優先順位指定部分
が簡易化することは、第１実施例と同様である。

【００６０】次に、本発明の第４の実施例について図
３、４、５を参照して説明する。図３で、マイクロコン
ピュータ０２１は、ＣＰＵ０５０と、割込みコントロー
ラ１０２と、周辺ハードウエア０４０と、前記ＣＰＵ０
５０と割込みコントローラ１１２とのデータのやりとり
を行う内部バス０５０と、マイクロコンピュータ０２１
の回路テストを行う為のテスト信号６００からなる。

【００６１】ＣＰＵ０５０は、プログラム実行によって
割込みコントローラ１０２、周辺ハードウエア０４０に
対するデータのリード、ライト動作を行うほかに割込み
コントローラ１０２からの割込み処理要求信号１７０を
受け付ける。

【００６２】周辺ハードウエア０４０は、オンチップの
周辺ハードウエアで割込みコントローラ１０２を介し
て、ＣＰＵ０５０にデータの受け取り又はデータ書き込
みを要求するための割込み要求信号４００〜４０７を出
力する。

【００６３】テスト信号６００は、上記の割込みコント
ローラ１０２の回路記のチェックを行う際にテスト回路
を動作させる為の信号で通常は、信号値”０”をとる。

【００６４】割込みコントローラ１０２は、割込み要求
信号４００〜４０７の夫々に対して割込み要求の発生を
記憶する割込みフラグレジスタ（以下割込みフラグと記
す）１１０〜１１７、各割込みソース毎に要求の発生を
禁止するマスクフラグ（以下マスクフラグと記す）１２
０〜１２７、各割込みソース間の優先順位を指定するた
めの優先順位レベル０指定フラグ（以下レベル０フラグ
と記す）２００〜２０７、レベル１フラグ２１０〜２１
７、レベル２フラグ２２０〜２２７、レベル３フラグ２
３０〜２３７と、各割込み要求ソース間の優先順位を指
定するための割込み優先順位レベル４指定ＲＯＭ（以下
レベル４ＲＯＭと記す）３４０〜３４７、レベル５ＲＯ
Ｍ３５０〜３５７、レベル６ＲＯＭ３６０〜３６７、レ
ベル７ＲＯＭ３７０〜３７７、現在受け付けている割込
みの優先順位レベルを保持するレジスタ（以下、レベル
保持レジスタと記す）３２０及びレベル４ＲＯＭ３４０
〜３４７の出力値を制御するテストレジスタ５００、５
０１、レベル５ＲＯＭ３５０〜３５７の出力値を制御す
るテストレジスタ５０２、５０３、レベル６ＲＯＭの出
力値を制御するテストレジスタ５０４、５０５、レベル
７ＲＯＭの出力値を制御するテストレジスタ５０６、５
０７を有する。

【００６５】次に、図３、４を用いて各部の動作を説明
する。

【００６６】尚、割込みマスクフラグ１２０、割込み要
求信号４００、割込みフラグ１１０、レベル０フラグ２
００〜２０７、レベル１フラグ２１０〜２１７〜レベル
３フラグ２３０〜２３７、レベル４ＲＯＭ３４０〜３４
７、レベル５ＲＯＭ３５０〜３５７、レベル６ＲＯＭ３
６０〜３６７、レベル７ＲＯＭ３７０の関係及び動作
は、前述の第１実施例と同様であるためここでの説明は
省略する。

【００６７】テストレジスタ５００〜５０７は、テスト
信号６００が”０”の時、即ちテスト状態でないとき、
初期化された、テストレジスタ５００、５０２、５０
４、５０６は、”０”、テストレジスタ５０１、５０
３、５０５、５０７は、”１”となる。また、上記テス
トレジスタ５００〜５０７は、ＣＰＵ０５０からリード
／ライト可能である。前記テストレジスタ５００、５０
１は、優先順位レベル４ＲＯＭの出力を制御する。具体
的にはテスト信号６００が”１”の状態において、テス
トレジスタ５０１が”０”の時、レベル４ＲＯＭ３４０
から３４７の出力をレベル４ＲＯＭ３４０から３４７の
値の如何に拘わらず”１”に固定し、テストレジスタ５
０１が”１”、且つテストレジスタ５００が”１”の
時、レベル４ＲＯＭ３４０から３４７の出力をレベル４
ＲＯＭ３４０から３４７の値の如何に拘わらず”０”に
固定する機能を有する。

【００６８】以下、テストレジスタ５０２、５０３とレ
ベル５ＲＯＭ３５０〜３５７、テストレジスタ５０４、
５０５とレベル５ＲＯＭ３６０〜３６７、テストレジス
タ５０６、５０７とレベル５ＲＯＭ３７０〜３７７の関
係も同様である。

【００６９】次に、本実施例における割込みコントロー
ラ１０２のテスト機能及びテスト回路に関して、図４、
５、６を参照して説明する。

【００７０】図４は、本発明のテストレジスタ５００、
５０１とレベル４ＲＯＭ３４０の関係を示した論理図、
図５は、上記のハードウエアを最適化したものであり、
機能的には、等価である。

【００７１】尚、ここでは、レベル４ＲＯＭと、テスト
レジスタ５００、５０１を例に取って説明するが、他の
レベル４ＲＯＭ３４０〜３４７及びレベル５ＲＯＭ３５
０〜３５７、・・・、レベル７ＲＯＭ３７０〜３７７に
関しても同様である。

【００７２】前述したように、レベル４ＲＯＭ３４０の
出力はレベル４ＲＯＭの値の如何に拘わらず、テストレ
ジスタ５００、５０１の値によって”１”固定、また
は、”０”固定となる。

【００７３】上記の機能により、ユーザの指定したレベ
ル４ＲＯＭ２４０の値がいかなる値であろうと、テスト
レジスタ５００、５０１の値で背漁火の卯であるため、
割込みコントローラの優先順位制御のテストを実行する
際に、各ユーザのＲＯＭコード毎にテストパターンを作
成する必要はない。

【００７４】具体的には、テストレジスタ５０１の値
を”０”にすると、レベル４ＲＯＭ３４０の出力値
は、”１”となり、各割込みの優先順位レベルは”４”
になる。

【００７５】テストレジスタ５０１＝”０”、テストレ
ジスタ５００＝”１”にすると、レベル４ＲＯＭの値
は、”０”となり、補かな優先順位レベルのテストを実
行することが可能である。

【００７６】上記の用にテストレジスタ５００〜５０７
によってレベル４ＲＯＭ３４０〜３４７、・・・、〜レ
ベル７ＲＯＭ３７０〜３７７の値を”０”または、”
１”に固定することにより、各レベル毎に優先順位制御
回路の検証をレベル４ＲＯＭ３４０〜３４７、・・・、
レベル７ＲＯＭ３７０〜３７７の値に拘わらず実行でき
る。

【００７７】かた、図６に図５と制御論理値が逆ではあ
るが、機能的に等価な回路を示す。即ち図６におけるテ
ストレジスタ５００、５０１はテスト信号６００が”
０”の時、夫々論理値”１”、”０”をとり、テストレ
ジスタ５０１が”１”の時、レベル４ＲＯＭの出力値
は、”０”、テストレジスタ５０１、５００が”
０”、”０”の時レベル４ＲＯＭの出力値は、”１”に
固定される。

【００７８】

【発明の効果】本発明の割込みコントローラ内蔵マイク
ロコンぴゅーらは、ＲＯＭ構成の優先順位指定レジス
タ、及びテストレジスタを持つことにより、 優先順位指定のレジスタの構成がラッチ構成でなく、
ＲＯＭ構成となるため、構成する回路が簡単になると同
時に、トランジスタを必要としないため、割込みコント
ローラが小さく実現できるため、マイクロコンピュータ
全体のチップサイズを小さくすることでき、安価なマイ
クロコンピュータを提供すること可能になる。

【００７９】優先順位指定のレジスタの構成がＲＯＭ
であるために、マイクロコンピュータの初期化プログラ
ムで優先順位指定レジスタの設定をする場合に、初期化
プログラムが簡易化され、ユーザプログラム開発効率を
あげることが可能となる。

【００８０】で述べたように、優先順位指定レジス
タ部の構成トランジスタ数が低下するため、チップの故
障発生率の減少、及び故障検出率の上昇が図れる。

【００８１】ユーザの指定したＲＯＭコードに従って
割り込みコントローラを実現してもユーザのコード毎に
テストパタンを作り替える必要がないため、チップの生
産効率を下げることがない。そのため、最終的なチップ
価格を低く抑えることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の割込みコントローラ
図。

【図２】本発明の第１の実施例の割込みコントローラの
優先順位制御部図。

【図３】本発明の第４の実施例の割込みコントローラ
図。

【図４】本発明の第４の実施例の割込みコントローラの
テスト回路図。

【図５】本発明の題４の実施例の割込みコントローラの
テスト回路図。

【図６】本発明の題４の実施例の割込みコントローラの
テスト回路図。

【図７】従来の割込みコントローラ図。

【図８】従来の割込みコントローラの優先順位制御回路
図。

【符号の説明】

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 中央処理装置と、複数の割込み要求信号
   と、前記複数の割込み要求信号が発生したことを記憶す
   る割込み要求フラグと、前記複数の割込み要求信号によ
   る割込み発生を禁止する割込みマスクレジスタと、前記
   複数の割込み要求信号の優先順位を制御する第１の優先
   順位制御部と、前記複数の割込み要求信号の優先順位を
   指定する第２の優先順位制御部と、前記中央処理装置が
   現在受付可能な優先順位レベルを示す優先順位レベルレ
   ジスタと、前記中央処理装置に対して割り込み処理を要
   求する割込み信号を有し、前記第１の優先順位制御部
   は、前記中央処理装置によって書き換え可能な第１の優
   先順位指定レジスタと、前記第１の優先順位指定レジス
   タと前記優先順位レベルレジスタの値により、優先順位
   判別を行う第１の優先順位判別回路からなり、前記第２
   の優先順位制御部は、ＲＯＭで形成された第２の優先順
   位指定レジスタの値により、優先順位判別を行う第２の
   優先順位判別回路からなり、前記第１および第２の優先
   順位判別回路の出力により、前記割込み要求信号の優先
   順位を制御することを特徴とする割込みコントローラ。
2. 【請求項２】 前記第２の優先順位指定レジスタを一度
   だけ書き込み可能なＲＯＭで構成することを特徴とする
   請求項１記載の割込みコントローラ。
3. 【請求項３】 第２の優先順位指定レジスタを電気的に
   書き込み／消去可能なＲＯＭで構成することを特徴とす
   る請求項１記載の割込みコントローラ。