JPS6155759A - インタフエ−ス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理系統に用いられるインタフェース
制御装置に関する。特に、インタフェース制御装置での
エラー検出手段を運転中に試験することができる試験手
段に関する。

〔従来の技術〕

データ処理系統では、周辺装置などの外部装置と、この
周辺装置の制御部などのインタフェース制御部との間の
データ転送に際して、各種のエラー検出が実行され、デ
ータの保全に万全が期される。従来例インタフェース制
御装置では、この装置が有するエラー検出手段のチェッ
クが運転中に行われず、オフライン時のチェック項目と
して試験が実行されていた。

〔発明が解決しようとする問題点〕

このような従来例装置では運転中に突然エラー検出手段
が故障すればデータの正確さが保証できず、エラーを伴
ったままでデータ処理が続行される可能性がある。特に
、データを長時間にわたり間欠的に収集するプロセスコ
ントロールシステムなどではオフライン状態にすること
ができないので、エラー検出機能の正常性を確認するこ
とができない欠点があった。

本発明は、プロセスコントロール装置などの外部機器側
からデータ処理系統のエラーチェックならびに検出機能
の正常性をチェックできるインタフェース制御装置を提
供することを特徴とする特に、インチリゾエンシーを有
する外部機器が、システム運用中に任意の時間に、デー
タ処理系統のエラー検出機能を試験し、エラーチェック
、検出系の障害を事前に把握できるインタフェース制御
装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、データ処理装置と外部装置との間のデータ授
受経路上に挿入され、このデータ授受経路を通過するエ
ラー情報を検出するエラー検出手段を含むインタフェー
ス制御装置で、前述の問題点を解決するための手段とし
て、上記データ授受経路に外部装置の指示によりエラー
情報を伝送させる手段と、このエラー情報に対応する上
記エラー検出手段の出力に基づき、このエラー検出手段
の作動状態の正常性を判断する判断手段とを備えたこと
を特徴とする。

〔作用〕

上記インタフェース制御装置が作動中でも故意のエラー
情報の挿入は実行される。上記判断回路でこの故意のエ
ラー情報に対応してエラーが検出されたときはチェック
回路の作動状態は正常であると判断される。このチェッ
ク回路のエラー検出にもかかわらず、このエラー発生原
因が故意に挿入されたエラー情報にあるならば、これが
状態登録手段に蓄積された情報により判断され、上記イ
ンタフェース制御装置の作動が１！続される。

〔実施例〕

以下、本発明実施例装置を図面に基づいて説明する。

第１図は、この実施例装置の構成を示すブロック構成図
である。第２図は、この実施例装置が用いられる系統の
構成を示すブロック構成図である。

この図に示すように、実施例装置であるインタフェース
制御回路１０３は他の周辺制御装置Ｅ１０４とともに共
通入出力バス１０５を介して中央処理装置１０１および
主記憶装置１０２に接続され、インタフェース制御回路
１０３は中央処理装置１０１からの命令を受信し、ここ
で外部装置１０６と主記憶装置１０２との間のデータ転
送制御が行われる。

まず、この実施例装置の構成を第１図に基づき説明する
。この実施例装置は、第一ドライバレシーバ回路２０１
　と、第二ドライバレシーバ回路２０２と、第一データ
レジスタ２０３と、第二データレジスタ２０４と、チェ
ック回路２０５と、ステータスレジスタ２０６と、マイ
クロプログラム制御回路２０７と、ＲＯＭ回路２０８と
、エラー挿入回路２０９と、判断回路２１０とを備える
。

第一ドライバレシーバ回路２０１の第一の入力および第
二の出力は共通入出力バスに接続され、ドライバレシー
バ回路２０１の第一の出力は第一データレジスタ２０３
の第一の入力に接続される。第一データレジスタ２０３
の出力はチェック回路２０５の第一の入力および第二ド
ライバレシーバ回路２０２ノ第一の入力に接続され、第
二ドライバレシーバ２０２の第一の出力は外部装置１０
６のデータ入力に接続される。外部装２１０６のデータ
出力は第二ドライバレシーバ回路２０２の第二の入力に
接続され、第二ドライバレシーバ２０２の第二の出力は
第二のデータレジスタ２０４の第一の入力に接続される
。

第二データレジスタ２０４の出力は第一ドライバレシー
バ回路２０１の第二の入力およびチェック回路２０５の
第二の人力に接続される。外部装置１０６の試験信号出
力はエラー挿入回路２０９の入力に接続され、エラー挿
入回路２０９の第一の出力は第一データレジスタ２０３
の第二の入力に接続され、エラー挿入回路２０９の第二
の出力は第二データレジスタ２０４の第二の入力に接続
され、エラー挿入回路２０９の第三の出力はステータス
レジスタ回路２０６の第一の入力および判断回路２１０
の第一の入力に接続される。チェック回路２０５の出力
はステータスレジスタ回路２０６の第二の入力および判
断回路２１０の第二の入力に接続される。判断回路２１
０の出力は外部装置１０６の試験信号入力および中央処
理装置１０１の入力に接続される。ステータスレジスタ
２０６の出力はマイクロプログラム制、御回路２０７の
第一の入力に接続され、ＲＯＭ回路２０Ｂの出力はマイ
クロプログラム制御回路の第二の入力に接続され、マイ
クロプログラム制御回路の出力は判断回路２１０の第三
の入力に接続される。

次に、この実施例装置の動作を第１図および第２図に基
づき説明する。

このインタフェース制御装置では、外部装置１０６との
間での一連のデータ転送が中央処理装置１０１からの命
令により制御回路２０７、ＲＯＭ回路２０８を用いての
マイクロプログラム制御のもとに行われる。データ転送
の際にエラーチェック回路２０５ではデータのチェック
が行われる。この場合に垂直パリティチェックのような
ハードウェアでこのチェックが実現される。

信号線２５０を経由してエラー挿入回路２０９を用いて
第一のデータレジスタ２０３または第二データレジスタ
２０４に故意に誤ったデータをセットすることができる
。このとき、エラーチェック回路２０５が正常であれば
、即座にこれが検出され、判断回路２１０ではエラー挿
入回路２０９からの信号を受け、故意に発生したエラー
であることが判定される。

また判断回路２１０の出力は信号線２５１を経由して外
部装置１０６に伝えられ、エラー挿入指示に対して正常
にエラー検出機能が動作したことを伝送する。

一方制御回路２０７では、ステータスレジスタ２０６に
書込まれたチェック回路２０５の出力およびエラー挿入
回路２０９の出力情報に基づき故意に挿入されたエラー
であれば、このインタフェース制御回路の作動が継続さ
れるように機能し、さらにチェック回路２０５が正常に
機能を果たしていない場合は、外部装置６が信号線２５
１を介して通知されるとともにステータスレジスタ回路
２０６の内容を伴うて中央処理装置１０１に通知されて
一連のデータ転送が停止されるように機能する。前述の
エラーチェック回路２０５でのデータチェックをＣＲＣ
ｌＬＲＣ，水平パリティチェックのような主とじてファ
ームウェアにより行っても本発明を実施することができ
る。

なお、前述のデータバスに関係したエラーチェック機能
のほかに、共通バス上のハンドシェイクにかかわる制御
信号の誤動作チェックにつき、エラー挿入および検出機
能を適用しても本発明を実施することができる。

〔発明の効果〕

本発明は、以上説明したように、長時間の連続運転を行
う系統であってもこの系統の運転をオフラインにして試
験を実行せずにエラーチェック回路の機能を随時チェッ
クできるので、系統で取扱うデータの信頼性を高める効
果がある。

【図面の簡単な説明】

第１図は本発明実施例装置の構成を示すブロック構成図
。 第２図は本発明実施例装置が用いられる系統の構成を示
すブロック構成図。 １０１・・・中央処理装置、１０２・・・主記憶装置、
１０３・・・インタフェース制御回路、１０４・・・周
辺制御装置、１０５・・・共通入出力バス、１０６・・
・外部装置、２０１．２０２・・・ドライバレシーバ回
路、２０３．２０４・・・データレジスタ、２０５・・
・チェック回路、２０６・・・ステータスレジスタ回路
、２０７・・・マイクロプログラム制御回路、２０８・
・・ＲＯＭ回路、２０９・・・エラー挿入回路、２１０
・・・判断回路、２５０．２５１・・・信号線。

Claims (1)

【特許請求の範囲】
1. （１）データ処理装置と外部装置との間のデータ授受経
   路上に挿入され、このデータ授受経路を通過するエラー
   情報を検出するエラー検出手段 を含むインタフェース制御装置において、 上記データ授受経路に外部装置の指示によりエラー情報
   を伝送させる手段と、 このエラー情報に対応する上記エラー検出手段の出力に
   基づき、このエラー検出手段の作動状態の正常性を判断
   する判断手段と を備えたことを特徴とするインタフェース制御装置。