JPS6323598B2 - - Google Patents
Info
- Publication number
- JPS6323598B2 JPS6323598B2 JP10162080A JP10162080A JPS6323598B2 JP S6323598 B2 JPS6323598 B2 JP S6323598B2 JP 10162080 A JP10162080 A JP 10162080A JP 10162080 A JP10162080 A JP 10162080A JP S6323598 B2 JPS6323598 B2 JP S6323598B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parity
- signal
- microcomputer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005856 abnormality Effects 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Alarm Systems (AREA)
- Fire Alarms (AREA)
Description
【発明の詳細な説明】
本発明は受信機にマイクロコンピユータを導入
して火災信号の受信及び地区表示等の制御を行な
うようにした自動火災報知機に関するもので、上
記マイクロコンピユータのプログラムが暴走して
も受信機に接続してある機器が誤作動するのを防
止することを目的としている。
して火災信号の受信及び地区表示等の制御を行な
うようにした自動火災報知機に関するもので、上
記マイクロコンピユータのプログラムが暴走して
も受信機に接続してある機器が誤作動するのを防
止することを目的としている。
自動火災報知機は特にセンサが作動して火災を
検出した時点において最も正確に作動することが
要求されている。また異常が発生しても過去の火
災情報は正確に保持し、且つ異常発生後の機器作
動も正確に行なうことが要求されている。
検出した時点において最も正確に作動することが
要求されている。また異常が発生しても過去の火
災情報は正確に保持し、且つ異常発生後の機器作
動も正確に行なうことが要求されている。
マイクロコンピユータが誤作動または暴走して
しまう要因は各種考えられるが、最も頻度の高い
ものは、外来雑音によつて記憶用RAMが壊れて
誤制御、暴走するケースが最も多い。従つて従来
は、ウオツチドツグタイマーによる定期監視
RAMのパリテイ検定等を実施して、マイクロコ
ンピユータを停止していた。
しまう要因は各種考えられるが、最も頻度の高い
ものは、外来雑音によつて記憶用RAMが壊れて
誤制御、暴走するケースが最も多い。従つて従来
は、ウオツチドツグタイマーによる定期監視
RAMのパリテイ検定等を実施して、マイクロコ
ンピユータを停止していた。
本発明はマイクロコンピユータを停止すること
なく処理を実行できる構成としたもので、以下に
その実施例とともに説明する。
なく処理を実行できる構成としたもので、以下に
その実施例とともに説明する。
第１図は自動火災報知機の全体構成を示すもの
である。受信機７は中継器１，２の先に接続され
たセンサ３，４，５，６の作動状態を常に監視
し、上記センサ３，４，５，６のいずれかが作動
した場合は、受信機７に接続してあるセンタ機器
８，９を動作させる。ここでセンタ機器８，９は
たとえば消火ポンプ、防災アンプ等で構成されて
いる。第２図は受信機７の内部構成を示すもので
ある。同図において、７１は中継器１，２との通
信制御回路、７２はマイクロコンピユータ回路、
７３はプログラム格納用のROM、７４は記憶用
RAM、７５，７８，７９，８０は異常検出制御
回路、７６，７７はセンタ機器制御回路である。
である。受信機７は中継器１，２の先に接続され
たセンサ３，４，５，６の作動状態を常に監視
し、上記センサ３，４，５，６のいずれかが作動
した場合は、受信機７に接続してあるセンタ機器
８，９を動作させる。ここでセンタ機器８，９は
たとえば消火ポンプ、防災アンプ等で構成されて
いる。第２図は受信機７の内部構成を示すもので
ある。同図において、７１は中継器１，２との通
信制御回路、７２はマイクロコンピユータ回路、
７３はプログラム格納用のROM、７４は記憶用
RAM、７５，７８，７９，８０は異常検出制御
回路、７６，７７はセンタ機器制御回路である。
第３図は異常検出制御回路７５の内部回路を詳
細に示すものである。同図において、７５２はデ
ータバス７ｂのパリテイ信号記憶用RAM、７５
１はデータバス７ｂのパリテイ信号作成回路、７
５３はEX−OR（エクスクルージブ．オア）検出
回路、７５４はデータバス異常信号記憶用のフリ
ツプフロツプ回路である。
細に示すものである。同図において、７５２はデ
ータバス７ｂのパリテイ信号記憶用RAM、７５
１はデータバス７ｂのパリテイ信号作成回路、７
５３はEX−OR（エクスクルージブ．オア）検出
回路、７５４はデータバス異常信号記憶用のフリ
ツプフロツプ回路である。
本実施例の動作説明に先だつて従来の装置の動
作について説明する。第２図において、マイクロ
コンピユータ７２はROM７３よりプログラムを
アドレスバス７ｃ、データバス７ｂを通して読み
取り中継器１，２と通信制御回路７１を介して伝
送する。伝送結果はRAM７４に記憶し、マイク
ロコンピユータ７２はRAM７４の結果を検定し
て、センタ機器制御７６，７７を起動してセンタ
機器制御信号ｂ、ｃを出力する。このとき、外来
雑音によつてRAM７４のデータが異常になると
この異常データをそのまま７６，７７に出力する
ため、機器が誤作動することになる。
作について説明する。第２図において、マイクロ
コンピユータ７２はROM７３よりプログラムを
アドレスバス７ｃ、データバス７ｂを通して読み
取り中継器１，２と通信制御回路７１を介して伝
送する。伝送結果はRAM７４に記憶し、マイク
ロコンピユータ７２はRAM７４の結果を検定し
て、センタ機器制御７６，７７を起動してセンタ
機器制御信号ｂ、ｃを出力する。このとき、外来
雑音によつてRAM７４のデータが異常になると
この異常データをそのまま７６，７７に出力する
ため、機器が誤作動することになる。
本考案はRAM７４にデータを書込みするとき
異常検出回路７５によつてデータバス７ｂのパリ
テイチエツクを実施する。以下本考案の実施例に
関する動作説明を行なう。
異常検出回路７５によつてデータバス７ｂのパリ
テイチエツクを実施する。以下本考案の実施例に
関する動作説明を行なう。
マイクロコンピユータ７２がRAM７４にデー
タを書込みすると同時に、パリテイ信号作成回路
７５１によつてパリテイビツト７５ａを作成し、
パリテイ信号記憶用RAM７５２にマイクロコン
ピユータ７２からの制御信号によつて書込みす
る。次に、RAM７４のデータを読み取る場合
は、上記、パリテイ信号記憶用RAM７５２のデ
ータを同時に読み取ることによつて、RAM７５
２に記憶したパリテイビツト７５ｂが出力され
る。このとき同時に、前記RAM７４の出力デー
タはデータバス７ｂに送り出されているのでこの
バスデータをパリテイ信号作成回路７５１によつ
て再びパリテイビツト７５ａを作成し、上記７５
ｂ信号とEX−ORを取ると正常の場合は必ず一
致しているため、フリツプフロツプ７５４はセツ
トされない。故に異常検出信号７ｄは出力されて
いない（正常時はHighレベル）。したがつて、セ
ンタ機器制御回路７６，７７にはマイクロコンピ
ユータ７２からの制御信号７ａが印加されてデー
タバス７ｂのデータが出力される。RAM７４に
異常が発生すると、パリテイ信号記憶用RAM７
５２の出力７５ｂとパリテイ信号作成回路７５１
の出力ビツト７５ａが相違となる。故にEX−
OR回路７５３の出力により、フリツプフロツプ
回路７５４がセツトされ、その出力７ｄが出力さ
れ（異常時はLowレベル）、センタ機器制御回路
７６，７７への制御信号７ｂがゲート回路７９，
８０によつて禁止され、誤つたデータによつて、
機器を制御することはなくなる。
タを書込みすると同時に、パリテイ信号作成回路
７５１によつてパリテイビツト７５ａを作成し、
パリテイ信号記憶用RAM７５２にマイクロコン
ピユータ７２からの制御信号によつて書込みす
る。次に、RAM７４のデータを読み取る場合
は、上記、パリテイ信号記憶用RAM７５２のデ
ータを同時に読み取ることによつて、RAM７５
２に記憶したパリテイビツト７５ｂが出力され
る。このとき同時に、前記RAM７４の出力デー
タはデータバス７ｂに送り出されているのでこの
バスデータをパリテイ信号作成回路７５１によつ
て再びパリテイビツト７５ａを作成し、上記７５
ｂ信号とEX−ORを取ると正常の場合は必ず一
致しているため、フリツプフロツプ７５４はセツ
トされない。故に異常検出信号７ｄは出力されて
いない（正常時はHighレベル）。したがつて、セ
ンタ機器制御回路７６，７７にはマイクロコンピ
ユータ７２からの制御信号７ａが印加されてデー
タバス７ｂのデータが出力される。RAM７４に
異常が発生すると、パリテイ信号記憶用RAM７
５２の出力７５ｂとパリテイ信号作成回路７５１
の出力ビツト７５ａが相違となる。故にEX−
OR回路７５３の出力により、フリツプフロツプ
回路７５４がセツトされ、その出力７ｄが出力さ
れ（異常時はLowレベル）、センタ機器制御回路
７６，７７への制御信号７ｂがゲート回路７９，
８０によつて禁止され、誤つたデータによつて、
機器を制御することはなくなる。
またこのとき、フリツプフロツプ７５４の出力
信号７ｂはマイクロコンピユータ７２にも同時に
印加されており、マイクロコンピユータ７２では
最緊急割込みと判断し、異常が発生した直前のデ
ータを再度RAM７４に書込みし、新ためて機器
制御を実施する。このとき、前記フリツプフロツ
プ７５４に記憶した異常データをRESET信号７
ｅによつてリセツトする。なお第３図におけるア
ドレスバス７ｃはRAM７４と同一アドレスを選
択するために、パリテイ信号記憶用RAM７５２
に印加するためのものである。
信号７ｂはマイクロコンピユータ７２にも同時に
印加されており、マイクロコンピユータ７２では
最緊急割込みと判断し、異常が発生した直前のデ
ータを再度RAM７４に書込みし、新ためて機器
制御を実施する。このとき、前記フリツプフロツ
プ７５４に記憶した異常データをRESET信号７
ｅによつてリセツトする。なお第３図におけるア
ドレスバス７ｃはRAM７４と同一アドレスを選
択するために、パリテイ信号記憶用RAM７５２
に印加するためのものである。
以上実施例により説明したが、本発明によれば
パリテイビツト記憶用RAMと、データバスのパ
リテイ信号作成回路、EX−OR回路、フリツプ
フロツプ回路、ゲート回路の簡単な構成において
RAMデータの異常を検出し、マイクロコンピユ
ータを停止することなく正確な制御を可能とする
ことができる。
パリテイビツト記憶用RAMと、データバスのパ
リテイ信号作成回路、EX−OR回路、フリツプ
フロツプ回路、ゲート回路の簡単な構成において
RAMデータの異常を検出し、マイクロコンピユ
ータを停止することなく正確な制御を可能とする
ことができる。
第１図は本発明の一実施例による自動火災報知
機のブロツク図、第２図は同要部のブロツク図、
第３図はデータバス異常検出回路のブロツク図で
ある。 ７２……マイクロコンピユータ回路、７３……
ROM、７４，７５２……記憶用RAM、７５…
…異常検出制御回路、７５１……パリテイ信号作
成回路、７５３……EX−OR検出回路、７５４
……フリツプフロツプ回路。
機のブロツク図、第２図は同要部のブロツク図、
第３図はデータバス異常検出回路のブロツク図で
ある。 ７２……マイクロコンピユータ回路、７３……
ROM、７４，７５２……記憶用RAM、７５…
…異常検出制御回路、７５１……パリテイ信号作
成回路、７５３……EX−OR検出回路、７５４
……フリツプフロツプ回路。
Claims (1)
- １ 受信部にマイクロコンピユータ、データバス
のパリテイ信号作成回路、パリテイビツト記憶回
路、パリテイ異常判定回路、異常信号保持回路、
機器制御信号をコントロールするゲート回路を有
し、上記マイクロコンピユータのデータバスのパ
リテイ信号を上記パリテイ信号作成回路で作成
し、上記パリテイビツト記憶回路に一時記憶し、
その記憶信号を読み出すタイミングでデータバス
上のデータと上記パリテイ信号作成回路により作
成したパリテイ信号とから上記パリテイ異常判定
回路により異常信号を検出し、この異常信号を上
記保持回路に、一時記憶し、該記憶信号によつて
上記ゲート回路を制御すると同時に、マイクロコ
ンピユータに割込みを発生させることを特徴とす
る自動火災報知機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10162080A JPS5725097A (en) | 1980-07-23 | 1980-07-23 | Automatic fire alarm unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10162080A JPS5725097A (en) | 1980-07-23 | 1980-07-23 | Automatic fire alarm unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5725097A JPS5725097A (en) | 1982-02-09 |
| JPS6323598B2 true JPS6323598B2 (ja) | 1988-05-17 |
Family
ID=14305437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10162080A Granted JPS5725097A (en) | 1980-07-23 | 1980-07-23 | Automatic fire alarm unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5725097A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6170295U (ja) * | 1984-10-15 | 1986-05-14 | ||
| JPH0493648U (ja) * | 1990-12-27 | 1992-08-14 |
-
1980
- 1980-07-23 JP JP10162080A patent/JPS5725097A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5725097A (en) | 1982-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0319571B2 (ja) | ||
| JPS6323598B2 (ja) | ||
| JPS6155759A (ja) | インタフエ−ス制御装置 | |
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JP2605440B2 (ja) | データ処理装置 | |
| SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
| JP2888654B2 (ja) | データ入力制御方式 | |
| JPH03214332A (ja) | ウォッチドッグタイマ | |
| SU1456996A1 (ru) | Устройство дл контрол блоков пам ти | |
| JPH0535455B2 (ja) | ||
| JPH0854988A (ja) | 磁気ディスク処理装置 | |
| JPH039487B2 (ja) | ||
| JPS6226740B2 (ja) | ||
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| JPS61141043A (ja) | 冗長化システムにおける異常検出方式 | |
| JPH0542878B2 (ja) | ||
| JPH0553934A (ja) | バスライン監視方式 | |
| JPS63229697A (ja) | デ−タ書込制御方式 | |
| JPS6213703B2 (ja) | ||
| JPH05335951A (ja) | Ｄ／ａ変換装置 | |
| JPH0797327B2 (ja) | 故障検出方法 | |
| JPH04142625A (ja) | 情報処理装置 | |
| JPH052254U (ja) | マイクロプロセツサ装置 | |
| JPS59188318A (ja) | 保護継電装置 | |
| JPS6378212A (ja) | 半導体装置 |