JPH052254U - マイクロプロセツサ装置 - Google Patents

Abstract

(57)【要約】 【目的】マイクロプロセッサが誤ったアドレスやデータ
を使用する前に、マイクロプロセッサの動作を停止し、
誤動作を未然に防止して信頼性を向上させる。 【構成】マイクロプロセッサは、アドレスバスとデータ
バスとにそれぞれ同じデータを出力するデータ出力プロ
グラムを有し、アドレスバスとデータバス上のデータを
それぞれ入力し両データが一致するかどうかを判定する
データ一致判定手段と、データ出力プログラムを実行し
たとき前記データ一致判定手段を動作させる制御回路と
を設けて構成される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、マイクロプロセッサと、このマイクロプロセッサが実行する命令を 記憶しておく主メモリとからなるマイクロプロセッサ装置に関し、更に詳しくは 、バスラインの不良等によるマイクロプロセッサの誤動作を防止して、信頼性を 改善させたマイクロプロセッサ装置に関する。

【０００２】

【従来の技術】

従来、この種のマイクロプロセッサ装置においては、バスラインの不良などに よるデータやアドレスのエラーは、１ビットエラーについては、パリティビット を付加してパリティチェックを実施することで検出することができるが、２ビッ ト以上のエラーの場合は検出は不可能で、何等対策が施されていなかった。

【０００３】

【考案が解決しようとする課題】

マイクロプロセッサを用いて構成される各種の装置は、マイクロプロセッサが プログラムに従って種々の仕事を処理するものであり、マイクロプロセッサが誤 動作すると、これによって制御されている各部分に広く影響が及んでしまうとい う問題がある。

【０００４】 本考案は、この様な点に鑑みてなされたもので、バスラインが正常に動作して いるかどうか自己診断を行うことにより、誤ったデータやアドレスの使用による マイクロプロセッサの誤動作を未然に防止し、信頼性の高いマイクロプロセッサ 装置を実現することを目的とする。

【０００５】

【課題を解決するための手段】

この様な目的を達成する本考案は、 マイクロプロセッサと、このマイクロプロセッサに対してアドレスバスとデー タバスとをそれぞれ介して接続された主メモリとからなるマイクロプロセッサ装 置であって、 前記マイクロプロセッサは、前記アドレスバスとデータバスとにそれぞれ同じ データを出力するデータ出力プログラムを有し、 アドレスバスとデータバス上のデータをそれぞれ入力し両データが一致するか どうかを判定するデータ一致判定手段と、 前記マイクロプロセッサがデータ出力プログラムを実行したとき前記データ一 致判定手段を動作させる制御回路とを 設けたことを特徴とするマイクロプロセッサ装置である。

【０００６】

【作用】

マイクロプロセッサは、バスラインやアドレスラインが正常に動作しているか どうかを自己判断する場合、データ出力プログラムを実行し、バスラインとアド レスラインに同じデータを出力する。

【０００７】 データ一致判定手段は、制御回路からの指示に基づいて、バスラインとアドレ スライン上のデータを比較し、両データが一致していればこれらの各ラインの動 作は正常であるとする。

【０００８】

【実施例】

以下図面を用いて本考案の実施例を詳細に説明する。 図１は、本考案の一実施例を示す構成ブロック図である。図において、１はマ イクロプロセッサ、２はこのマイクロプロセッサ１に対してアドレスバス（アド レス線）ＡＢとデータバス（データ線）ＤＢとをそれぞれ介して接続された主メ モリである。マイクロプロセッサ１は、アドレスバスＡＢとデータバスＤＢとに それぞれ同じタイミングで同じデータを出力するデータ出力手段（データ出力プ ログラム）１０を有している。３はアドレスバスＡＢとデータバスＤＢ上のデー タをそれぞれ入力し、両データが一致するかどうかを判定するデータ一致判定手 段で、例えばディジタル信号を比較する比較器が用いられる。４はマイクロプロ セッサ１がデータ出力プログラム１０を実行したとき、データ一致判定手段３を 動作させる制御回路である。ここで、マイクロプロセッサ１内のデータ出力プロ グラム１０が出力するアドレスは、通常の主メモリ２へのリード／ライトアクセ スでは使用しない特定のアドレスになっている。

【０００９】 この様に構成した装置の動作を説明すれば、以下の通りである。 図２は、動作の流れを示すフローチャートである。マイクロプロセッサ１は、 例えばタイマー機能を用いて、周期的にまたは任意のタイミングで、図２に示さ れる診断プログラムを実行する。この診断プログラムのスタートにより、はじめ にデータ出力手段１０が、アドレスバスＡＢとデータバスＤＢとに前述した特定 アドレスとこのアドレスと同じ値のデータを出力する（ステップ１）。制御回路 ４は、マイクロプロセッサ１から出力されるアドレスを入力していて、このアド レスが前述した特定アドレスであることを見て、診断プログラムが実行されてい ることを検出する。すると、データ一致判定手段３に対してデータが一致するか 否かの判定動作をするように指示を与える。データ一致判定手段３は、制御回路 ４からの指示を受けたタイミングで、アドレスバスＡＢ上の信号とデータバスＤ Ｂ上の信号とをそれぞれ取り込み、両データを比較して両データが同じか判定す る（ステップ２，３）。

【００１０】 この結果、両データが一致している場合、各バスラインに異常はないものとし て診断プログラムは終了し、元のプログラムの続きを実行することになる。ステ ップ３において、両データが不一致と判定された場合、バスラインに異常がある と判断し、マイクロプロセッサ１のＨＡＬＴ端子に停止信号を出力する。これに よりマイクロプロセッサ１の以後の動作を停止させる（ステップ６）。

【００１１】 なお、以上の説明では、アドレスバスＡＢとデータバスＤＢとのビット数が一 致していることを想定したが、アドレスバスのビット数が例えばデータバスのビ ット数より多いような場合には、データバスのビット数より多いアドレスバスの ビット線にデータ線を割り当てるようなアドレスとデータの組み合わせを追加す ることにより、全てのビット線に対する診断を行うことができる。

【００１２】

【考案の効果】

以上詳細に説明したように、本考案によれば、マイクロプロセッサからアドレ スバスとデータバスに同じデータを出力して、それらのデータが一致するか否か を調べることにより、どの様なモードのバスラインの不良でも確実に発見するこ とができる。従って、マイクロプロセッサが誤ったアドレスやデータを使用する 前に、マイクロプロセッサの動作を停止し、誤動作を未然に防止することが可能 で信頼性を著しく向上できる。

【図面の簡単な説明】

【図１】本考案の一実施例を示す構成ブロック図であ
る。

【図２】動作の流れを示すフローチャートである。

【符号の説明】

１ マイクロプロセッサ ２ 主メモリ ３ データ一致判定手段 ４ 制御回路 １０ データ出力手段 ＡＢ アドレスバス ＤＢ データバス

Claims (1)

1. 【実用新案登録請求の範囲】 【請求項１】 マイクロプロセッサと、このマイクロプ
   ロセッサに対してアドレスバスとデータバスとをそれぞ
   れ介して接続された主メモリとからなるマイクロプロセ
   ッサ装置であって、前記マイクロプロセッサは、前記ア
   ドレスバスとデータバスとにそれぞれ同じデータを出力
   するデータ出力プログラムを有し、アドレスバスとデー
   タバス上のデータをそれぞれ入力し両データが一致する
   かどうかを判定するデータ一致判定手段と、前記マイク
   ロプロセッサがデータ出力プログラムを実行したとき前
   記データ一致判定手段を動作させる制御回路とを設けた
   ことを特徴とするマイクロプロセッサ装置。