JPH03214332A - ウォッチドッグタイマ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は計算機システム、例えばマイクロコンピュー
タ等に用いられるウォッチドッグタイマ（Ｗａｔｃｈ　
Ｄｏｇ　Ｔｉｇｅｒ）に係り、更に詳しくはそのウォッ
チドッグタイマによるリセットの確認を可能とするウォ
ッチドッグタイマに関するものである。

［従　来　例コ 近年、計算機システム、例えばマイクロコンピュータを
用いた機器（例えば空気調和機）等が一般家庭に普及し
ている。その計算機システムにはウォッチドッグタイマ
が備えられ、例えばマイクロコンピュータのプログラム
暴走を検出する方法に使用されている。

ウォッチドッグタイマは、一定時間毎にプログラムによ
ってリセットがかけられ、クリアされるが、例えばプロ
グラムが暴走すると，マイクロコンピュータからは一定
時間毎にリセット信号が出力されず、クリアされなくな
ると、マイクロコンピュータをリセットする信号を出力
し，そのマイクロコンピュータによる警報（Ｗａｒｎｉ
ｎｇ）を可能にしている。なお、マイクロコンピュータ
がリセノトされ、このリセット解除後、マイクロコンピ
ュータは再び正常に動作されることになる。

［発明が解決しようとする課題コ しかしながら，上記ウォッチドッグタイマにおいては，
マイクロコンピュータのリセット解除後に、リセット原
因がパワーＯＮリセットによるものであるか、ウォッチ
ドッグタイマによるものであるか区別することができな
いという問題点があった。

すなわち、上記マイクロコンピュータを搭載した機器（
例えば空気調和機）が、例えば雑音の多い場所に設置さ
れており、その雑音によりマイクロコンピュータが頻繁
にリセットされ、警報が発せられる場合、上記リセノト
原因の区別ができないことから、その雑音等によるリセ
ノト原因の追及を雉しくすることになる。

この発明は、上記課題に鑑みなされたものであり、その
［］的はウオノチトソグタイマによりリセソトがかけら
九たことを確認することができようにしたウォッチドッ
グタイマを提供することにある。

［課題を解決するための手段コ 上記目的を達成するために、この発明は、計算機システ
ム等の異常検出のため設定され、一定時間毎に正常であ
る場合にはプログラムによってクリアされ、異常である
場合にはクリアされないままになり、警報を発するため
のウォッチドッグタイマにおいて、所定周期のクロック
を発生する発振回路と、上記クロックをカウントし、異
常である場合にはＱｎ出力端子から上記計算機システム
のリセット信号およびＱ。＋１出力端子からオーバーフ
ロー信号を出力するカウンタ回路とを備え、」二記Ｑ。

＋１信号の有無により上記計算機システムのリセットが
当該ウォッチドッグタイマによるものであるか否かの確
認を可能としたことを要旨とする。

［作　　用］ 上記構成としたので、マイクロコンピュータが正常に動
作しているときには、ウォッチドッグタイマのパイナリ
カウンタ回路がクリアされるため、？のウォッチドッグ
タイマからはマイクロコンピュータをリセットする信号
が出力されない。しかし、プログラムが暴走すると、パ
イナリカウンタ回路がクリアされないため、そのパイナ
リカウンタ回路のＱ。（例えばＱ，）出力端子からは信
号（リセット；ＲＥＳＥＴ信号）が出力され、その後Ｑ
ｎ＋１（例えばＱ．）出力端子からはオーバーフロー信
号が出力される。したがって、マイクロコンピュータに
おいては、そのＱ６出力端子からの信号によりリセット
がかけられ、その後のＱ７出力端子からのオーハーフロ
ー信号によりウォッチドッグタイマによりリセットがか
けられたことを確認することができる。

また、電源投入時にも、マイクロコンピュータはリセッ
トされるが、このときウォッチドッグタイマもパワーＯ
Ｎリセソトされるため、そのリセット時にはハイナリカ
ウンタ回路のＱ７出力端子からはオーバーフロー信号が
出力されない。したがって、マイクロコンピュータにお
いては、そのオーバーフロー信号がないことから、上記
リセノトがウォッチドッグタイマによるものでないと識
別することができる。

［実　施　例］ 以下、この発明の一実施例を第１図および第２図に基づ
いて説明する。

第１図において、オーバーフロー信号付のウォッチドッ
グタイマは、所定周期のクロツクを発生する発振回路１
と、そのクロックカウントし、Ｑ．（例えばＱ．）およ
びＱｎ＋１（例えばオーバーフローのＱ，）信号を出力
する端子を備えたパイナリカウンタ回路２とから構成さ
れている。また、そのクリア（Ｃｌｅａｒ）端子にはパ
ワーＯＮリセット回路３からのリセット信号（　Ｃ　１
・Ｒ１時定数）およびマイクロコンピュータ４の出力ボ
ートからのクリア（Ｃ１ｅ＋π）信号が入力されており
、さらにそのＱ。出力端子からのリセット信号はインバ
ータ回路（バッファ回路）５を介してマイクロコンピュ
ータ４のＲＥＳＥＴ端子に出力され、Ｑ　ｎ＋ｘ端子か
らのリセット確認信号はマイクロコンピュータ４の入力
ポートに出力されており，さらにまた上記マイクロコン
ピュータ４のＲＥＳＥＴ端子には電源投入時にリセット
回路（　Ｃ　２・Ｒ２時定数）６からのリセット信号が
入力されるようになっている．なお、抵抗・コンデンサ
の微分回路（　Ｃ　３・Ｒ３時定数）７はマイクロコン
ピュータ４の出力ポートからのクリア信号を微分してパ
イナリカウンタ回路２のＣｌｅａｒ端子に出力するため
であり、またダイオード８は上記そのクリア信号がパワ
ーＯＮリセット回路３側に入力しないようにするためで
ある。

次に、上記構成のウォッチドッグタイマの動作を第２図
のタイムチャート図に基づいて説明する。

まず、マイクロコンピュータ４の電源が投入されたもの
とすると、同図の１において、パワーＯＮリセット回路
３からはＣ１・Ｒ１時定数幅のリセット信号が出力され
（同図（ａ）に示す）、またリセット回路６からはＣ２
・Ｒ２時定数で立ち上がるリセット信号（ＲＥＳＥＴ信
号）が出力される（同図（ｃ）に示す）。そのリセット
信号によりマイクロコンピュータ４は、例えば初期化さ
れ、このときマイクロコンピュータ４の出力ボートから
のクリア信号が″′Ｌ”レベルであるため（同図（ｆ）
に示す）、パイナリカウンタ回路２は上記パワーＯＮリ
セット回路３によるクリア信号によりクリアされる。こ
のとき、パイナリカウンタ回路２のＱ７出力端子は′″
Ｌ　Ｉ＋レベルであり、マイクロコンピュータ４の入力
ポートにはその１１　Ｌ　Ｉ１レベル信号（オーバーフ
ローのＱ７信号）が人力するため、ウォッチドッグタイ
マによりリセットがかけられたものでないと判断するこ
とができる。

そして、同図の■に示されているように、マイクロコン
ピュータ４が正常に動作している場合、マイクロコンピ
ュータ４の出力ポートからは、パイナリカウンタ回路２
のカウント動作によりＱ．．出力端子がＩＩＨ″レベル
になる前に、一定時間毎のクリア信号が出力される。す
ると、パイナリヵウンタ回路２はカウント動作がＱ６に
なる前にクリアされることになり，そのＱ７出力端子は
゛Ｌ″レベルのままとなり、マイクロコンピュータ４の
入力ポートにはその′゛Ｌ′レベル信号（Ｑ７信号）が
入力するため、ウォッチドッグタイマにょリリセソトが
かけられたものでないと判断することができ、例えばそ
のパワーＯＮリセットにより間違って警報を発すること
もない。

ところで、同図の■に示されているように、マイクロコ
ンピュータ４が誤動作し、例えばプログラムの暴走が生
じると、出力ボートからはクリア信号が出力されなくな
る（同図（ｆ）に示す）．すると、パイナリカウンタ回
路２はクリアされることなく、カウント動作が続くため
、そのＱ６出力端子が“Ｈ”レベルになり（同図（ｄ）
に示す）、この“Ｈ”レベル信号がインバータ回路５を
介してマイクロコンピュータ４のリセット信号（ＲＥＳ
ＥＴ信号）になる（同図（ｃ）に示す）。そのリセット
によりマイクロコンピュータ４は、例えば初期化され、
再び動作を開始することになるが、このときパイナリカ
ウンタ回路２はカウント動作を続けており、そのＱ７出
力端子がＩＩＨ”レベルになり（同図（ｅ）に示す）、
マイクロコンピュータ４の入力ボートにはその“Ｈ”レ
ベルが入力されるため、マイクロコンピュータ４におい
ては上記リセットがウォッチドッグタイマによりかけら
れたものと判断することができ、警報を発生することが
できる。

また、同図の■に示されているように、上記マイクロコ
ンピュータ４の出力ポートからは、上記１１Ｈ”レベル
のＱ７信号を入力した後、上記初期化処理等によるクリ
ア信号が出力されるため（同図（ｆ）に示す），パイナ
リカウンタ回路２はクリアされる。

このように、パイナリカウンタ回路２からはＱ．出力端
子のリセット信号と，そのＱ７出力端子のオーバーフロ
ー信号が出力され、そのパイナリカウンタ回路２はパワ
ーＯＮリセット回路３からのリセット信号およびマイク
ロコンピュータ４からのクリア信号によりクリアされる
ようにしたので、電源投入時にはそのオーバーフロー信
号がｉｔ　Ｈ　＋＋レベルとならず、またプログラムの
暴走等によりマイクロコンピュータ４が誤動作状態にな
ると，その出力ポートからクリア信号が出力されなくな
り、上記オーバーフロー信号が″Ｈ　Ｉ＋レベルとなる
。したがって、そのオーバーフロー信号を検出すること
により、マイクロコンピュータ４のリセットがウォッチ
ドッグタイマによるものであるか、そうでないかを確認
することができる。

また、マイクロコンピュータ４が正常に動作していると
きには、パイナリカウンタ回路２のＱ．出力端子は″′
Ｈ”レベルとならず、ウォッチドッグタイマによりマイ
クロコンピュータがリセットされることもない。

［発明の効果］ 以上説明したように、この発明のウォッチドッグタイマ
によれば、所定周期のクロツクを発生する発振回路と、
そのクロックをカウントし、上記異常である場合にはＱ
ｎ出力端子から計算機システム（マイクロコンピュータ
）のリセット信号およびＱ。＋、出力端子からオーバー
フロー信号を出力するハイナリカウンタ回路とを備え，
上記オーバーフロー信号の有無により、当該ウォッチド
ッグタイマによりリセットがかけられたものであるか否
かを確認するようにしたので、電源投入時によるリセッ
トと当該ウォッチドッグタイマによるリセットとがそれ
らリセット解除後に区別することができ、例えばそのウ
ォッチドッグタイマによるリセット、つまりプログラム
の暴走等の誤動作であるときのみ，警報を発することが
できる．

【図面の簡単な説明】

第１図はこの発明の一実施例を示すウォッチドッグタイ
マの概略的ブロック図、第２図は上記ウォッチドッグタ
イマの動作を説明するためのタイムチャート図である。 図中，１は発振回路、２はパイナリカウンタ回路、３は
パワーＯＮリセット回路、４はマイクロコンピュータ（
計算機システムの）、５はインバータ回路、６はリセッ
ト回路、７は微分回路、８はダイオードである。

Claims (1)

【特許請求の範囲】
1. （１）計算機システム等の異常検出のため設定され、一
   定時間毎に正常である場合にはプログラムによってクリ
   アされ、異常である場合にはクリアされないままになり
   、警報を発するためのウォッチドッグタイマにおいて、 所定周期のクロックを発生する発振回路と、前記クロッ
   クをカウントし、異常である場合にはＱ＿ｎ出力端子か
   ら前記計算機システムのリセット信号およびＱ＿ｎ＿＋
   ＿１出力端子からオーバーフロー信号を出力するカウン
   タ回路とを備え、 前記Ｑ＿ｎ＿＋＿１信号の有無により前記計算機システ
   ムのリセットが当該ウォッチドッグタイマによるもので
   あるか否かの確認を可能としたことを特徴とするウォッ
   チドッグタイマ。