JPS60153548A - Ｃｐｕの異常検出装置 - Google Patents
Ｃｐｕの異常検出装置Info
- Publication number
- JPS60153548A JPS60153548A JP59009710A JP971084A JPS60153548A JP S60153548 A JPS60153548 A JP S60153548A JP 59009710 A JP59009710 A JP 59009710A JP 971084 A JP971084 A JP 971084A JP S60153548 A JPS60153548 A JP S60153548A
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- cpu
- time
- timer
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
- Position Input By Displaying (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はｃｐｕの異常検出装置に関するものである。
従来のｃｐｕの異常検出装置は、第１図に示すように、
ＣＰＵＩと、監視タイマ２と、検出回数カウンタ３、と
、オアゲート４とから、構成されてぃＣＰＵＩは、所定
プログラムによって正常に動作しているときに一定周期
毎にタイマリセット信号を出力するためのタイマリセン
ト信号出力プログラムを組み込むとともに、ＣＰＵリセ
ット信号が入力されたときに第２図に示すように所定プ
ロゲラ゛ムを初期化する初期化プログラムを組み込んつ
ぎに、このｃｐｕの異常検出装置の動作を説明する。電
源投入すると、検出回数カウンタ３が電源オンリセット
信号によりリセツトされる。電源投入後、ＣＰＵＩが所
定プログラムによって正常に動作しているときは、ＣＰ
ＵＩからタイマリセット信号が出力され、このタイマリ
セッ′ト信号により監視タイマ２が周期的にリセットさ
れるため、監視タイマ２がタイムアツプせず、ＣＰＵＩ
にリセット信号が入力されることはない。
ＣＰＵＩと、監視タイマ２と、検出回数カウンタ３、と
、オアゲート４とから、構成されてぃＣＰＵＩは、所定
プログラムによって正常に動作しているときに一定周期
毎にタイマリセット信号を出力するためのタイマリセン
ト信号出力プログラムを組み込むとともに、ＣＰＵリセ
ット信号が入力されたときに第２図に示すように所定プ
ロゲラ゛ムを初期化する初期化プログラムを組み込んつ
ぎに、このｃｐｕの異常検出装置の動作を説明する。電
源投入すると、検出回数カウンタ３が電源オンリセット
信号によりリセツトされる。電源投入後、ＣＰＵＩが所
定プログラムによって正常に動作しているときは、ＣＰ
ＵＩからタイマリセット信号が出力され、このタイマリ
セッ′ト信号により監視タイマ２が周期的にリセットさ
れるため、監視タイマ２がタイムアツプせず、ＣＰＵＩ
にリセット信号が入力されることはない。
ところが、異常により正常な動作が行われず、ＣＰＵＩ
からタイマリセット信号が出力されな（なると、監視タ
イマ２がタイムアツプしてパルス状のＣＰＵリセット信
号を出力し、このパルス状のＣＰしリセット信号がオア
ゲート４を通してＣＰＵＩに入力され、これにより初期
化プログラムに基づいて所定プログラムを初期化し、所
定プログラムを再び実行させる。また、監視タイマ２か
ら出力されるパルス状のＣＰＵリセット信号が検出回数
カウンタ３に入力され、検出回数カウンタ３はパルス状
のＣＰＵリセット信号の出現回数をカウントする。
からタイマリセット信号が出力されな（なると、監視タ
イマ２がタイムアツプしてパルス状のＣＰＵリセット信
号を出力し、このパルス状のＣＰしリセット信号がオア
ゲート４を通してＣＰＵＩに入力され、これにより初期
化プログラムに基づいて所定プログラムを初期化し、所
定プログラムを再び実行させる。また、監視タイマ２か
ら出力されるパルス状のＣＰＵリセット信号が検出回数
カウンタ３に入力され、検出回数カウンタ３はパルス状
のＣＰＵリセット信号の出現回数をカウントする。
そして、異常が発生する毎に上記動作を繰り返し、異常
の発生回数、すなわち検出回数カウンタ３のカウント値
が所定値に達したときに検−凹回数カウンタ３が一定レ
ベルのＣＰＵリセット信号を出力し、この一定レベルの
ＣＰＵリセット信号がオアゲート４を通してＣＰＵＩに
入力され、この状態を保持する。したがって、ＣＰＵＩ
は機能停止状態となる。
の発生回数、すなわち検出回数カウンタ３のカウント値
が所定値に達したときに検−凹回数カウンタ３が一定レ
ベルのＣＰＵリセット信号を出力し、この一定レベルの
ＣＰＵリセット信号がオアゲート４を通してＣＰＵＩに
入力され、この状態を保持する。したがって、ＣＰＵＩ
は機能停止状態となる。
このように、従来のものは、検出回数カウンタ３のカウ
ント値が一定値に達した時に、その時点でＣＰＵＩが機
能停止してしまう構成であるため、本来の異常発生（ハ
ードウェアの部品不良、プログラムネ良）以外のとき、
すなわち雷サージなどの外来ノイズによる一時的な異常
発生のときや監□視タイマ２などの誤動作が発生したと
きなど、短時間の間に゛ｉ可回も繰り返されるとは考え
られない一時的異常でも過去に発生した回数が積算され
、本来の異常でないにもかかわらず、ｃｐｕｉが機能停
止するという不都合があった。
ント値が一定値に達した時に、その時点でＣＰＵＩが機
能停止してしまう構成であるため、本来の異常発生（ハ
ードウェアの部品不良、プログラムネ良）以外のとき、
すなわち雷サージなどの外来ノイズによる一時的な異常
発生のときや監□視タイマ２などの誤動作が発生したと
きなど、短時間の間に゛ｉ可回も繰り返されるとは考え
られない一時的異常でも過去に発生した回数が積算され
、本来の異常でないにもかかわらず、ｃｐｕｉが機能停
止するという不都合があった。
したがって、この発明は短時間に繰り返すとは考えられ
ない一時的な異常による機能停止を防止することができ
るＣＰＵの異常検出装置を提供することを目的とする。
ない一時的な異常による機能停止を防止することができ
るＣＰＵの異常検出装置を提供することを目的とする。
この発明のＣＰＵの異常検出装置は、第５図に示すよう
に、タイムアツプ時にパルス状のＣＰＵリセット信号を
出力する監視タイマ２と、この監視タイマ２から出力さ
れるパルス状のＣＰＵリセット信号の発生回数をカウン
トしカウント値が一定値に達したときに一定レベルのＣ
ＰＵリセット信号を出力する検出回数カウンタ３と、所
定７°ログラムの実行中に一定時間毎に前記監視タイマ
２ヘタイマリセット信号を送手タイマリセット信号発生
手段ＩＡと、前記ＣＰＵリセット信号の入力時に現在時
刻が前回の異常発生時刻から一定時間経過しているかど
うかを判定する判定手段ＩＢと。
に、タイムアツプ時にパルス状のＣＰＵリセット信号を
出力する監視タイマ２と、この監視タイマ２から出力さ
れるパルス状のＣＰＵリセット信号の発生回数をカウン
トしカウント値が一定値に達したときに一定レベルのＣ
ＰＵリセット信号を出力する検出回数カウンタ３と、所
定７°ログラムの実行中に一定時間毎に前記監視タイマ
２ヘタイマリセット信号を送手タイマリセット信号発生
手段ＩＡと、前記ＣＰＵリセット信号の入力時に現在時
刻が前回の異常発生時刻から一定時間経過しているかど
うかを判定する判定手段ＩＢと。
この判定手段ＩＢの判定結果が肯定的であるときに前記
検出回数カウンタ３ヘ力ウンタリセツト信号を送るカウ
ンタリセット信号発生手段ｌεと。
検出回数カウンタ３ヘ力ウンタリセツト信号を送るカウ
ンタリセット信号発生手段ｌεと。
ダラムを初期化する初期化手段ＩＤとを有するＣＰＵＩ
” とを備える構成にしたことを特徴とする。
” とを備える構成にしたことを特徴とする。
この発明の一実施例を第３図および第４図に基づいて説
明する。このＣＰ 、Ｕの異常検出装置は、第３図に示
すように、ＣＰＵＩ’ と、監視タイマ２と、検出回数
カウンタ３と、オア浸゛−ト４，５とで構成されている
。
明する。このＣＰ 、Ｕの異常検出装置は、第３図に示
すように、ＣＰＵＩ’ と、監視タイマ２と、検出回数
カウンタ３と、オア浸゛−ト４，５とで構成されている
。
ＣＰＵＩ’ は所定プログラムによって正常に動作して
いるときに一定周期毎にタイマリセット信号を出力する
ためのタイマリセット信号出力プログラムを組み込むと
ともに、ＣＰＵリセット信号が入力されたときに、第４
図に示すように、現在時刻を入力するとともに記憶し、
現在時刻が前回の異常発生時刻から一定時間経過してい
るかどうかを判定し、判定結果がＹＥＳのときは検出回
数カウンタ３をリセットするためのカウンタリセット信
号を出力し、ついで所定プログラムを初期化し、上記判
定結果がＮＯのときは直接所定プログラムを初期化する
ための初期化プログラムを組み込んでいる。
いるときに一定周期毎にタイマリセット信号を出力する
ためのタイマリセット信号出力プログラムを組み込むと
ともに、ＣＰＵリセット信号が入力されたときに、第４
図に示すように、現在時刻を入力するとともに記憶し、
現在時刻が前回の異常発生時刻から一定時間経過してい
るかどうかを判定し、判定結果がＹＥＳのときは検出回
数カウンタ３をリセットするためのカウンタリセット信
号を出力し、ついで所定プログラムを初期化し、上記判
定結果がＮＯのときは直接所定プログラムを初期化する
ための初期化プログラムを組み込んでいる。
つぎに、このｃｐｕの異常検出装置の動作を説明する。
電源投入すると、検出回数カウンタ３が電源オンリセッ
ト信号によりリセットされる。電源投入後、ｃｐｕｔ’
が所定プログラムによって正常に動作しているときは、
ＣＰＵＩ’ からタイマリセット信号が出力され、この
タイマリセット信号により監視タイマ２が周期的にリセ
ットされるため、監視タイマ２がタイムアツプせず、Ｃ
ＰＵ１°にリセット信号が入力されることはない。
ト信号によりリセットされる。電源投入後、ｃｐｕｔ’
が所定プログラムによって正常に動作しているときは、
ＣＰＵＩ’ からタイマリセット信号が出力され、この
タイマリセット信号により監視タイマ２が周期的にリセ
ットされるため、監視タイマ２がタイムアツプせず、Ｃ
ＰＵ１°にリセット信号が入力されることはない。
ところが、異常により正雷な動作が行われず、ＣＰＵＩ
’ からタイマリセット信号が出力されなくなると、監
視タイマ２がタイムアツプしてパルス状のＣＰＵリセッ
ト信号を出力し、このパルス状のＣＰＵリセット信号が
オアゲート４を通してＣＰＵ１°に入力され、これによ
り初期化プログラムに基づいて、現在時刻を入力して記
憶し、そして現在時刻が前回の異常発生時刻と比べ一定
時間経過したかどうかを判定し、一定時間経過しておれ
ば検出回数カウンタ３をリセットするためのカウンタリ
セット信号を出力したのち、所定プログラムを初期化し
、一定時間が経過していなければ、ただちに所定プログ
ラムを初期化し、所定プログラムを再び実行させる。ま
た、監視タイマ２から出力されるパルス状のＣ，Ｐ Ｕ
リセット信号が検出回数カウンタ３に入力され、検出回
数力ｄンタ３はパルス状のＣＰＵリセット信号の出現回
数をカウントする。
’ からタイマリセット信号が出力されなくなると、監
視タイマ２がタイムアツプしてパルス状のＣＰＵリセッ
ト信号を出力し、このパルス状のＣＰＵリセット信号が
オアゲート４を通してＣＰＵ１°に入力され、これによ
り初期化プログラムに基づいて、現在時刻を入力して記
憶し、そして現在時刻が前回の異常発生時刻と比べ一定
時間経過したかどうかを判定し、一定時間経過しておれ
ば検出回数カウンタ３をリセットするためのカウンタリ
セット信号を出力したのち、所定プログラムを初期化し
、一定時間が経過していなければ、ただちに所定プログ
ラムを初期化し、所定プログラムを再び実行させる。ま
た、監視タイマ２から出力されるパルス状のＣ，Ｐ Ｕ
リセット信号が検出回数カウンタ３に入力され、検出回
数力ｄンタ３はパルス状のＣＰＵリセット信号の出現回
数をカウントする。
そして、異常が発生する毎に上記動作を繰り返し、異常
の発生回数、すなわち検出回数カウンタ３のカウント値
が所定値に達したときに検出回数カウンタ３が一定レベ
ルのＣＰＵリセット信号を出力し、この一定レベルのＣ
ＰＵリセット信号がオアゲート４を通してＣＰＵＩ’
に入力され、ＣＰＵＩ’ は機能停止状態となる。
の発生回数、すなわち検出回数カウンタ３のカウント値
が所定値に達したときに検出回数カウンタ３が一定レベ
ルのＣＰＵリセット信号を出力し、この一定レベルのＣ
ＰＵリセット信号がオアゲート４を通してＣＰＵＩ’
に入力され、ＣＰＵＩ’ は機能停止状態となる。
このように、この実施例は、前回の異常発生時刻から現
異富発生時刻までに一定時間経過したときに検出回数カ
ウンタ３をリセットするようにしたため、本来の異常発
生（ハードウェアの部品不良、プログラムネ良）以外の
とき、すなわち雷サージなどの外来ノイズによる一時的
な異常発生のときや監視タイマ２などの誤動作が発生し
たときなど、短時間の間に何回も繰り返されるとは考え
られない一時的異常は積算されることはなく、これによ
るＣＰＵＩ’ の機能停止は防止できる。
異富発生時刻までに一定時間経過したときに検出回数カ
ウンタ３をリセットするようにしたため、本来の異常発
生（ハードウェアの部品不良、プログラムネ良）以外の
とき、すなわち雷サージなどの外来ノイズによる一時的
な異常発生のときや監視タイマ２などの誤動作が発生し
たときなど、短時間の間に何回も繰り返されるとは考え
られない一時的異常は積算されることはなく、これによ
るＣＰＵＩ’ の機能停止は防止できる。
以上のように、この発明のＣＰＵの異常検出装置によれ
ば、短時間に繰り返すとは考えられない一時的な異常に
よる機能停止を防止することができるという効果がある
。
ば、短時間に繰り返すとは考えられない一時的な異常に
よる機能停止を防止することができるという効果がある
。
第１図は従来例のブロック図、第２図はそのＣＰＵのフ
ローチャート、第３図はこの発明の一実施例のブロック
図、第４図はそのＣＰＵのフローチャート、第５図はこ
の発明の構成を示すブロック図である。 １゛・・・ＣＰＵ、ＩＡ・・・タイマリセット信号発生
手段、ＩＢ・・・判定手段、ＩＣ・・・カウンタリセッ
ト信号発生手段、ＩＤ・・・初期化手段、２・・・監視
タイマ、３・・・検出回数カウンタ 第２図
ローチャート、第３図はこの発明の一実施例のブロック
図、第４図はそのＣＰＵのフローチャート、第５図はこ
の発明の構成を示すブロック図である。 １゛・・・ＣＰＵ、ＩＡ・・・タイマリセット信号発生
手段、ＩＢ・・・判定手段、ＩＣ・・・カウンタリセッ
ト信号発生手段、ＩＤ・・・初期化手段、２・・・監視
タイマ、３・・・検出回数カウンタ 第２図
Claims (1)
- タイムアツプ時にパルス状のＣＰＵリセット信号を出力
する監視タイマと、この監視タイマから出力されるパル
ス状のＣＰＵリセット信号の発生回数をカウントしカウ
ント値が一定値に達したときに一定レベルのＣＰＵり妄
ット信号を出力する検出回数カウンタと、所定プログラ
ムの実行中に一定時間毎に前記監視タイマへタイマリセ
ット信号を送るタイマリセット信号発生手段と、前記Ｃ
ＰＵリセット信号の入力時に現在時刻が前回の異常発生
時刻から一定時間経過しているかどうかを判定する判定
手段と、この判定手段の判定結果が肯定的であるときに
前記検出回数カウンタヘカウンタリセット信号を送るカ
ウンタリセット信号発生手段と、前記ＣＰＵリセット信
号の入力時に前記所定プログラムを初期化する初期化手
段とを有するＣＰＵとを備えたＣＰＵの異常検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009710A JPH0736161B2 (ja) | 1984-01-23 | 1984-01-23 | Ｃｐｕの異常検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009710A JPH0736161B2 (ja) | 1984-01-23 | 1984-01-23 | Ｃｐｕの異常検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153548A true JPS60153548A (ja) | 1985-08-13 |
| JPH0736161B2 JPH0736161B2 (ja) | 1995-04-19 |
Family
ID=11727803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009710A Expired - Lifetime JPH0736161B2 (ja) | 1984-01-23 | 1984-01-23 | Ｃｐｕの異常検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736161B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62237537A (ja) * | 1986-04-08 | 1987-10-17 | Nec Corp | 故障検出回路 |
| JP2012083841A (ja) * | 2010-10-07 | 2012-04-26 | Fujitsu Advanced Engineering Ltd | プログラム、アプリケーションサーバ装置の制御方法、アプリケーションサーバ装置 |
| JP2014149591A (ja) * | 2013-01-31 | 2014-08-21 | Nec Corp | 情報処理システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5822462A (ja) * | 1981-08-04 | 1983-02-09 | Nissin Electric Co Ltd | プログラム監視回路 |
| JPS58103048A (ja) * | 1981-12-15 | 1983-06-18 | Fujitsu Ltd | 障害処理方式 |
-
1984
- 1984-01-23 JP JP59009710A patent/JPH0736161B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5822462A (ja) * | 1981-08-04 | 1983-02-09 | Nissin Electric Co Ltd | プログラム監視回路 |
| JPS58103048A (ja) * | 1981-12-15 | 1983-06-18 | Fujitsu Ltd | 障害処理方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62237537A (ja) * | 1986-04-08 | 1987-10-17 | Nec Corp | 故障検出回路 |
| JP2012083841A (ja) * | 2010-10-07 | 2012-04-26 | Fujitsu Advanced Engineering Ltd | プログラム、アプリケーションサーバ装置の制御方法、アプリケーションサーバ装置 |
| JP2014149591A (ja) * | 2013-01-31 | 2014-08-21 | Nec Corp | 情報処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0736161B2 (ja) | 1995-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4072852A (en) | Digital computer monitoring and restart circuit | |
| US4635258A (en) | System for detecting a program execution fault | |
| US4488303A (en) | Fail-safe circuit for a microcomputer based system | |
| JP3520662B2 (ja) | 電子コントロールユニットの監視装置 | |
| US4748587A (en) | Device for improving detection of unoperational states in non-attended driven processor | |
| JPS60153548A (ja) | Ｃｐｕの異常検出装置 | |
| JP7063692B2 (ja) | ウォッチドッグタイマ監視システム | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JP4534995B2 (ja) | ディジタル形保護継電装置のリスタート方式 | |
| US7552014B2 (en) | Radioactivity monitoring apparatus | |
| KR102634650B1 (ko) | 엠씨유 리셋 횟수 제한 설정 회로 | |
| JP3762695B2 (ja) | マイコンの異常検出回路 | |
| JPS622685Y2 (ja) | ||
| KR100269348B1 (ko) | 자동 리-스타트(re－start)회로를 구비한 무선 랜(lan) 시스템 | |
| JP3940630B2 (ja) | ガス漏れ通報停止装置およびガス漏れ警報器 | |
| JPH01256480A (ja) | エレベータの制御装置 | |
| KR20000002916A (ko) | 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법 | |
| JPH05313955A (ja) | Ｃｐｕの異常検出回路 | |
| JPH0150420B2 (ja) | ||
| JPH03214332A (ja) | ウォッチドッグタイマ | |
| JPH07110019B2 (ja) | 外部入力のノイズ信号検出装置 | |
| KR200280669Y1 (ko) | 오류검출기능이 구비된 인터럽트 장치 | |
| SU1076998A2 (ru) | Устройство дл проверки исправности аппаратуры дискретной автоматики | |
| SU1758880A1 (ru) | Устройство контрол состо ни двухпроводной линии св зи | |
| JPS6367650A (ja) | ソフトウエア処理の監視方式 |