KR20000002916A - 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법 - Google Patents

프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법 Download PDF

Info

Publication number
KR20000002916A
KR20000002916A KR1019980023899A KR19980023899A KR20000002916A KR 20000002916 A KR20000002916 A KR 20000002916A KR 1019980023899 A KR1019980023899 A KR 1019980023899A KR 19980023899 A KR19980023899 A KR 19980023899A KR 20000002916 A KR20000002916 A KR 20000002916A
Authority
KR
South Korea
Prior art keywords
unit
processor
built
wdt
reset
Prior art date
Application number
KR1019980023899A
Other languages
English (en)
Inventor
안민영
차영재
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980023899A priority Critical patent/KR20000002916A/ko
Publication of KR20000002916A publication Critical patent/KR20000002916A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Abstract

본 발명은 전원이상 및 소프트웨어에 의한 프로세서 정지 등의 이상상태를 자동으로 감지하여 이를 외부에 영향을 주지 않고 처리할 수 있도록 한 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법에 관한 것으로, 전원을 검출하여 전원이상을 감지 처리하는 기능은 전원공급부(40),전원검출부(20),파우어 온 리셋부(30) 및 내장프로세서(10)로 구성되어 전원다운시 전원검출부(20)에서 이를 검출하여 NMI를 내장프로세서부(10)로 보내면 내장프로세서부(10)에서는 현재 데이터 처리중인가를 판단하여 데이터 처리중일 경우 데이터를 처리완료한 후 파우어 온 리셋부(30)를 통해 들어오는 하드웨어 상태로 들어가게 되며, 프로세서의 이상을 감지하여 처리하는 기능은 내장프로세서부(10), WDT부(60),제어신호 조합부(50)로 구성되어 설정된 시간동안 제어신호조합부(50)로부터의 신호가 없으면 내장프로세서(10) 및 디스플레이부(70)로 리셋이 발생되어 프로세서 이상 상태 처리를 디스플레이부(70)를 통하여 외부에 표시해 준다.

Description

프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법
본 발명은 개인용 휴대통신(PCS)에 관한 것으로, 특히 프로세서를 내장하고 있는 모든 장치(예컨대 컴퓨터,제어시스템등)에 있어서, 전원이상 및 소프트웨어에 의한 프로세서 정지 등의 이상상태를 자동으로 감지하여 이를 외부에 영향을 주지않고 처리할 수 있도록 한 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법에 관한 것이다.
일반적으로 프로세서를 내장하고 있는 장치에서 정전등으로 전원이상시 프로세서가 바로 정지하게 되므로 작업도중에 전원이상이 발생하면 나머지 작업이 완료되지 않은 상태로 되어 오동작의 원인이 될 수 있다.
또한,여러 장치들과 연계하여 운용되는 시스템의 경우에 있어서는 다른 장치에까지 영향을 주어 오동작의 원인이 되기도 한다.
특히, CPU내장형 프로세서에 있어서, 자신의 동작상태를 스스로 판단하여 오동작시 이에 대한 대책으로 WDT(Watchdog Timer)를 이용하여 리셋시키게 되는데 이때 WDT를 클리어하는 부분을 포함한 루틴이 무한 루프에 빠지는 경우가 발생하여 검출이 제대로 이루어지지 않게 되는 결점이 있었다.
본 발명은 이와같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 본 발명의 목적은, 기존의 구성에 별도의 정전 검출회로를 더 구비하여 프로세서의 이상상태를 감지하고 이에 따른 처리를 수행할 수 있도록 하는 프로세서 내장형 통신장치의 이상감지 및 처리장치 및 방법을 제공하는데 있다.
즉, 본 발명의 목적은 정전등으로 인한 전원이상시 내장프로세서에 NMI(Non Maskable Interrupt)를 제공하여 현재 처리중인 작업을 끝내고 정지하도록 하는 WDT를 외부적으로 구성하여 내부의 WDT와 연계하여 처리할 수 있도록 하는 프로세서 내장형 통신장치의 이상감지 및 처리장치를 제공하는데 있다.
도 1은 본 발명의 전체적인 블록도
도 2는 본 발명에 따른 파형도
도 3과 도 4는 본 발명에 따른 프로세서 내장형 통신장치의 이상감지 및 처리방법을 나타낸 동작흐름도
〈도면의 주요 부분에 대한 부호의 설명〉
1:내부 WDT 레지스터 2:CPU코어
3:SIU 10:내장프로세서부
20:전원검출부 30:파우어 온 리셋부
40:전원공급부 50:제어신호 조합부
60:WDT부 70:디스플레이부
이와같은 목적을 달성하기 위한 본 발명 프로세서 내장형 통신장치의 이상감지 및 처리장치는, 전원을 검출하여 전원이상을 감지 및 처리하는 수단과, 프로세서의 이상시 이를 감지 및 처리하는 수단과, 이들의 감지 및 처리상태를 외부에서 알 수 있도록 디스플레이해주는 수단을 포함하여 구성함을 특징으로 한다.
또한,본 발명 프로세서 내장형 통신장치의 이상감지 및 처리방법은, 내장프로세서부에서 내부 WDT 레지스터 및 WDT부에 카운트값을 설정하는 제1단계와,내부 WDT 레지스터에 설정된 값을 1씩 다운카운트해서 제로가 되면 CPU 코어에 리셋신호를 어서트하는 제2단계와,내부 버스로부터 신호가 감지되면 내부 WDT 레지스터에 있는 카운트값이 다시 초기화되어 다운카운트를 시작하는 제3단계와,외부 WDT부에서 초기에 내장프로세서부에 설정된 값을 다운카운트하다가 제어 신호 조합부로부터 신호가 입력되면 이를 논리조합하여 WDT부의 카운트값을 클리어시켜 다시 다운카운트를 시작하는 제4단계와,설정된 기간동안 제어신호 조합부로부터의 신호가 입력되지 않으면 WDT부로부터 내장프로세서 및 디스플레이부로 리셋이 발생되어 프로세서를 초기화하고 외부 디스플레이부에 상태를 표시하는 제5단계로 이루어짐을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 구성도로, 마이크로 프로세서를 내장하고 시스템 인터페이스 유닛과 내부 버스로 연결되며, 관련된 레지스터 및 주변장치의 일부를 포함하고 있는 내장프로세서부(10)와, 전원 공급부(40)로부터의 전압을 모니터하여 일정한 임계치 이하일 경우 내장 프로세서부로 NMI를 발생시키는 전원검출부(20)와, 전원 공급부(40)로부터의 전압이 일정 임계치 이상이면 내장프로세서부(10)로 하드웨어 리셋(HRESET)을 발생시키는 파우어 온 리셋부(30)와, 상기 내장프로세서부(10)로부터 외부로 인터페이스되는 제어신호를 논리 조합하여 WDT부(60)에 클리어신호를 제공하는 제어신호 조합부(50)와, 상기 내장프로세서(10)로부터 카운트값을 받고 그 카운트 값을 계속 감소시켜 제로가 되면 상기 내장프로세서(10)에 리셋을 발생시키고 카운트도중에 클리어입력이 있으면 카운트값을 초기화시켜 다시 카운트를 감소시키는 WDT부(60)와, 상기 각부에 연결되어 내장프로세서(10)이상시 이를 표시하기 위한 디스플레이부(70)로 구성된다.
또한,상기 내장프로세서부(10)는 CPU 코어를 리셋시키기 위한 내부 WDT레지스터(1)와, 상기 내부 WDT 레지스터(1)에 의해 리셋되며 상기 내부 WDR 레지스터(1)로 카운트 셋을 행하는 CPU 코어(2)와, 상기 CPU 코어(2)와 내부 버스를 통하여 데이터를 주고 받으며 상기 내부 WDT레지스터(1)를 클리어시키는 SIU(System Interface Unit)(3)로 구성된다.
이와같이 구성된 본 발명을 전원이상시 감지처리하는 작용과 프로세서 이상시 감지처리하는 작용으로 나누어 설명하면 다음과 같다.
먼저,전원이상시 이를 감지하여 처리하는 과정을 도 2와 도 3을 참고로 하여 설명한다.
전원 공급부(40)를 통해 도 2의 Vcc와 같은 전원이 공급되면 전원 검출부(20)에서는 공급 전압이 일정 정전 임계치 이하인가를 체크하다가 도 2의 R포인트와 같이 임계치 이하가 될 경우 전원 이상으로 판단하여 내장프로세서부(10)로 NMI를 어서트한다.
따라서, NMI가 내장프로세서부(10)로 어서트되면 NMI처리 루틴으로 들어가서 현재 처리중인 작업을 마무리하고, 파우어 온 리셋부(30)를 통해 도 2의 HRESET(Hardware reset)상태로 들어가게 된다.
즉, 도 3에 도시된 바와같이 전원공급부(40)로부터 전원이 공급되고 있는 상태에서 공급전압이 임계치 이하인가를 계속 체크하다가 공급전압이 임계치 이하이면,전원이상으로 판단하여 NMI를 어서트한다(S1-S3).
그리고 현재 데이터 처리중인가를 판단하여 데이터처리중이 아니면 바로 CPU정지상태로 들어가지만, 데이터 처리중이면 데이터를 마지막까지 처리하고 CPU정지상태로 들어간다(S4-S6).
이때, 전원 검출부(20)에서의 정전 임계값은 파우어 온 리셋부(30)에서의 리셋 전압 임계치(내장프로세서부(10)의 최소 동작 전압)보다 크게 설정하여야 한다.
이하,프로세서 이상시 이를 감지처리하는 작용을 도4를 참고로 하여 설명한다.
즉,프로세서 이상시 이를 감지 처리하는 기능은 내장프로세서부(10),제어신호 조합부(50),WDT부(60)에서 수행한다.
먼저,내장프로세서부(10)에서 내부 WDT 레지스터(1) 및 WDT부(60)에 카운트값을 설정한다(S11).
따라서 내부 WDT 레지스터(1)에서는 설정된 값을 1씩 다운카운트해서 제로(0)가 되면 CPU 코어(2)에 리셋신호를 어서트한다(S12-S14).
이때, 내부 버스로부터 신호가 감지되면 내부 WDT 레지스터(1)에 있는 카운트값이 다시 초기화되어 다운카운트를 시작하게 된다(S16).
내장프로세서부(10)외부에 있는 WDT부(60)는 초기에 내장프로세서부(10)에서 설정된 값을 다운카운트하다가 제어신호 조합부(50)에서의 신호가 있는가를 판단하여 제어 신호 조합부(50)로부터 신호가 입력될 때 WDT부(60)의 카운트값이 클리어되어 다시 다운카운트를 시작한다(S17-S19).
그러나, 상기 S18단계에서 제어신호 조합부(50)로부터의 신호가 없으면 WDT부(60)로부터 내장프로세서(10) 및 디스플레이부(70)로 리셋이 발생되어 프로세서 이상 상태 처리, 즉 프로세서를 초기화하고 외부 디스플레이부(70)에 현재의 상태를 표시한다(S20).
여기서,상기 제어 신호 조합부(50)는 내장프로세서부(10)에서 출력되는 제어 신호들(예를들어 칩셀렉트 신호들)을 논리 게이트를 이용하여 조합한 신호로 WDT부(60)를 클리어시킨다.
한편,내장프로세서부(10)의 내부 WDT 레지스터(1)만을 이용할 경우 WDT를 클리어하는 루틴을 포함하여 무한 루프에 빠지면 WDT부(60)에서 감지할 수 없으나 이와 같이 외부로의 신호를 이용하여 외부로의 신호가 없을 때 외부에 WDT부(60)를 클리어시켜주는 제어 신호 조합부(5) 및 외부 WDT부(60)를 이용하면 이와같은 이상시에도 이를 감지 처리할 수 있게 된다.
상기 디스플레이부(70)는 프로세서 이상 감지 및 처리장치에서 현재 발생된 이상의 원인을 쉽게 알 수 있도록 한 부분으로 파우어 온 리셋부(30)에 의한 리셋인지 정전 검출에 의해 NMI가 발생했는지 또는 WDT부(60)에 의한 리셋인지를 알 수 있도록 LED등으로 디스플레이해 준다.
이상에서 설명한 바와같은 본 발명은 전원 검출부(20) 및 파우어 온 리셋부(30)를 연계 동작하도록 하여 정전등으로 인한 오동작을 방지할 수 있으며, 제어 신호 조합부(50) 및 외부 WDT부(60)를 이용해 프로그램에 의한 오류들을 감지 처리할 수 있다.
또한,디스플레이부(70)를 구비하여 이상 발생의 원인을 알 수 있도록 함으로써 프로세서의 이상감지 및 처리를 정확하게 할 수 있어 다른 장치에 영향을 주지 않고 안정적인 시스템을 구현할 수 있는 효과가 있다.

Claims (4)

  1. 프로세서 내장형 통신장치에 있어서,
    마이크로 프로세서를 내장하고 시스템 인터페이스 유닛과 내부 버스로 연결되며 관련된 레지스터 및 주변장치의 일부를 포함하고 있는 내장프로세서부와,
    전원 공급부로부터의 전압을 모니터하여 일정한 임계치 이하일 경우 내장 프로세서부로 NMI를 발생시키는 전원검출부와,
    상기 전원 공급부로부터의 전압이 일정 임계치 이상이면 내장프로세서부로 HRESET를 발생시키는 파우어 온 리셋부와,
    상기 내장프로세서부로부터 외부로 인터페이스되는 제어신호를 조합하여 WDT부에 클리어신호를 제공하는 제어신호 조합부와,
    상기 내장프로세서부로부터 카운트값을 받아 그 카운트값을 계속 감소시켜 제로가 되면 프로세서부 및 디스플레이부에 리셋을 발생시키고 카운트도중에 클리어입력이 있으면 카운트값을 초기화시켜 다시 다운카운트를 수행하는 WDT부와,
    상기 각부에 연결되어 프로세서 이상시 이를 표시하기 위한 디스플레이부를 포함하여 구성된 것을 특징으로 하는 프로세서 내장형 통신장치의 이상감지 및 처리장치.
  2. 제 1항에 있어서, 상기 전원검출부의 정전 임계값이 파우어 온 리셋에서의 리셋 전압 임계값보다 크게 설정되어 있는 것을 특징으로 하는 프로세서 내장형 통신장치의 이상감지 및 처리장치.
  3. 프로세서 내장형 통신장치에 있어서,
    전원이 공급되고 있는 상태에서 공급전압이 임계치 이하일 때 전원이상으로 판단하여 NMI를 내장 프로세서로 어서트하는 제1단계와,
    상기 제1단계 수행후 현재 데이터가 처리중인가를 판단하여 데이터 처리중이 아니면 CPU를 정지시키고, 데이터 처리중이면 데이터 처리를 끝낸 후 CPU를 정지하도록 하는 제2단계로 이루어져 전원이상을 감지처리하는 것을 특징으로 하는 프로세서 내장형 통신장치의 이상감지 및 처리방법.
  4. 프로세서 내장형 통신장치에 있어서,
    내장프로세서부에서 내부 WDT 레지스터 및 WDT부에 카운트값을 설정하는 제1단계와,
    내부 WDT 레지스터에 설정된 값을 1씩 다운카운트해서 제로가 되면 CPU 코어에 리셋신호를 어서트하는 제2단계와,
    내부 버스로부터 신호가 감지되면 내부 WDT 레지스터에 있는 카운트값이 다시 초기화되어 다운카운트를 시작하는 제3단계와,
    외부 WDT부에서 초기에 내장프로세서부에 설정된 값을 다운카운트하다가 제어 신호 조합부로부터 신호가 입력되면 이를 논리조합하여 WDT부의 카운트값을 클리어시켜 다시 다운카운트를 시작하는 제4단계와,
    설정된 기간동안 제어신호 조합부로부터의 신호가 입력되지 않으면 WDT부로부터 내장프로세서 및 디스플레이부로 리셋이 발생되어 프로세서를 초기화하고 외부 디스플레이부에 상태를 표시하는 제5단계로 이루어져 프로세스 이상을 감지처리하는 것을 특징으로 하는 프로세서 내장형 통신장치의 이상감지 및 처리방법.
KR1019980023899A 1998-06-24 1998-06-24 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법 KR20000002916A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980023899A KR20000002916A (ko) 1998-06-24 1998-06-24 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023899A KR20000002916A (ko) 1998-06-24 1998-06-24 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법

Publications (1)

Publication Number Publication Date
KR20000002916A true KR20000002916A (ko) 2000-01-15

Family

ID=19540633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023899A KR20000002916A (ko) 1998-06-24 1998-06-24 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법

Country Status (1)

Country Link
KR (1) KR20000002916A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974009B1 (ko) * 2007-01-26 2010-08-05 후지쯔 가부시끼가이샤 전원 장치 및 통신 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974009B1 (ko) * 2007-01-26 2010-08-05 후지쯔 가부시끼가이샤 전원 장치 및 통신 기기

Similar Documents

Publication Publication Date Title
US6587966B1 (en) Operating system hang detection and correction
US6311296B1 (en) Bus management card for use in a system for bus monitoring
US9298530B2 (en) Semiconductor device that detects abnormalities of watchdog timer circuits
US20120131384A1 (en) Computer system
US8793538B2 (en) System error response
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
US6463492B1 (en) Technique to automatically notify an operating system level application of a system management event
CN112099412A (zh) 一种微控制单元的安全冗余架构
KR20000002916A (ko) 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법
JPH10105422A (ja) 保護装置の制御回路
JP7063692B2 (ja) ウォッチドッグタイマ監視システム
JP2659067B2 (ja) マイクロコンピュータのリセット回路
JP3163904B2 (ja) 暴走監視機能付きｃｐｕ装置
JPH04283840A (ja) 情報処理装置の診断方法
CN208141372U (zh) 硬件故障诊断电路及主板
JPH0530925U (ja) 電源電圧低下検出機能付き情報処理装置
JPS60153548A (ja) Ｃｐｕの異常検出装置
KR100628109B1 (ko) 하드웨어 로직을 이용한 휴대 단말기용 카메라 모듈의오동작 감시 장치 및 방법
JPH1160102A (ja) エレベータ制御装置
KR100269348B1 (ko) 자동 리-스타트(re－start)회로를 구비한 무선 랜(lan) 시스템
JPS6389941A (ja) マイクロプロセツサ応用機器の監視制御装置
JP2725107B2 (ja) 割り込み装置
JP2009110110A (ja) 監視制御システム、監視制御方法、および監視制御プログラム
KR200280669Y1 (ko) 오류검출기능이 구비된 인터럽트 장치
JPH0293738A (ja) 割込み処理方式

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination