JP2009110110A - 監視制御システム、監視制御方法、および監視制御プログラム - Google Patents
監視制御システム、監視制御方法、および監視制御プログラム Download PDFInfo
- Publication number
- JP2009110110A JP2009110110A JP2007279424A JP2007279424A JP2009110110A JP 2009110110 A JP2009110110 A JP 2009110110A JP 2007279424 A JP2007279424 A JP 2007279424A JP 2007279424 A JP2007279424 A JP 2007279424A JP 2009110110 A JP2009110110 A JP 2009110110A
- Authority
- JP
- Japan
- Prior art keywords
- error
- core
- hardware device
- function
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】コンピュータシステム内に生じた誤動作を有効に検知し処理する。
【解決手段】コンピュータ１内のハードウェア装置１０４に接続され複数のコア処理手段１０１，１０２を有するマルチコアＣＰＵ１００と、マルチコアＣＰＵ１００に対してハードウェア装置１０４の動作制御を指示するＢＩＯＳ部１０３とを備え、コア処理手段１０２が、ハードウェア装置１０４の起動動作時に当該ハードウェア装置の動作テストを行う初期動作診断機能を有し、コア処理手段１０１が、前記動作テストごとにハードウェア装置１０４における動作エラーをチェックし動作エラーが検知された場合に当該動作エラーに対するエラー処理を行う機能を備えた。
【選択図】図１
【解決手段】コンピュータ１内のハードウェア装置１０４に接続され複数のコア処理手段１０１，１０２を有するマルチコアＣＰＵ１００と、マルチコアＣＰＵ１００に対してハードウェア装置１０４の動作制御を指示するＢＩＯＳ部１０３とを備え、コア処理手段１０２が、ハードウェア装置１０４の起動動作時に当該ハードウェア装置の動作テストを行う初期動作診断機能を有し、コア処理手段１０１が、前記動作テストごとにハードウェア装置１０４における動作エラーをチェックし動作エラーが検知された場合に当該動作エラーに対するエラー処理を行う機能を備えた。
【選択図】図１
Description
本発明は、コンピュータシステム内に設けられたハードウェアに生じ得る誤動作を監視する共に、検知された誤動作を処理する監視制御システム、監視制御方法、および監視制御プログラムに関する。
パーソナルコンピュータ(以下「ＰＣ」という)では、一般にＰＣ内に設けられたメモリの動作(書き込み／読み出し)のテストや、チップセットの初期化処理や、コンピュータシステム構成とシステム構成ユーティリティにより説明された構成とが一致しているか否かのチェックなど、基本動作を検査するための自己診断テスト(以下「ＰＯＳＴ」：Power On Self Testという)が、ＰＣの起動時に行われる。
このとき、ＰＣ内に設置された各ハードウェア装置では、電源投入時に、例えばＩＣ(集積回路)が正しく初期化されないといった動作エラーが、他のタイミングに比べて生じやすい。又、このような動作エラーは、気温湿度などの使用環境条件などに起因する場合がある。
上述の電源投入時に生じるエラーは、ＰＯＳＴによって検知される場合が多い。しかしながら、ＰＯＳＴが実行されている間に、ＰＯＳＴ処理の対象であるハードウェア装置の動作を監視する必要がある。
ここで、ＰＯＳＴ時の上記ハードウェア装置を監視するウォッチドッグ(タイマー)処理を行うためには、例えばＢＭＣ(ベースボード管理コントローラ)や、専用のチップ(例：ＡＤＭ6821)のようなウォッチドッグ処理用の装置をＣＰＵとは別に設置する必要であった。
ここで、ＰＯＳＴ時の上記ハードウェア装置を監視するウォッチドッグ(タイマー)処理を行うためには、例えばＢＭＣ(ベースボード管理コントローラ)や、専用のチップ(例：ＡＤＭ6821)のようなウォッチドッグ処理用の装置をＣＰＵとは別に設置する必要であった。
ここで、上述のウォッチドッグ処理を行う関連技術の構成を図３に示す。
この関連技術は、一般的にＰＯＳＴの実行対象であるマザーボード機能装置３０４(又はＣＰＵ)と、このマザーボード機能装置３０４に、ウォッチドッグ監視処理を行うウォッチドッグ監視装置３０１を併設し、ウォッチドッグ監視装置３０１が、マザーボード機能デバイス３０４の初期動作を監視し、誤動作(動作エラー)が検出された場合には、予め設定されたエラー処理を行う機能を有する構成となっている。
この関連技術は、一般的にＰＯＳＴの実行対象であるマザーボード機能装置３０４(又はＣＰＵ)と、このマザーボード機能装置３０４に、ウォッチドッグ監視処理を行うウォッチドッグ監視装置３０１を併設し、ウォッチドッグ監視装置３０１が、マザーボード機能デバイス３０４の初期動作を監視し、誤動作(動作エラー)が検出された場合には、予め設定されたエラー処理を行う機能を有する構成となっている。
この関連技術では、マザーボード機能デバイス３０４に対してＰＯＳＴ処理を行うＣＰＵとは別に設置されたウォッチドッグ監視装置(ＢＭＣ、専用のチップに対応)が、マザーボード機能デバイス３０４の動作を監視し動作エラーの検出およびエラー処理を行う。
これに対して、ウォッチドッグ用ＩＣを用いることなく監視対象であるＣＰＵの処理を監視するための手法が開示されている(特許文献１)。
特開２００４−５６１９号公報
これに対して、ウォッチドッグ用ＩＣを用いることなく監視対象であるＣＰＵの処理を監視するための手法が開示されている(特許文献１)。
しかしながら、上記関連技術、およびＢＭＣはウォッチドッグタイマー以外にも多くの機能があるためコストがかかるという不都合があり、又、上記専用のチップは比較的安価ではあるがタイマータイムアウト発生(エラー発生)時におけるエラー処理が、システムリセットなどの単純な処理に限定されており、発生した動作エラーに対応した柔軟なエラー処理を行うことができないという不都合があった。
又、上記関連技術であるマイクロコンピュータのリセット装置では、ウォッチドッグ処理用ＩＣを用いることなく、ハードウェアの動作を監視することができるものの、ＣＰＵにおける割り込み処理が必要となる。この割り込み処理は電源投入時、又はＰＯＳＴ初期段階では動作することができず、このため、ＰＯＳＴ処理全てを監視および制御することができないという不都合がある。
又、上記関連技術であるマイクロコンピュータのリセット装置では、ウォッチドッグ処理用ＩＣを用いることなく、ハードウェアの動作を監視することができるものの、ＣＰＵにおける割り込み処理が必要となる。この割り込み処理は電源投入時、又はＰＯＳＴ初期段階では動作することができず、このため、ＰＯＳＴ処理全てを監視および制御することができないという不都合がある。
［発明の目的］
本発明は、上記関連技術の有する不都合を改善し、コンピュータシステム内に生じ得る誤動作を、効果的に検知し処理する監視制御システム、監視制御方法、および監視制御プログラムを提供することを、その目的とする。
本発明は、上記関連技術の有する不都合を改善し、コンピュータシステム内に生じ得る誤動作を、効果的に検知し処理する監視制御システム、監視制御方法、および監視制御プログラムを提供することを、その目的とする。
上記目的を達成するために、本発明に係る監視制御システムは、コンピュータ内に予め設けられたハードウェア装置に接続されると共に複数のコア処理手段を有するマルチコアＣＰＵと、当該マルチコアＣＰＵに対して前記ハードウェア装置の動作制御を指示するＢＩＯＳ部とを備えた監視制御システムであって、前記マルチコアＣＰＵの一のコア処理手段が、前記ハードウェア装置の起動動作時に当該ハードウェア装置の動作テストを行う初期動作診断機能を有し、前記マルチコアＣＰＵの他のコア処理手段が、前記動作テストごとに前記ハードウェア装置における動作エラーをチェックする機能と、前記動作エラーが検知された場合に当該動作エラーに対するエラー処理を行う機能とを備えた構成をとっている。
又、本発明にかかる監視制御方法は、コンピュータ内に予め設けられたハードウェア装置に接続され複数のコア処理手段を有するマルチコアＣＰＵと、当該マルチコアＣＰＵに前記ハードウェア装置の動作制御を指示するＢＩＯＳ部とを備えた監視制御システムであって、前記ハードウェア装置に生じた動作エラーを処理する監視制御方法であって、一のコア処理手段は、前記ＢＩＯＳ部からの指示に基づいて前記ハードウェア装置の動作を監視する監視処理工程と、他のコア処理手段が、前記ハードウェア装置の初期動作診断処理を行うと共に当該初期動作診断に対応してタイマーカウントを行う初期動作診断開始工程と、他のコア処理手段が、前記タイマーカウントのクリア処理を行うタイマークリア工程と、一のコア処理手段が、前記クリア処理されたタイマーカウントの値に基づいて動作エラーの有無を判定する誤動作判定工程と、動作エラーの発生が検知された場合に、一のコア処理手段が、前記動作エラーに応じたエラー処理を行う誤動作処理工程とを備えたことを特徴とする。
更に、本発明にかかる監視制御プログラムは、コンピュータ内に予め設けられたハードウェア装置に接続され複数のコア処理手段を有するマルチコアＣＰＵと、当該マルチコアＣＰＵに前記ハードウェア装置の動作制御を指示するＢＩＯＳ部とを備えた監視制御システムであって、前記ハードウェア装置に生じた動作エラーを処理するための監視制御プログラムであって、前記ハードウェア装置の初期動作診断処理を行うと共に当該初期動作診断に対応してタイマーカウントを行う初期動作診断開始機能、前記タイマーカウントのクリア処理を行うタイマークリア機能、を前記マルチコアＣＰＵの一のコア処理手段に実行させると共に、前記ハードウェア装置の動作を監視する監視処理機能、前記クリア処理されたタイマーカウントの値に基づいて動作エラーの有無を判定する誤動作判定機能、動作エラーの発生が検知された場合に、前記動作エラーに応じたエラー処理を行う誤動作処理機能、を前記マルチコアＣＰＵの他のコア処理手段に実行させることを特徴としている。
本発明は、以上のように構成され機能するので、これによると、コンピュータシステム内に設置されたマルチコアＣＰＵの有する異なるコア手段それぞれに、ハードウェア装置における動作テストを行う初期動作診断機能と、前記動作テストごとに前記ハードウェア装置における動作エラーを検知すると共に検知された動作エラーに対するエラー処理を行う機能を備えたことにより、ハードウェア装置を監視する特別なハードウェア構成を用いることなく、ハードウェア装置の動作エラーを効率的に監視することができ、且つ動作エラーに対する有効なエラー処理を行うことができる。
［実施形態］
ここでは、まず、本発明の実施形態の基本的構成について説明する。
ここでは、まず、本発明の実施形態の基本的構成について説明する。
本実施形態は、図１に示すように、コンピュータシステム１内に予め備えられたマザーボードに接続され機能するマザーボード機能装置(ハードウェア装置)１０４と、このマザーボード機能装置１０４の動作を制御するコア手段(コア処理手段)１０１、１０２と、このコア手段１０１、１０２が装備されたマルチコアＣＰＵ１００と、コア手段１０１、１０２にプログラムを介して動作指示を行うＢＩＯＳ(Basic Input Output System)部１０３と、から構成される。
尚、本実施形態では、マルチコアＣＰＵ１００が、２つのコア手段(ＣＰＵコア)を有する例を示すが、３つ以上のコア手段を有するマルチコアＣＰＵであってもよい。
尚、本実施形態では、マルチコアＣＰＵ１００が、２つのコア手段(ＣＰＵコア)を有する例を示すが、３つ以上のコア手段を有するマルチコアＣＰＵであってもよい。
以下、これを詳説する。
コア手段１０１が、ＢＩＯＳ部１０３からプログラムを読み出すと共に、当該プログラムに応じてＰＯＳＴ処理が行われるマザーボード機能装置１０４を監視する処理を行うウォッチドッグ監視機能を有する。
また、コア手段１０１は、コア手段１０２で行われるタイマークリア処理の結果をチェックすることにより、マザーボード機能装置１０４におけるＰＯＳＴ処理ごとにエラー発生の有無を判定するタイマー値検知機能を備えている。
ここで、コア手段１０１は、コア手段１０２のタイマカウンタ計数値がオーバーフロー値に達していることを検知した場合に、ＰＯＳＴ処理中のマザーボード機能装置１０４にエラーが発生したと判定する。
尚、上記オーバーフロー値は、タイマカウンタが減数カウントを行う場合は’０’、又、インクリメントカウントを行う場合は、予め設定された一定の値以上の数値とする。
コア手段１０１が、ＢＩＯＳ部１０３からプログラムを読み出すと共に、当該プログラムに応じてＰＯＳＴ処理が行われるマザーボード機能装置１０４を監視する処理を行うウォッチドッグ監視機能を有する。
また、コア手段１０１は、コア手段１０２で行われるタイマークリア処理の結果をチェックすることにより、マザーボード機能装置１０４におけるＰＯＳＴ処理ごとにエラー発生の有無を判定するタイマー値検知機能を備えている。
ここで、コア手段１０１は、コア手段１０２のタイマカウンタ計数値がオーバーフロー値に達していることを検知した場合に、ＰＯＳＴ処理中のマザーボード機能装置１０４にエラーが発生したと判定する。
尚、上記オーバーフロー値は、タイマカウンタが減数カウントを行う場合は’０’、又、インクリメントカウントを行う場合は、予め設定された一定の値以上の数値とする。
また、上記タイマー値検知機能について、動作エラーが生じやすい初期化処理やチップセットなどのＩＣにおけるＰＯＳＴ処理では、ひとつのＰＯＳＴ処理内でチェック回数(ポイント)を増やすことにより、適切なエラー処理を行う設定としてもよい。
更に、コア手段１０１は、マザーボード機能装置１０４からＰＯＳＴ処理中に出力される信号を監視すると共に、その周期が乱れたことを検知した場合に、マザーボード機能装置１０４が誤動作したものと判定する信号監視判定機能を備えていてもよい。
更に、コア手段１０１は、マザーボード機能装置１０４におけるエラー動作を検知した場合に、検知されたエラー動作およびそのエラー動作内容をＢＩＯＳ部１０３に通知するエラー内容通知機能と、通知されたエラー動作に対応してＢＩＯＳ部１０３から送り込まれるエラー処理情報を取得し当該エラー処理情報に基づいてマザーボード機能装置１０４に対するエラー処理を行うエラー処理実行機能を備えている。
これにより、ＢＩＯＳ部１０３は、各ＰＯＳＴにおけるエラーに応じたエラー処理を指示することができる。このため、コア手段１０１は、エラーログの取得、リセット、特定の入出力デバイスの実行といった各ＰＯＳＴ処理エラーに対応して、最適なエラー処理を実行することができる。
これにより、ＢＩＯＳ部１０３は、各ＰＯＳＴにおけるエラーに応じたエラー処理を指示することができる。このため、コア手段１０１は、エラーログの取得、リセット、特定の入出力デバイスの実行といった各ＰＯＳＴ処理エラーに対応して、最適なエラー処理を実行することができる。
ここで、コア手段１０１により実行されるエラー処理は、具体的には、エラーログの取得、マザーボード機能装置１０４のリセット、特定の入出力デバイスの実行などである。
又、コア手段１０１は、マザーボード機能装置１０４におけるエラー動作を検知した場合に、エラーが生じたことを示す故障信号を、マザーボード機能装置１０４に含まれる出力装置に通知するエラー情報通知機能を備えていてもよい。
これにより、コア手段１０１は、ユーザに対してＰＯＳＴ処理の実行中に、エラーの発生及びエラー情報(内容)を実時間で出力することができる。
これにより、コア手段１０１は、ユーザに対してＰＯＳＴ処理の実行中に、エラーの発生及びエラー情報(内容)を実時間で出力することができる。
尚、このコア手段１０１は、後述するＢＩＯＳ部１０３に記憶されたプログラムを実行することにより、各プログラムに対応してその要素を実行する機能、即ち、上記タイマー値検知機能、信号監視判定機能、エラー処理実行機能、エラー表示出力機能を備えた構成となっている。
コア手段１０２は、ＢＩＯＳ部１０３から送り込まれた実行指示情報(プログラム)に基づいて、マザーボード機能装置１０４のＰＯＳＴ処理を実行するＰＯＳＴ処理実行機能を有する。
又、コア手段１０２は、上記各ＰＯＳＴ動作に予め設定された時間をカウントするタイマカウント手段を備え、各ＰＯＳＴ処理に予め設定された一定のタイミングでタイマカウンタ手段のクリア処理を行うカウンタクリア機能を備えている。
これにより、各ＰＯＳＴ処理が完了するごとにタイマカウンタの計数値がクリアされる。
尚、上記タイマカウンタは、ソフトウェア(プログラム)として実現され、又、一定時間間隔でクリアされる設定であってもよい。
これにより、各ＰＯＳＴ処理が完了するごとにタイマカウンタの計数値がクリアされる。
尚、上記タイマカウンタは、ソフトウェア(プログラム)として実現され、又、一定時間間隔でクリアされる設定であってもよい。
更に、コア手段１０２は、予め設定された全てのＰＯＳＴ処理が終了したか否かを検出する診断処理終了判定機能を有し、ＰＯＳＴ処理の終了を検出した場合、コア手段１０１に対してＰＯＳＴ処理の終了を通知する診断処理終了通知機能を備えている。
更に、コア手段１０１は、コア手段１０２からのＰＯＳＴ処理終了通知を受信した場合に上記信号監視判定機能処理を終了する監視判定停止機能を有する。
更に、コア手段１０１は、コア手段１０２からのＰＯＳＴ処理終了通知を受信した場合に上記信号監視判定機能処理を終了する監視判定停止機能を有する。
尚、このコア手段１０２は、後述するＢＩＯＳ部１０３に記憶されたプログラムを実行することにより、各プログラムに対応してその要素を実行する機能、即ち、上記ＰＯＳＴ処理実行機能、カウンタクリア機能、診断処理終了通知機能、監視判定停止機能を備えた構成となっている。
ＢＩＯＳ部１０３は、上記コア手段１０１および１０２に対して上記機能(情報処理)の実行を指示する各プログラム、即ち、タイマー値検知機能、信号監視判定機能、エラー処理実行機能、エラー表示出力機能、ＰＯＳＴ処理実行機能、カウンタクリア機能、診断処理終了通知機能、監視判定停止機能を記憶するプログラム記憶手段を有する。
又、ＢＩＯＳ部１０３は、コンピュータシステム１の電源が投入された際に、ＣＰＵ１００の動作を初期化する演算初期化機能を有する。
尚、この演算初期化機能は、上記プログラム記憶手段がアクセスされ、予め記憶された演算初期化機能(プログラム)が実行される構成であってもよい。
又、ＢＩＯＳ部１０３は、コンピュータシステム１の電源が投入された際に、ＣＰＵ１００の動作を初期化する演算初期化機能を有する。
尚、この演算初期化機能は、上記プログラム記憶手段がアクセスされ、予め記憶された演算初期化機能(プログラム)が実行される構成であってもよい。
マザーボード機能装置１０４は、コンピュータシステム１に予め設けられたマザーボードに接続されたハードウェア装置であって、通信バスにより接続されたメモリ、ＩＣ、チップセットなどから成る。
又、マザーボード機能装置１０４は、上記ＰＯＳＴ処理が実行されることにより、具体的には、メモリの初期化(記憶内容のクリア)、外部ハードウェア割り込みベクタの初期化、外部ハードウェアの初期化、ソフトウェア割り込みベクタの初期化などが行われた後に、マザーボード機能装置１０４の構成要素それぞれがテストされる。
又、マザーボード機能装置１０４は、上記ＰＯＳＴ処理が実行されることにより、具体的には、メモリの初期化(記憶内容のクリア)、外部ハードウェア割り込みベクタの初期化、外部ハードウェアの初期化、ソフトウェア割り込みベクタの初期化などが行われた後に、マザーボード機能装置１０４の構成要素それぞれがテストされる。
［実施形態の動作説明］
次に、上記実施形態の動作について説明する。
先ず、コア手段１０１は、ＢＩＯＳ部１０３からの指示に基づいてマザーボード機能装置(ハードウェア装置)１０４の動作を監視する(監視処理工程)、次いで、コア手段１０２が、マザーボード機能装置１０４の初期動作診断処理を行うと共に当該初期動作診断に対応してタイマーカウントを行う(初期動作診断開始工程)。また、コア手段１０２が、初期動作診断処理完了ごとに前記タイマーカウントのクリア処理を行う(タイマークリア工程)。次いで、コア手段１０１が、前記クリア処理されたタイマーカウントの値に基づいて動作エラーの有無を判定する(誤動作判定工程)。最後に、動作エラーの発生が検知された場合に、一のコア処理手段１０１が、前記動作エラーに応じたエラー処理を行う(誤動作処理工程)。
次に、上記実施形態の動作について説明する。
先ず、コア手段１０１は、ＢＩＯＳ部１０３からの指示に基づいてマザーボード機能装置(ハードウェア装置)１０４の動作を監視する(監視処理工程)、次いで、コア手段１０２が、マザーボード機能装置１０４の初期動作診断処理を行うと共に当該初期動作診断に対応してタイマーカウントを行う(初期動作診断開始工程)。また、コア手段１０２が、初期動作診断処理完了ごとに前記タイマーカウントのクリア処理を行う(タイマークリア工程)。次いで、コア手段１０１が、前記クリア処理されたタイマーカウントの値に基づいて動作エラーの有無を判定する(誤動作判定工程)。最後に、動作エラーの発生が検知された場合に、一のコア処理手段１０１が、前記動作エラーに応じたエラー処理を行う(誤動作処理工程)。
ここで、上記監視処理工程、誤動作判定工程、誤動作処理工程、初期動作診断開始工程、およびタイマークリア工程については、その実行内容をプログラム化し、前記監視処理工程、誤動作判定工程、および誤動作処理工程をコア手段１０１に実行させると共に、前記初期動作診断開始工程、およびタイマークリア工程をコア手段１０２に実行させる構成としてもよい。又、前記監視処理工程、誤動作判定工程、および誤動作処理工程をコア手段１０２に実行させ、前記初期動作診断開始工程、およびタイマークリア工程をコア手段１０１に実行させる構成としてもよい。
次に、上記実施形態の監視制御システムの動作の詳細を、図２のフローチャートに基づいて説明する。
先ず、コンピュータシステム１が起動されると共にＢＩＯＳ部１０３からプログラムがＣＰＵ１００に読み出され、ＣＰＵ１００が初期化される(ステップＳ１０１)。
次いで、コア手段１０１が、ＢＩＯＳ部１０３からプログラムを読み出すと共に、当該プログラムに応じて前記ＰＯＳＴ処理が行われるマザーボード機能装置(ハードウェア装置)１０４を監視する処理(ウォッチドッグ監視処理)を行う(ステップＳ１０２)。
また、ＢＩＯＳ部１０３からＰＯＳＴ処理の実行を指示するＰＯＳＴ処理用プログラムがコア手段１０２に送り込まれる、つまり、コア手段１０２が、ＢＩＯＳ部１０３からＰＯＳＴ処理用のプログラムを読み出すと共に、当該プログラムの内容に基づきマザーボード上のチップセット等を介しマザーボード機能装置１０４に対してＰＯＳＴ処理を行うと共に、当該各ＰＯＳＴ処理に対応してタイマーカウントを行う(ステップＳ１０３：初期動作診断開始工程)。
次いで、コア手段１０１が、ＢＩＯＳ部１０３からプログラムを読み出すと共に、当該プログラムに応じて前記ＰＯＳＴ処理が行われるマザーボード機能装置(ハードウェア装置)１０４を監視する処理(ウォッチドッグ監視処理)を行う(ステップＳ１０２)。
また、ＢＩＯＳ部１０３からＰＯＳＴ処理の実行を指示するＰＯＳＴ処理用プログラムがコア手段１０２に送り込まれる、つまり、コア手段１０２が、ＢＩＯＳ部１０３からＰＯＳＴ処理用のプログラムを読み出すと共に、当該プログラムの内容に基づきマザーボード上のチップセット等を介しマザーボード機能装置１０４に対してＰＯＳＴ処理を行うと共に、当該各ＰＯＳＴ処理に対応してタイマーカウントを行う(ステップＳ１０３：初期動作診断開始工程)。
次いで、コア手段１０２は、各ＰＯＳＴ処理完了ごとにタイマーカウント手段のクリア処理を行う(ステップＳ１０４：タイマークリア工程)。次いで、コア手段１０１は、コア手段１０２におけるタイマークリア処理の結果(であるタイマーカウント手段の値)をチェックし(ステップＳ１０５)、マザーボード機能装置１０４に動作エラーが発生したか否かの判定を行う(ステップＳ１０６)。
ここで、マザーボード機能装置１０４に動作エラーが発生していないと判定された場合、コア手段１０２は、ＰＯＳＴのプログラムが全て終了したか否かを判定し(ステップＳ１０８)、終了していない場合(否定判定の場合)は、次の段階のＰＯＳＴ処理を開始する(ステップＳ１０３)。
また、ＰＯＳＴ処理のプログラムが全て終了した時点(肯定判定となった時点)でＰＯＳＴ処理を終了する(ステップＳ１０９)と共に、コア手段１０１におけるウォッチドッグ監視処理を終了する(ステップＳ１１０)。
また、ＰＯＳＴ処理のプログラムが全て終了した時点(肯定判定となった時点)でＰＯＳＴ処理を終了する(ステップＳ１０９)と共に、コア手段１０１におけるウォッチドッグ監視処理を終了する(ステップＳ１１０)。
一方、コア手段１０１が、ＰＯＳＴ処理中のハードウェアにおけるエラーの発生を検知した場合(ステップＳ１０６)、検知された動作エラーに対応したエラー処理用プログラムを読み込んでエラー処理を行う(ステップＳ１０７)。
以上のように、本発明では、ウォッチドッグ制御用の特別なハードウェア構成(ウォッチドッグ監視デバイス)を用いることなく、多くのパーソナルコンピュータおよびワークステーションに搭載される一般的なハードウェア構成(ＢＩＯＳ装置および複数コアを有するマルチコアＣＰＵ)で、柔軟にエラー処理を行うウォッチドッグタイムアウト処理を実現できる。
つまり、マルチコアＣＰＵ内の通常のＰＯＳＴ処理に使用しない側のコア手段を効果的に使用することにより、ＢＭＣやＡＤ68xxといったウォッチドッグ監視デバイスや特別なハードウェア装置を利用することなく、チップセット(ＩＣ)などのマザーボード機能装置に対するウォッチドッグ制御を行うことができる。
また、ＰＯＳＴ処理の実行指示情報を有するＢＩＯＳ部１０３が、１０４に対して行われる各ＰＯＳＴ処理におけるエラー処理方法を指示できるため、検知された動作エラーに対してログ取得、リセット処理、特定の入出力処理(ＬＥＤを点灯させるなど)を実行するといった柔軟なエラー処理を実行することができる。
又、これまでのコンピュータシステムのハードウェア構成に、ＰＯＳＴ処理時でも対応可能なウォッチドッグタイマー機能を付加することができ、更には、マルチコアＣＰＵが搭載されたパーソナルコンピュータ全体に適用可能である。
本発明は、パーソナルコンピュータで広範囲に利用されるマルチコアＣＰＵに適用することができ、更に、ＰＯＳＴ処理後にロードされるＯＳ(Operating System)起動後の上位アプリケーションと連携したシステムに適用することが可能である。
１ コンピュータシステム
１００ マルチコアＣＰＵ
１０１、１０２ コア手段
１０３ ＢＩＯＳ部
１０４、３０４ マザーボード機能装置
３０１ ウォッチドッグ監視デバイス
１００ マルチコアＣＰＵ
１０１、１０２ コア手段
１０３ ＢＩＯＳ部
１０４、３０４ マザーボード機能装置
３０１ ウォッチドッグ監視デバイス
Claims (7)
- コンピュータ内に予め設けられたハードウェア装置に接続されると共に複数のコア処理手段を有するマルチコアＣＰＵと、当該マルチコアＣＰＵに対して前記ハードウェア装置の動作制御を指示するＢＩＯＳ部とを備えた監視制御システムであって、
前記マルチコアＣＰＵの一のコア処理手段が、前記ハードウェア装置の起動動作時に当該ハードウェア装置の動作テストを行う初期動作診断機能を有し、前記マルチコアＣＰＵの他のコア処理手段が、前記動作テストごとに前記ハードウェア装置における動作エラーを検知する機能と、前記動作エラーが検知された場合に当該動作エラーに対するエラー処理を行う機能とを備えたことを特徴とする監視制御システム。 - 前記請求項１に記載の監視制御システムにおいて、
前記ＢＩＯＳ部は、前記初期動作診断機能の実行内容を示す診断指示情報と、前記検知された動作エラーに対応するエラー処理内容を示すエラー処理指示情報とを記憶する指示情報記憶手段を有することを特徴とした監視制御システム。 - 前記請求項２に記載の監視制御システムにおいて、
前記一のコア処理手段は、前記動作テストそれぞれに対応して経過時間をカウントするカウントタイマ手段を備えると共に前記動作テストごとにカウントタイマ手段を初期化するタイマ初期化機能を有し、
前記他のコア手段は、前記カウントタイマの値が初期化されずに予め設定された値に達した場合に前記ハードウェア装置に動作エラーが生じたと判定する動作エラー判定機能を有することを特徴とする監視制御システム。 - 前記請求項３に記載の監視制御システムにおいて、
前記他のコア処理手段は、前記動作エラーが検知された場合に前記ＢＩＯＳ部からの指示に基づき前記ハードウェア装置に当該動作エラーが生じたことを通知する、前記動作エラーの内容を記憶する、又は前記動作エラーの生じたハードウェア装置をリセットするかの何れかの処理を行うことを特徴とする監視制御システム。 - 前記請求項１乃至４の何れか一つに記載の監視制御システムにおいて、
前記一のコア処理手段が、前記各動作テスト内で前記カウントタイマ手段を初期化するポイントを複数設定する初期化ポイント設定機能を有し、
前記他のコア処理手段が、前記設定されたポイント毎に前記ハードウェア装置における動作エラーの有無をチェックする動作エラー複数チェック機能を備えたことを特徴とする監視制御システム。 - コンピュータ内に予め設けられたハードウェア装置に接続され複数のコア処理手段を有するマルチコアＣＰＵと、当該マルチコアＣＰＵに前記ハードウェア装置の動作制御を指示するＢＩＯＳ部とを備えた監視制御システムであって、前記ハードウェア装置に生じた動作エラーを処理する監視制御方法であって、
一のコア処理手段は、前記ＢＩＯＳ部からの指示に基づいて前記ハードウェア装置の動作を監視する監視処理工程と、他のコア処理手段が、前記ハードウェア装置の初期動作診断処理を行うと共に当該初期動作診断に対応してタイマーカウントを行う初期動作診断開始工程と、他のコア処理手段が、前記タイマーカウントのクリア処理を行うタイマークリア工程と、一のコア処理手段が、前記クリア処理されたタイマーカウントの値に基づいて動作エラーの有無を判定する誤動作判定工程と、動作エラーの発生が検知された場合に、一のコア処理手段が、前記動作エラーに応じたエラー処理を行う誤動作処理工程とを備えたことを特徴とする監視制御方法。 - コンピュータ内に予め設けられたハードウェア装置に接続され複数のコア処理手段を有するマルチコアＣＰＵと、当該マルチコアＣＰＵに前記ハードウェア装置の動作制御を指示するＢＩＯＳ部とを備えた監視制御システムであって、前記ハードウェア装置に生じた動作エラーを処理するための監視制御プログラムであって、
前記ハードウェア装置の初期動作診断処理を行うと共に当該初期動作診断に対応してタイマーカウントを行う初期動作診断開始機能、前記タイマーカウントのクリア処理を行うタイマークリア機能、を前記マルチコアＣＰＵの一のコア処理手段に実行させると共に、
前記ハードウェア装置の動作を監視する監視処理機能、前記クリア処理されたタイマーカウントの値に基づいて動作エラーの有無を判定する誤動作判定機能、動作エラーの発生が検知された場合に、前記動作エラーに応じたエラー処理を行う誤動作処理機能、を前記マルチコアＣＰＵの他のコア処理手段に実行させることを特徴とする監視制御プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007279424A JP2009110110A (ja) | 2007-10-26 | 2007-10-26 | 監視制御システム、監視制御方法、および監視制御プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007279424A JP2009110110A (ja) | 2007-10-26 | 2007-10-26 | 監視制御システム、監視制御方法、および監視制御プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009110110A true JP2009110110A (ja) | 2009-05-21 |
Family
ID=40778567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007279424A Pending JP2009110110A (ja) | 2007-10-26 | 2007-10-26 | 監視制御システム、監視制御方法、および監視制御プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009110110A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012113616A (ja) * | 2010-11-26 | 2012-06-14 | Nec Infrontia Corp | エラーコード出力装置及びエラーコード出力方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000122894A (ja) * | 1998-10-20 | 2000-04-28 | Fujitsu Ltd | 情報処理装置におけるエラー対処方法，情報処理装置，制御装置およびプログラムを格納したコンピュータ読取可能な記録媒体 |
| JP2004302731A (ja) * | 2003-03-31 | 2004-10-28 | Toshiba Corp | 情報処理装置および障害診断方法 |
-
2007
- 2007-10-26 JP JP2007279424A patent/JP2009110110A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000122894A (ja) * | 1998-10-20 | 2000-04-28 | Fujitsu Ltd | 情報処理装置におけるエラー対処方法，情報処理装置，制御装置およびプログラムを格納したコンピュータ読取可能な記録媒体 |
| JP2004302731A (ja) * | 2003-03-31 | 2004-10-28 | Toshiba Corp | 情報処理装置および障害診断方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012113616A (ja) * | 2010-11-26 | 2012-06-14 | Nec Infrontia Corp | エラーコード出力装置及びエラーコード出力方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587966B1 (en) | Operating system hang detection and correction | |
| CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
| US9747192B2 (en) | Automated operating system installation on multiple drives | |
| US8381034B2 (en) | Method for testing server supporting intelligent platform management interface | |
| CN104636221B (zh) | 一种计算机系统故障处理方法和装置 | |
| US8726097B2 (en) | Debugging method and computer system using the same | |
| CN107111595B (zh) | 用于检测早期引导错误的方法、设备及系统 | |
| US9542304B1 (en) | Automated operating system installation | |
| US8726088B2 (en) | Method for processing booting errors | |
| TWI759719B (zh) | 快閃記憶體控制器及用於快閃記憶體控制器的方法 | |
| JP4886558B2 (ja) | 情報処理装置 | |
| US20050033952A1 (en) | Dynamic scheduling of diagnostic tests to be performed during a system boot process | |
| JP5529686B2 (ja) | コンピュータ装置の異常検査方法及びそれを用いたコンピュータ装置 | |
| US20140143601A1 (en) | Debug device and debug method | |
| JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
| KR20090037223A (ko) | 시스템 종료 후 자기진단 수행시스템 및 방법, 그리고 그를이용한 부팅방법 | |
| TWI497279B (zh) | 除錯裝置及除錯方法 | |
| JP2009110110A (ja) | 監視制御システム、監視制御方法、および監視制御プログラム | |
| JP2009223714A (ja) | 演算回路及び演算回路の異常解析方法 | |
| JP2017041109A (ja) | 管理装置，コンピュータおよび管理プログラム | |
| CN106484438B (zh) | 计算机开机方法和系统 | |
| JP4479002B2 (ja) | Ｃｐｕの省電力機能を有する機器のデバッグシステム及び方法 | |
| KR20100046509A (ko) | 컴퓨터시스템 강제종료 장치 및 방법 | |
| WO2014112039A1 (ja) | 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム | |
| TWI426379B (zh) | 電腦系統錯誤偵測系統及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |