JPH01256480A

JPH01256480A - エレベータの制御装置

Info

Publication number: JPH01256480A
Application number: JP63084759A
Authority: JP
Inventors: Hajime Koike; 小池　一
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-04-06
Filing date: 1988-04-06
Publication date: 1989-10-12
Anticipated expiration: 2011-12-18
Also published as: JP2563965B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は、エレベータの呼び登録、駆動電動機、安全回
路などの各種制御を行なうコンピュータの中央処理装置
（ＣＰＵ）の電源電圧の低下による誤動作を防止するよ
うにしたエレベータの制御装置に関する。

（従来の技術）近来のマイクロコンピュータの普及、低価格化により、
社会のあらゆる機器にマイクロコンピュータが応用され
ている。

中でもエレベータの制御装置においても、駆動電動機制
御およびシーゲンス制御などに多数のマイクロコンピュ
ータが使用されている。

このようなシステムでは、高度な処理が可能であり、例
えば各スイッチなどの信号の整合性をチエツクして故障
を判別したり、複数のコンピュータによる処理結果など
を、相互に判断しながら、エレベータシステムを保護し
ている。

このようなシステムにあっては、高度な機能が実現でき
ても、電源か不安定であれば、正常に動作しないばかり
でなく、誤動作となる可能性がある。また、マイクロコ
ンピュータにおいては、各種信号の入力及び処理結果の
出力を行なっているが、これらの信号の伝送もマイクロ
コンピュータを正常に動作させる上で重要な要素であり
、これらの信号の伝送に用いる電源についても同じく重
要である。すなわち、伝送回路の電源が不安定であれは
マイクロコンピュータか正常に動作しないばかりでなく
、誤動作が生じ、エレベータの故障となる場合もある。

以下、このことについて図面を参照して説明する。第４
図は従来のエレベータの制御装置の一例を説明するため
のブロック図である。検出スイッチ１は、エレベータの
昇降路に設置され、かごの位置あるいはドアか閉じてい
ることを検知するものである。信号入力回路２は信号入
力端子３ａ。

３ｂを有し、これらには同一検出スイッチ１からの信号
を２回路にそれぞれ入力されるようになっている。４は
、これらの信号の伝送回路の電源である。信号入力回路
２は電源端子５．６を備えており、この電源端子５．６
には直流電源４か接続されている。信号入力回路２は、
検出スイッチ１からの各種信号をマイクロコンピュータ
に入力するためのものである６マイクロコンピユータは
、中央処理装置（以下ＣＰＵと称す）７と、メモリー８
と、パスライン９と、信号出力回路１０とからなってい
る。

信号入力回路２は、第５図に示すように、端子３ａ、３
ｂ、５．６および出力端子２４ａ、２４ｂ。

２４ｃ、２５間に、電流制限抵抗２２ａ、２２ｂ。

２２ｃ、フォトカプラー２３ａ、２３ｂ、２３ｃが接続
されて構成される。電源端子５，６には、直流電源４か
らの直流電圧が印加される。

従って、検出スイッチ１が閉じると、抵抗２２ａ、２２
ｂとフォトカプラー２３ａ、２３ｂに電圧か印加され、
フォトカプラー２３ａ。

２３ｂに電流か流れ、フォトカプラー２３ａ。

２３ｂのフォトｌ−ランジメタする。一方、フォトカプ
ラー２３ｃの入力端子には、電源４が直接接続されてい
るため、電源４か確立された時点でフォトカプラー２３
ｃのフォトトランジスタがオンする。つまり、出力端子
２４ｃから出力されるフォトカプラー２３ｃの出力信号
の状態を監視することにより、電源４の状態がわかる。

このような構成のものにおいて、電源４の電圧が低下し
た場合の動作について第６図を参照して説明する。検出
スイッチ１が閉じた場合は、出力端子２４ａ、２４ｂの
双方の信号ともオンし、マイクロコンピュータには、こ
の信号の整合性をチエツクし、信号にずれを生じた場合
に異常と検出するプログラムが使用されている。特に、
検出スイッチ１がドアの確認など重要な信号の場合、第
４図の例のように２回路にそれぞれ入力し、整合性をチ
エツクしている。また、複数の信号においても、論理的
に不合理が生じたことが検出できる場合は、複数の信号
においても整合性をチエツクしている。

（発明か解決しようとする課題）ところか、電源４の電圧が低下した場合、第６図の入力
端子５の電圧信号が１５の時点から低下し始め、最終的
に０となる。この電圧か低下する期間において、この電
圧の低下に伴い、出力端子２．４ａ〜２４ｃの信号もオ
フとなるが、信号入力回路２の抵抗２２ａ〜２２ｃ、フ
ォトカプラー２３ａ〜２３ｃは、特性にバラツキがあり
、動作のずれが生じ、出力端子２４ａ〜２４ｃの信号に
は少しずつずれが生じる。

一方、マイクロコンピュータは、高速に動作するため、
区間１６のように出力端子２４ａの信号がオフし、出力
端子２４ｂの信号がオンしている状態が生じる。その結
果、出力端子２４ａ。

２４ｂの信号が、パスライン９を介してＣＰＵ７に入力
され、電源４の変動か原因にもかかわらず、異常検出が
なされてしまう。

このような誤動作を防止するため、出力端子２４ｃの信
号もＣＰＵ７に入力されているが、＝のような例の場合
には、出力端子２４ｃからの信号おいても同様の動作の
バラツキを生じ、第６図のように最後に検出した場合に
は誤動作防止には、十分に役だなない。特に、電源４の
電圧かゆるやかに低下するような場合には、このような
不具合が生じる可能性か高くなる。

そこで本発明は、エレベータの呼び登録、駆動電動機、
安全回路などの各種制御を行なうマイクロコンピュータ
に信号を伝送するための電源電圧の低下による誤動作を
防止できるエレベータの制御装置を提供することを目的
とする。

［発明の構成］（課題を解決するための手段）本発明はリセット機能を有し、かつこのリセット機能を
利用するためのリセット端子を有する演算処理装置と、
この演算処理装置にエレベータの制御のための信号を伝
送する信号伝送手段と、この信号伝送手段に所定の電圧
を印加する電源回路と、この電源回路から信号伝送手段
に印加される電圧を検出し、この検出値か設定値以下に
なったときリセット信号を出力する電圧低下検出手段と
、この電圧低下検出手段からのリセット信号を演算処理
装置のリセット端子に与える手段とを具備したものであ
る。

（作用）本発明は、ＣＰＵの電源電圧の低下が検出されると、Ｃ
ＰＵをリセットするので、電源電圧の低下による誤動作
を防止できる。

（実施例）以下、本発明の実施例を図面を参照して説明する。第１
図は本発明のエレベータの制御装置の一実施例の概略構
成を示すブロック図である。電源４の電圧（信号入力回
路２のの入力に印加される電圧）の低下を検出する電圧
低下検出手段例えば電圧低下検出回路１１が設けられ、
この検出信号はＣＰＵ７のリセット端子１２に入力され
る。

電圧低下検出回路１１は、電源電圧の低下を他の信号入
力回路より早く検出するため、検出レベルを高くし、正
常時の電圧からの低下を最も早く検出する回路になって
いる。また、−度電圧の低下を検出すると、どのように
短い停電においても、停電を検出し、一定期間は信号を
記憶する回路が設けられている。

第２図は、電圧低下検出回路１１の具体的な回路図であ
り、定電圧電源回路１１０、基準電圧設定ボリューム１
１１、オペアンプ１１２、タイオヘド１１３、抵抗１１
４，１１６、コンデンサ１１５、出力回路１１７とから
なっている。

第２図において、電源４の電圧信号は定電圧電源回路１
１０に入力され、またオペアンプ１１２の負の入力端子
に入力される。定電圧電源回路１１０により定電圧化さ
れた電圧が基準電圧設定用ボリューム１１１に印加され
、ここで得られる基準電圧はオペアンプ１１２の正入力
端子に与えられる。電源電圧か低下し、基準電圧を下回
ると、オペアンプ１１２の出力がオンし、タイオード１
１３を介してコンデンサ１１５が急速に充電されるため
、電源４の電圧低下の検出と同時に出力回路１１７から
出力か得られる。そして、電源４の電圧か回復すると、
オペアンプ１１２の出力がオフされるが、コンデンサ１
１５は抵抗１１４を介して放電するため、所定の時間オ
フしない。出力回路１１７から出力される信号は、検出
は早く、オフは一定時間保持することができる。

以上述べた本発明の実施例の動作について説明する。電
源４の電圧が低下し、この値が基準電圧（電圧低下検出
回路１１の基準電圧設定用ボリューム１１１で設定され
る）より低下したとき、検出スイッチ１からの検出信号
より早く電圧低下が検出され、電圧低下検出回路１１が
らのリセット信号がＣＰＵ７のリセット端子１２に入力
されるので、ＣＰＵ７の動作が停止させられ、エレベー
タ速度が減速していく。この場合、電源４の電圧が正常
となり、機能が安定して動作できるようになった時点ま
で、電圧低下検出回路信号１１がらのリセット信号が保
持される。

このように、電源４の電圧低下が検出されると同時に−
早く動作を停止する。検出スイッチ１の信号かオフする
前にマイクロコンピュータは動作を停止する。このため
、瞬時停電などで、−次的に信号が異常となっても、必
ず早期に電源４の電圧低下が検出され、他の誤動作の原
因が起る前にマイクロコンピュータの動作が停止される
ので、誤動作は発生しない。また、瞬時停電などで、電
源４の電圧か復旧した場合において、また故障条件があ
る場合には誤動作となることがあるか、本実施例を適用
することにより一定時間保持し、故障に関連するような
状況かなくなった後にマイクロコンピュータが動作開始
する。つまり、電源４の電圧低下に対しては、これを即
座に検出し、マイクロコンピュータを停止させ、エレベ
ータの運転も安全のため、−旦停止される。そして、エ
レベータが完全に停止し、電源４も確立して、十分な時
間を経過した後、再度起動が開始される。このなめ、周
辺信号の安定化が計られ、誤動作が発生しない。

第３図は、本実施例の動作を説明するためのタイムチャ
ートであり、入力端子５の信号は電源４の電圧の変化を
示し、出力端子２４ａ、２４ｂの信号は第５図の信号入
力回路２のフォトカプラー２３ａ、２３ｂの出力信号の
状況を示し、リセット端子１２の入力信号は電圧低下検
出回路１１からの出力信号（リセット信号）を示す。第
３図は、電源４の電圧が低下し、再度復旧した場合の動
作を示す。電源４の電圧が低下して基準電圧に達した時
点１７において、リセット端子１２の入力信号がオンし
、ＣＰＵ７かリセットされるため、エレベータは停止し
始める。また、この間は、信号のチエツクも行われない
。そして、この後、信号入力回路２のフォトカプラー２
３ａ、２３ｂからの信号が順にオフになり、区間１８に
おいて、不整合が生じている。また、再度電源４が立上
がる区間１９においても、同様に不整合となっている。

しかし、この間リセット端子１２の入力信号が保持され
ているので、誤動作は生じない。

以上述べた実施例によれば、簡単な構成の電圧低下検出
回路１１の出力をＣＰＵ７のリセット端子１２に入力す
るだけで、高度の保護機能が得られ、かつ電源４の電圧
低下を早期に検出してＣＰＵ７かりセットされ、また、
重要な信号の整合性をチエツクでき、電源４の電圧変動
に対しても誤動作か生じない。

［発明の効果］本発明によれば、エレベータの呼び登録、駆動電動機、
安全回路などの各種制御を行なうマイクロコンピュータ
に信号を伝送するための電源の電圧低下による誤動作を
防止できるエレベータの制御装置を提供することができ
る。

【図面の簡単な説明】

第１図は本発明によるエレベータの制御装置の一実施例
の概略を示すブロック図、第２図は第１図の電圧低下検
出回路の具体例を示す回路図、第３図は第１図の動作を
説明するためのタイミングチャート、第４図は従来のエ
レベータの制御装置の概略をブロック図、第５図は第１
図および第４図の信号入力回路の具体例を示す回路図、
第６図は第４図の課題を説明するためのタイミングチャ
ートである。１・・・検出スイッチ、２・・・信号入力回路、４・・
・電源、７・・・ＣＰＵ　（中央処理装置）、８・・・
メモリー、９・・・パスライン、１０・・・信号出力回
路、１１・・・電圧低下検出回路、１２・・・リセット
端子、１１０・・・定電圧電源回路、１１１・・・基準
電圧設定ホリューム、１１２・・・オペアンプ、１１３
・・・ダイオード、１１４−．１１６・・・抵抗、１１
５・・・コンデンサ、１１７・・・出力回路。出願人代理人　弁理士　鈴　江　武　彦新

Claims

【特許請求の範囲】リセット機能を有し、かつこのリセット機能を利用する
ためのリセット端子を有する演算処理装置と、この演算処理装置にエレベータの制御のための信号を伝
送する信号伝送手段と、この信号伝送手段に所定の電圧を印加する電源回路と、この電源回路から前記信号伝送手段に印加される電圧を
検出し、この検出値が設定値以下になったときリセット
信号を出力する電圧低下検出手段と、この電圧低下検出手段からのリセット信号を前記演算処
理装置のリセット端子に与える手段とを具備したエレベ
ータの制御装置。