JPS62203202A

JPS62203202A - フエ−ルセ−フ装置

Info

Publication number: JPS62203202A
Application number: JP4403386A
Authority: JP
Inventors: Takeshi Ito; 健伊藤; Taketoshi Kawabe; 川辺　武俊
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1986-03-03
Filing date: 1986-03-03
Publication date: 1987-09-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、制御装置の作動異常時におけるフェールセ
ーフを図るとと、もに、フェールセーフ動作の信頼性を
高めたフェールセーフ装置に関する。

（従来の技術）一般に、高信頼性を要求される制御装置においては、制
御装置の作動異常の発生時に、制御対象の作動を安全側
へ変位させるフェールセーフ装置が設けられることが多
い。

このフェールセーフ装置は、上記制御装置とは別個に設
けられ、制御装置の作動状態をモニタして、その作動異
常を検出したときに、制御装置による制御動作を停止さ
せる。そして、制御動作の停止により、制御対象は、予
め決められた安全な状態に移行することで、フェールセ
ーフ動作が行われる。

（発明が解決しようとする問題点）しかしながら、上述のような従来の７エールセーフ装置
にあっては、フェールセーフ装置の異常が生じた場合、
例えば、上記制御装置の異常を検出する部分（これを「
異常検出部」とする）に異常が発生した場合には、制御
装置が正常に作動していても、フェールセーフ装置が働
いて、制御動作が停止してしまう。

また、フェールセーフ装置を、マイクロコンピュータ等
の電子回路を用いて構成した場合には、作動異常の発生
原因として、マイクロコンピュータやその周辺回路の故
障が生じた場合と、ノイズ等の外乱によりマイクロコン
ピュータの暴走が生じた場合の２通りが考えられる。

そして、後者のマイクロコンピュータの暴走による異常
の場合、一般に再起動信号を与えることで正常動作に復
帰させることができる。

しかし、従来のフェールセーフ装置は、フェールセーフ
装置の異常時まで考慮されていないものが多く、フェー
ルセーフ装置の異常発生に伴って制御装置を停止させて
しまう。

また、近年の電子回路では、マイクロコンピュータの暴
走時に、自己の回路から再起動信号を発生して再起動を
行う自己復帰型の回路も在るが、この場合でも、一旦、
フェールセーフ装置の異常発生に伴って、制御停止が行
われてしまう。

（問題点を解決するための手段）上記問題点を解決するために、本願に係る第１の発明は
、第１Ａ図に示す手段を備える。

制御装置１００は、制御対象１０１に制御信号Ｓ１を与
えて所定の制御を行う。

第１の異常検出手段１０２は、制御装置１００を構成す
る電気的回路とは別個の電気的回路で構成され、制御装
置１００に作動異常が発生したことを検出する。

制御停止手段１０３は、第１の異常検出手段１０２によ
って制御装置１００の異常が検出されたときに、制御対
象１０１の制御動作を停止する。

第２の異常検出手段１０４は、第１の異常検出手段１０
２とは別個の電気的回路で構成され、第１の異常検出手
段に作動異常が発生したことを検出する。

禁止手段１０５は、第２の異常検出手段１０４によって
、第１の異常検出手段１０２の作動異常が検出されたと
きに、制御停止手段１０３による制御停止動作を禁止す
る。

また、本願に係る第２の発明は、第１Ｂ図に示すように
、上記第１の発明と同一の制御装置１００、制御対象１
０１、制御停止手段１０３、第２の異常検出手段１０４
、禁止手段１０５を備えるとともに、電子回路１１１を
有する第１の異常検出手段１１０と、信号発生手段１１
２を具備する。

第１の異常検出手段１１０は、一定の作動異常時に、再
起動信号Ｓ２が与えられることで正常動作に復帰可能な
電子回路１１１を用い、かつ、制御装置１００を構成す
る電気的回路とは別個の電気的回路で構成され、制御装
置１００に作動異常が発生したことを検出する。

信号発生手段１１２は、第２の異常検出手段１０４によ
って、第１の異常検出手段１１０の作動異常が検出され
たときに、再起動信号ｓ２を、少なくとも１回、電子回
路１１１へ与える。

（作　用）第１の発明および第２の発明は、共に、制御装置１００
の作動異常を第１の異常検出手段１０２．１１０で検出
し、制御停止手段１０３により、制御動作を停止してフ
ェールセーフを行う。

また、両発明は、共に：第２の異常検出手段１０４によ
って、第１の異常検出手段１０２．１１０の作動異常を
検出し、この場合には、禁止手段１０５によって、前記
制御停止手段１０３による制御停止動作を禁止する。

これにより、第１の異常検出手段１０２．１１０の異常
によって、制御装置１００が正常に作動しているにも拘
らず、異常発生を表わす誤った動作が行われても、上述
のように、制御停止動作は禁止されているため、制御装
置１００による制御動作は停止されない。

そして、第２の発明は、上記の作用に加えて、第１の異
常検出手段１１０の異常発生時に、信号発生手段１１２
から、電子回路１１１へ再起動信号Ｓ２を与えることで
、一定の作動異常時には、電子回路１１１を再起動させ
ることができる。

この作用と、上述した禁止手段１０５による作用とによ
って、第１の異常検出手段１１０の異常発生時に、制御
動作を停止させることなく、電子回路１１１を再起動さ
せることが可能になる。

（実施例）第１の発明＄よび第２の発明を包含する実施例の構成を
第２図に示す。

制御装置１は、制御情報ＤＡを入力して、図示しない制
御対象へ制御信号Ｓ、を与えて、所定の制御を行う。こ
の制御装置１は、マイクロコンピュータや他の電気回路
を用いて構成される。

フェールセーフ用マイクロコンピュータ２は、制御装置
１を構成する電気的回路（マイクロコンビ二一夕やＩＣ
回路、あるいは他の電気回路等）とは別個に設けられた
マイクロコンピュータで構成されている。

このフェールセーフ用マイクロコンピュータ２は、制御
装置１の作動情報（制御系の各部の信号のモニタ信号）
ＤＢを入力して、制御装置１の作動異常の有無を判別す
る。

ソシて、フェールセーフ用マイクロコンビ二一タ２は、
制御装置１の作動異常を検出したときには、出力ＳＦを
低レベル（以下「Ｌ」で表わす）から高レベル（以下ｒ
Ｈ，Ｊで表わす）に切換える。

マタ、フェールセーフ用マイクロコンピュータ２は、作
動が正常である間は、常時、クロック信号ＣＬＫを出力
しており、このクロック信号ＣＬＫは、リトリガブル・
ワンショットマルチバイフレーク３へ入力されている。

リトリガブル・ワンショットマルチバイブレータ３は、
入力パルスの立上り（あるいは立下り）から、所定時間
τ、の間、出力ＳＮをｒＨＪに保つ。従って、上記クロ
ック信号ＣＬＫのパルス幅Ｔｗは、Ｔｗ　＜τ、となっ
ているため、クロック信号ＣＬＫが出力されている間（
ｊ、出力Ｓｏｌは「Ｈ」である。

遅延回６４は、フェールセーフ用マイクロコンピュータ
２の出力Ｓｐを入力して、所定時間τ２（但し、τ２〉
τ１である）だけ遅延した出力Ｓ。

を発生する。

上記出力Ｓ、とＳ、は、ＡＮＤゲート５へ入力されてお
り、ＡＮＤゲート５の出力ＳＧは、リレー制御回路６内
のトランジスタＴｒ３のベースへａ抗Ｒ６を介して入力
されている。

リレー制御回路６は、上記出力Ｓ。の状態により、リレ
ー７のＯＮ・ＯＦＦを制御する。

リレー７は、ノーマルオーブン型のリレーで、ＯＦＦ状
態になると、その出力Ｓ４の作用で、図示しないフェー
ルセーフ動作を行う回路あるいは機構を作動させて、制
御対象の制御動作を停止するとともに、制御対象を安全
側へ移行させる。

また、上記フェールセーフ用マイクロコンピュータ２は
、暴走が発生したときに再起動信号Ｓ２を与えられるこ
とで正常動作に復帰できるようになっている。

そして、制御装置１内の電気的回路内には、再起動信号
発生部１ａが設けられており（電気回路あるいはマイク
ロコンピュータによる処理で構成される）、リトリガブ
ル・ワンショットマルチバイブレーク３の出力ＳＭがｒ
ＬＪになったとき、すなわち、フェールセーフ用マイク
ロコンピュータ２の作動異常が発生したときに、再起動
信号Ｓ２をフェールセーフ用マイクロコンピュータ２へ
、少なくとも１回与える。　゛警報ランプ８は、フェールセーフ用マイクロコンピュー
タ２の異常が再起動不能なものであるときに、制御装置
１からの駆動信号Ｓ３によって点灯される。

なお、上記フェールセーフ用マイクロコンピュータ２が
、第１八図中の第１の異常検出手段１０２、あるいは第
１Ｂ図中の第１の異常検出手段１１０に相当し、リトリ
ガブル・ワンショットマルチバイブレーク３が、第２の
異常検出手段１０４に相当する。

また、遅延回路４と、へＮＤゲート５と、リレー制御回
路６、およびリレー７が、第１Ａ図または第１Ｂ図中の
制御停止手段１０３と禁止手段１０５に相当する。

そして、上記再起動信号発生部１ａは、第１Ｂ図の信号
発生手段１１２に相当する。

次に、本実施例の作用を説明する。

先ず、制御装置１とフェールセーフ用マイクロコンピュ
ータ２が両者共に正常に作動している場合を説明する。

電源スィッチＳＷを投入することで、リレー制御回路６
に電源■８が供給される。

電源スィッチＳＷの投入直後は、一定時間だけ、抵抗Ｒ
１を介してトランジスタＴｒｉにベース電流が供給され
て、このトランジスタＴｒｉがＯＮになる。

トランジスタＴｒｌがＯＮになると、トランジスタＴｒ
２もＯＮするため、抵抗Ｒ４とＲ３を介してトランジス
タＴｒｌにペース電流が供給される。

これによって、トランジスタＴｒｌは、自己保持状態と
なって、ＯＮ状態を保持する。

従って、トランジスタＴｒｌがＯＮである間は、リレー
７に通電がなされるので、リレー接点は閉じられて、制
御装置１から出力される制御信号Ｓ１は、制御対象へ与
えられ、正常な制御動作が行われる。

次に、フェールセーフ用マイクロコンピュータ２によっ
て、制御装置１の作動異常が検出された場合を説明する
。

この場合、フェールセーフ用マイクロコンピュータ２は
正常に作動しているので、クロック信号ＣＬＫは正常に
出力されている。また、上記制御装置１の作動異常を検
出したことにより、出力Ｓ。

がｒＨＪとなる。

従って、リトリガブル・ワンショットマルチバイブレー
ク３の出力Ｓ。はｒＨＪの状態にあり、また、出力Ｓ、
がｒＨＪになったときから所定時間τ２後に遅延回路４
の出力Ｓｎ　もｒＨＪとなる。

出力ＳＭとＳ。が共にｒＨＪとなったことで、ＡＮＤゲ
ート５の出力Ｓ、もｒＨＪとなりトランジスタＴｒ３が
ＯＮする。トランジスタＴｒ３がＯＮとなったことで、
トランジスタＴｒｌへの電流供給経路が無くなるので、
トランジスタＴｒｌがＯＦＦ　Ｌ、リレー７もＯＦＦ　
となる。

リレー７がＯＦＦとなって、接点が開かれると、制御装
置１による制御対象の制御が停止され、制御対象のフェ
ールセーフ動作が行われる。

次に、フェールセーフ用マイクロコンピュータ２に作動
異常が発生した場合には、クロック信号ＣＬＫが出力さ
れなくなり「Ｌ」状態になる。このため、リトリガブル
・ワンショットマルチバイブレーク３の出力８つは、ク
ロック信号ＣＬＫの停止後、所定時間τ、が経ったとき
に「Ｌ」になる。

また、フェールセーフ用マイクロコンピュータ２の出力
Ｓ、が、作動異常によって誤ってｒＨＪとなっても、遅
延回路４の出力Ｓ。がｒＨＪとなるには所定時間τ２が
必要であるため、出力５ＩｌｌがｒＨＪとなったときに
は、必ず出力ＳＰは「Ｌ」となっている。

従って、ＡＮＤゲート５の出力Ｓ、は、「Ｌ」の状態に
保持され、トランジスタＴｒ４はＯＦＦのままであり、
リレー７はＯＮ状態に維持される。

また、クロック信号ＣＬＫがｒＬＪとなってから所定時
間τ１後に出力８．４がｒＬＪとなるのに応答して、制
御装置１内の再起動信号発生部１ａから再起動信号ｓ２
が、フェールセーフ用マイクロコンピュータ２へ、少な
くとも１回与えられる。

これにより、フェールセーフ用マイクロコンピュータ２
に発生した作動異常が、暴走によるものである場合には
、上記再起動信号Ｓ２が与えられることによって正常動
作に復帰する。そして、フェールセーフ用マイクロコン
ピュータ２が再起動すれば、クロック信号ＣＬＫの出力
が再開される。この間、リレー７は、ＯＮ状態を維持し
ているため、制御装置１による制御対象の制御動作が中
断されることは無い。

他方、上記再起動信号Ｓ２を所定時間あるいは所定回数
発生しても、フェールセーフ用マイクロコンピュータ２
の作動異常が復帰しない場合（出力Ｓ、ｌがｒＨＪに戻
らない場合）には、制御装置１は、フェールセーフ用マ
イクロコンピュータ２に復帰不能な異常が生じた旨を報
知するため、出力Ｓ３をｒＨＪとしてトランジスタＴｒ
４をＯＮにし、警報ランプ８を点灯させる。この警報ラ
ンプ８は、制御動作は正常であるが、フェールセーフ動
作は行えない状態を知らせるものであるから、黄色のラ
ンプを用いるのが好ましい。

なお、上記再起動信号Ｓｐは、制御装置１内に一体に設
けられた再起動信号発生部１ａから出力される例を示し
たが、これは、制御装置１内の電気的回路とは別個に再
起動信号ＳＦを発生する回路を設けても良い。

（発明の効果）以上詳細に説明したように、本願に係る第１の発明およ
び第２の発明は、共に、制御装置の作動異常を検出して
制御動作の停止を行って、制御装置の異常時のフェール
セーフを行うとともに、この制御装置の異常を検出する
手段に作動異常が発生した場合には、上記制御動作の停
止を禁止する。

これによって、制御装置が正常に作動しているにも拘ら
ず、誤ってフェールセーフ動作が行われることを防止し
、フェールセーフ装置の信頼性を高めることができる。

また、第２の発明は、上記の効果に加えて、上記制御装
置の作動異常を検出する手段を、一定の作動異常時に、
再起動信号を与えることで正常動作に復帰が可能な電子
回路を用いて構成し、かつ、この制御装置の作動異常を
検出する手段に作動異常が発生した場合には、上記再起
動信号を与えるようにしたことによって、当該検出手段
に上記一定の作動異常が生じたときには、制御装置のフ
ェールセーフ動作を行うこ・となく、制御動作を続行さ
せたままで、当該検出手段の再起動を行うことが可能に
なる。

【図面の簡単な説明】第１Δ図は第１の発明の構成図、第１Ｂ図は第２の発明の構成図、第２図は第１の発明および第２の発明を包含する実施例
の構成図である。１００・・・制御装置　　　　１０１・・・制御対象１
０２、１１０・・・第１の異常検出手段１０３・・・制
御停止手段１０４・・・第２の異常検出手段１０５・・・禁止手段　　　　１１１・・・電子回路１
１２・・・信号発生手段　　Ｓｌ・・・制御信号Ｓ２・
・・再起動信号　　　　１・・・制御装置２・・・フェ
ールセーフ用マイクロコンピュータ３・・・リトリガブ
ル・ワンショットマルチバイブレーク４・・・遅延回路　　　　　５・・・ＡＮＤゲート６・
・・リレー制御回路　　７・・・リレー訃・・警報ラン
プ特許出願人　　日産自動車株式会社第１Ａ図第１Ｂ図

Claims

【特許請求の範囲】１、制御対象に制御信号を与えて所定の制御を行う制御
装置に設けられて、該制御装置の異常時の安全を図るフ
ェールセーフ装置において、前記制御装置を構成する電
気的回路とは別個の電気的回路で構成され、前記制御装
置に作動異常が発生したことを検出する第１の異常検出
手段と、該第１の異常検出手段によって、前記制御装置
の異常が検出されたときに、前記制御対象の制御動作を
停止する制御停止手段と、前記第１の異常検出手段とは別個の電気的回路で構成さ
れ、前記第１の異常検出手段に作動異常が発生したこと
を検出する第２の異常検出手段と、該第２の異常検出手
段によって、前記第１の異常検出手段の作動異常が検出
されたときに、前記制御停止手段による制御停止動作を
禁止する禁止手段とを具備することを特徴とするフェー
ルセーフ装置。２、制御対象に制御信号を与えて所定の制御を行う制御
装置に設けられて、該制御装置の異常時の安全を図るフ
ェールセーフ装置において、一定の作動異常時に、再起
動信号が与えられることで正常動作に復帰可能な電子回
路を用い、かつ、前記制御装置を構成する電気的回路と
は別個の電気的回路で構成され、前記制御装置に作動異
常が発生したことを検出する第１の異常検出手段と、該第１の異常検出手段によって、前記制御装置の異常が
検出されたときに、前記制御対象の制御動作を停止する
制御停止手段と、前記第１の異常検出手段とは別個の電気的回路で構成さ
れ、前記第１の異常検出手段に作動異常が発生したこと
を検出する第２の異常検出手段と、該第２の異常検出手
段によって、前記第１の異常検出手段の作動異常が検出
されたときに、前記制御停止手段による制御停止動作を
禁止する禁止手段と、前記第２の異常検出手段によって、前記第１の異常検出
手段の作動異常が検出されたときに、前記再起動信号を
少なくとも１回、前記電子回路へ与える信号発生手段と
を具備することを特徴とするフェールセーフ装置。